CN107787122B - 电路板线路补偿方法和装置 - Google Patents

电路板线路补偿方法和装置 Download PDF

Info

Publication number
CN107787122B
CN107787122B CN201610716988.0A CN201610716988A CN107787122B CN 107787122 B CN107787122 B CN 107787122B CN 201610716988 A CN201610716988 A CN 201610716988A CN 107787122 B CN107787122 B CN 107787122B
Authority
CN
China
Prior art keywords
line
distance
compensated
circuit board
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610716988.0A
Other languages
English (en)
Other versions
CN107787122A (zh
Inventor
许明灯
高楚涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Jialichuang Technology Group Co ltd
Original Assignee
Shenzhen Jialichuang Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Jialichuang Technology Development Co ltd filed Critical Shenzhen Jialichuang Technology Development Co ltd
Priority to CN201610716988.0A priority Critical patent/CN107787122B/zh
Publication of CN107787122A publication Critical patent/CN107787122A/zh
Application granted granted Critical
Publication of CN107787122B publication Critical patent/CN107787122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/068Apparatus for etching printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一种电路板线路补偿方法,包括:获取待补偿线路;获取所述待补偿线路的线宽以及所述待补偿线路与相邻两侧的电路板元素之间的第一线距和第二线距;根据所述线宽和所述第一线距、所述第二线距确定所述待补偿线路的补偿策略;根据所述补偿策略对所述待补偿线路进行补偿,得到补偿后电路板线路图。本申请还进一步提供一种电路板线路补偿装置。通过获得待补偿线路的线宽和线距,确定适合该待补偿线路的补偿策略,并形成补偿后的电路板线路图,从而可根据补偿后的电路板线路图的设计参数对电路板的制程进行控制。

Description

电路板线路补偿方法和装置
技术领域
本发明涉及电路板制作领域,尤其涉及一种电路板线路补偿方法及运用该电路板线路补偿方法的电路板线路补偿装置。
背景技术
印制线路板(Printed Circuit Board,PCB)是在绝缘板基材上按照预先设计选择性排布导电图形和连通孔,实现信号在板层间传输,其通常由覆铜基材经压膜、曝光、显影、蚀刻、镀金等工艺制成。近年来,随着各种便携式消费电子产品的功能不断增加,而体积要求越来越小,必然要求承载电子元器件的PCB板也快速向轻,薄,短,小化发展,高密度互联的PCB板(High Density Interconnection,HDI)应用也越来越广泛,如手机、半导体封装基板、汽车卫星导航***、平板电脑等领域必须由HDI板来支持,对HDI板的需求量越来越大,要求也越来越高。目前高端的HDI线宽线距已经达到2mil(密尔),对HDI板面铜均匀度要求越来越高,其精密线路上的任何缺陷均会演化为线路不良,直接导致的后果是制成品一次合格率的下降,成本的上升,生产效率的降低及产品生产周期延长等一系列弊端。
在目前印制电路板的精密线路蚀刻过程中,一般板边的蚀刻速率比板中心的蚀刻速率快,针对此现象,必须修正补偿后续蚀刻工艺参数,实现精细线路的制作。然而,一般的修改线路蚀刻工艺参数是必须靠人工进行操作,工作量大,而且无法达到精细化修正的目标。
发明内容
基于此,有必要提供一种能够确保电路板品质的电路板线路补偿方法与装置。
一种电路板线路补偿方法,包括:
获取待补偿线路;
获取所述待补偿线路的线宽以及所述待补偿线路与相邻两侧的电路板元素之间的第一线距和第二线距;
根据所述线宽和所述第一线距、所述第二线距确定所述待补偿线路的补偿策略;
根据所述补偿策略对所述待补偿线路进行补偿,得到补偿后电路板线路图。
一种电路板线路补偿装置,包括:
第一获取模块,用于获取待补偿线路;
第二获取模块,获取所述待补偿线路的线宽以及所述待补偿线路与相邻两侧的电路板元素之间的第一线距和第二线距;
补偿策略确定模块,用于根据所述线宽和所述第一线距、所述第二线距确定所述待补偿线路的补偿策略;
补偿模块,用于根据所述补偿策略对所述待补偿线路进行补偿,得到补偿后电路板线路图。
上述电路板线路补偿方法和装置,通过获得待补偿线路的线宽和线距,确定适合该待补偿线路的补偿策略,并形成补偿后的电路板线路图,以补偿后的电路板线路图的设计参数作为电路板生产过程中的设计参数,根据补偿后的电路板线路图中线路的设计参数对电路板的制程进行控制,从而可使得生产得到的电路板上的线路可与实际所需线宽和线距相同,提升电路板制作良率,确保电路板的品质。
附图说明
图1为一实施例中电路板线路补偿方法的示意图;
图2为一实施例中线路蚀刻的示意图;
图3为另一实施例中电路板线路补偿方法的示意图;
图4为一个实施例中电路板线路补偿装置的示意图;
图5为另一个实施例中电路板线路补偿装置的示意图;
图6为经补偿后的电路板线路设计图的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
为了能够确保目前印制电路板精细线路的制作,本申请一实施例提供一种电路板线路补偿方法,具体包括如下步骤。
步骤101,获取待补偿线路。
对于印制电路板而言,精密线路的生成工艺是相对较难控制而容易导致制作不良的。通常,印制电路板的线路都是通过蚀刻的方式生成的,而蚀刻必然会有侧蚀的现象发生,如图2所示,假如要求电路板上线路100的宽度,即电路板设计线路图上线路的宽度要求为A,如果以宽度A作为实际线路图设计参数进行生产则生产出的实际线路的有效宽度为B,显然实际线路的有效宽度B小于宽度A,从而会导致制作出现不良,因此生产前需要对线路100进行补偿。将电路板的线路分别依次作为待补偿线路,对其进行补偿以使得最终生产得到的实际线路的有效宽度B能与线路实际所要求的宽度相同。
本实施例中,获取待补偿线路通过电路板设计线路图得到。其中,该电路板设计线路图中各电路板元素的尺寸、位置关系均与实际生产的电路板上的各电路板元素的尺寸、位置关系相同,即与实际生产的电路板上的各电路板元素的所需的尺寸、位置关系一致。作为另一可选的实施例,获取待补偿线路也可以是通过图像处理装置在电路板制作过程中对需补偿的电路板进行拍照和分析得到。
步骤103,获待补偿线路的线宽以及待补偿线路与相邻两侧的电路板元素之间的第一线距和第二线距。
电路板元素主要包括线路100、焊盘110和孔120(请参阅图6)。将电子元件通过焊盘110焊接于电路板上,电子元件通过线路100进行连接而形成预设的电路图。通常电路板的尺寸除了受到其所需形成的电路的复杂影响之外,主要受到线路布设的影响,而电路板上线路的线宽和线距的控制对于优化线路布设至关重要。获取待补偿线路的线宽和与其相邻的两侧的电路板元素之间的线距大小,其中该线宽及该线距为电路板生产后其线路要求的实际线宽和线距。
步骤105,根据线宽和第一线距、第二线距确定待补偿线路的补偿策略。
补偿策略根据线宽和第一线距、第二线距确定,通过补偿策略对待补偿线路的线宽进行补偿。由于电路板上线路的线宽和线距的控制要求精密度高,因此需要根据待补偿线路的实际要求线宽和与相邻其它电路板元素之间的线距大小而分别确定补偿策略,以避免补偿过多而引起电路板的尺寸过大或引起新的不良或者补偿过少而达不到补偿的效果。
步骤107,根据补偿策略对待补偿线路进行补偿,得到补偿后电路板线路图。
通过补偿策略对待补偿线路进行补偿,获得补偿后的电路板线路图,从而可以补偿后的电路板线路图进行生产,提升电路板制作良率,确保电路板的品质。
以上电路板线路补偿方法中,通过获得待补偿线路的线宽和线距,确定适合该待补偿线路的补偿策略,并形成补偿后的电路板线路图,以补偿后的电路板线路图的设计参数作为电路板生产过程中的设计参数,根据补偿后的电路板线路图的设计参数对电路板的制程进行控制,从而可使得生产得到的电路板上的线路均是补偿后的且与所需线宽和线距相同。
请参阅图3,为另一实施例所提供的电路板线路补偿方法,其中,步骤105,根据线宽和第一线距、第二线距确定待补偿线路的补偿策略,包括:
步骤1051,判断第一线距和第二线距是否大于或者等于预设距离;
步骤1052,当第一线距和第二线距大于或者等于预设距离时,则确定为根据蚀刻补偿因子对待补偿线路进行完全补偿的整体补偿策略。
第一线距为所述待补偿线路与位于其一侧相邻的其它电路板元素之间的距离,第二线距为所述待补偿线路板与位于其相对的另一侧相邻的其它电路板元素之间的距离。其中,预设距离是根据电路板上的线路的实际所需线宽和线距与根据生产设备进行试验得到的蚀刻补偿因子所确定的,请再次参阅图2,蚀刻补偿因子的计算公式为D/C,其中,D为线路厚度,C为(A-B)/2,蚀刻补偿因子可以通过实验进行线路蚀刻并进行参数检测后计算获得;设置合理的预设距离以确保待补偿线路根据蚀刻因子进行完全补偿得到所需线宽之后,线距的大小也能得到合理的控制,避免补偿后的电路板出现短路、蚀刻不洁等不良。当第一线距和第二线距大于或者等于预设距离时,请参阅图6中的区域I,表明通过蚀刻补偿因子对线路进行完全补偿之后,可以保证经补偿之后所得到的电路板的线路的实际线宽和线距仍然能够满足要求,因此可用根据蚀刻补偿因子对待补偿线路的宽度按照所需的比例增加以进行完全补偿的整体补偿策略,本实施例中的完全补偿是指直接根据蚀刻补偿因子计算待补偿线路的补偿倍数,经过整体补偿策略补偿后的线路的宽度与生产得到的电路板上的线路的实际线宽相同。
优选的,步骤105,根据线宽和第一线距、第二线距确定待补偿线路的补偿策略,还包括:
步骤1053,当第一线距大于或者等于预设距离且第二线距小于预设距离时,则确定为根据蚀刻补偿因子对待补偿线路朝第一线距所在的一侧进行完全补偿的单侧补偿策略。
当第一线距大于或者等于预设距离时,表明通过蚀刻补偿因子对线路朝向所述第一线距所在的一侧进行完全补偿之后,可以保证经补偿之后所得到的电路板的线路的实际线宽和线距仍然能够满足要求,第二线距小于预设距离,表明通过蚀刻补偿因子对线路朝向所述第二线距所在的一侧进行完全补偿之后回导致生产的电路板线距过小,因此可用根据蚀刻补偿因子对所述待补偿线路的宽度朝向第一线距所在的一侧按照所需的比例增加以进行完全补偿的单侧补偿策略,请参阅图6中的线路II。
优选的,步骤105,根据线宽和第一线距、第二线距确定待补偿线路的补偿策略,还包括:
步骤1054,当第一线距和第二线距小于预设距离时,则确定分别与待补偿线路两侧相邻的电路板元素为线路、孔或者焊盘;
步骤1055,当两侧相邻的电路板元素均为线路时,则判断第一线距和第二线距是否大于最小距离,当第一线距和第二线距不大于最小距离且线宽大于或者等于预设值时,则确定为零补偿策略,当第一线距和第二线距不大于最小距离且线宽小于预设值时,则确定为移线补偿策略,当第一线距和第二线距至少其中之一大于最小距离时,计算最小距离与预设距离之间的比值,确定为根据蚀刻补偿因子和所述比值对待补偿线路按照比例减小所述蚀刻补偿因子的比例补偿策略。
当第一线距和第二线距小于预设距离时,判断与待补偿线路两侧相邻的电路板元素为线路、孔或者焊盘,根据电路板元素的类型不同而确定与其对应的合适的补偿策略。
当与待补偿线路相邻两侧的电路板元素均为线路时,进一步判断第一线路和第二线路与最小距离之间的关系以及线宽与预设值之间的关系,最小距离是指生产后的电路板上线路之间的距离所必须保持的最小值,当第一线距和第二线距不大于最小距离且线宽大于或者等于预设值时,请参阅图6中的区域III,表明无需对所述线路进行补偿也不会影响线路蚀刻过程中出现不良,则确定为不对线路进行补偿的零补偿策略。当第一线距和第二线距不大于最小距离且线宽小于预设值时,表明对线路进行任何比例的补偿均可能引起生产的电路板因线距过小而产生短路、蚀刻不洁等不良,因此需要根据电路板上的空隙情况对其进行移线后再对其进行补偿。确定对待补偿线路进行移线补偿策略时,可以自动根据电路板上的空隙情况就近获得移线方案,其中自动获取的移线方案可以为多个,再通过获取用户的选择指令而确认最终的移线方案。作为另一可选的实施例,也可以直接获取用户输入的移线方案作为最终的移线方案。
当第一线距和第二线距至少其中之一大于最小距离时,计算最小距离与预设距离之间的比值,根据蚀刻补偿因子和所述比值确定对待补偿线路进行补偿的比例,使得经过补偿后的待补偿线路的线宽可以在一定程度得到补偿,并且确保经补偿后的线路之间的线距能够满足要求,可以最大程度上提升良率和确保品质。因此,当第一线距和第二线距至少其中之一大于最小距离时,确定为对所述待补偿线路按照比例减小蚀刻补偿因子,通过相对较小的蚀刻补偿因子对待补偿线路进行补偿的比例补偿策略。本实施例中比例补偿是指根据蚀刻补偿因子和最小距离与预设距离之间的比值计算待补偿线路的补偿倍数,经补偿后的待补偿线路的线路的宽度相对更接近生产得到的电路板上的线路的实际线宽。
步骤1056,当两侧相邻的电路板元素包括焊盘时,则根据第一线距和第二线距的大小以及所述焊盘与孔的关系,确定削焊盘是否会导致破孔,若否则确定为根据所述蚀刻补偿因子对所述待补偿线路进行完全补偿的削焊盘补偿策略;若是则根据所述待补偿线路与所述焊盘之间的位置关系确定为对所述待补偿线路与所述焊盘错开的线段分段进行补偿的间隔补偿策略。
当与待补偿线路相邻两侧的电路板元素包括焊盘时,即当待补偿线路的相邻两侧中其中一侧为焊盘时,可根据待补偿线路与焊盘之间的距离来确定削焊盘的尺寸,并根据焊盘与孔的关系判断削焊盘是否会导致破孔,若不会导致破孔则表明可以进行削焊盘处理,确定为削焊盘并根据蚀刻补偿因子对待补偿线路进行完全补偿的削焊盘补偿策略,请参阅图6中的区域IV,如此,即能避免其它元素所可能导致的电路板的品质问题,且确保经补偿后的线路的线宽和线距得到有效保障。若削焊盘会导致破孔,则可以根据待补偿线路与焊盘之间的位置将待补偿线路与焊盘交错开的间段作为补偿段,确定对其分段进行补偿的间隔补偿策略,也就是待补偿线路正对焊盘的一段不进行补偿,而与焊盘正对的部分错开的一段进行补偿,请参阅图6中的区域V,通过间隔补偿能够最大程度上确保经补偿后的线路的线宽和线距得到有效保障。
步骤1057,当两侧相邻的电路板元素包括孔时,则根据待补偿线路与孔之间的位置关系确定为对待补偿线路与孔错开的线段分段进行补偿的间隔补偿策略。
当与待补偿线路相邻两侧的电路板元素包括孔时,即当待补偿线路的相邻两侧中其中一侧为孔时,根据待补偿线路与孔之间的位置关系确定对所述待补偿线路与孔错开的线段分段进行补偿的间隔补偿策略,也就是待补偿线路正对孔的一段不进行补偿,而与孔正对的部分错开的一段进行补偿,请参阅图6中的区域VI,通过间隔补偿能够最大程度上确保经补偿后的线路的线宽和线距得到有效保障。
通过上述实施例所提供的电路板线路补偿方法,可以自动确定对不同线路的补偿策略,根据电路板上线路所需的实际线宽和与相邻电路板元素之间的线距优化蚀刻补偿因子,形成整体补偿策略、单侧补偿策略、移动补偿策略、削焊盘补偿策略以及间隔补偿策略,以确保经补偿后的线路的线宽和线距得到有效保障,确保电路板的品质。
请参阅图4,在一个实施例中,提供了一种电路板线路补偿装置,还包括第一获取模块10、第二获取模块20、补偿策略确定模块30以及补偿模块40。第一获取模块10用于获取待补偿线路。第二获取模块20用于获取所述待补偿线路的线宽以及待补偿线路与相邻两侧的电路板元素之间的第一线距和第二线距。补偿策略确定模块30用于根据所述线宽和所述第一线距、所述第二线距确定所述待补偿线路的补偿策略。补偿模块40用于根据所述补偿策略对所述待补偿线路进行补偿,得到补偿后电路板线路图。优选的,第一获取模块10具体用于获取电路板设计线路图,根据所述电路板设计线路图识别待补偿线路。
请参阅图5,为另一实施例所提供的电路板线路补偿装置,其中,补偿策略确定模块30包括判断单元31及策略确定单元35。判断单元31用于判断所述第一线距和所述第二线距是否大于或者等于预设距离。策略确定单元35用于当所述第一线距和所述第二线距大于或者等于所述预设距离时,则确定为根据蚀刻补偿因子对所述待补偿线路进行完全补偿的整体补偿策略。
优选的,策略确定单元35还用于当所述第一线距大于或者等于所述预设距离且所述第二线距小于所述预设距离时,则确定为根据蚀刻补偿因子对所述待补偿线路朝所述第一线距所在的一侧进行完全补偿的单侧补偿策略。
优选的,补偿策略确定模块30还包括元素确定单元33。元素确定单元33用于当所述第一线距和所述第二线距小于所述预设距离时,则确定分别与所述待补偿线路两侧相邻的所述电路板元素为线路、孔或者焊盘。策略确定单元35用于当所述两侧相邻的电路板元素均为线路时,则判断所述第一线距和所述第二线距是否大于最小距离,当所述第一线距和所述第二线距不大于所述最小距离且所述线宽大于或者等于预设值时,则确定为零补偿策略,当所述第一线距和所述第二线距不大于所述最小距离且所述线宽小于所述预设值时,则确定为移线补偿策略,当所述第一线距和所述第二线距至少其中之一大于所述最小距离时,计算所述最小距离与所述预设距离之间的比值,确定为根据蚀刻补偿因子和所述比值对所述待补偿线路按照比例减小所述蚀刻补偿因子的比例补偿策略。策略确定单元35还用于当所述两侧相邻的电路板元素包括焊盘时,则根据所述第一线距和所述第二线距的大小以及所述焊盘与孔的关系,确定削焊盘是否导致破孔,若否则确定为根据所述蚀刻补偿因子对所述待补偿线路进行完全补偿的削焊盘补偿策略;若是则根据所述待补偿线路与所述焊盘之间的位置关系确定为对所述待补偿线路与所述焊盘错开的线段分段进行补偿的间隔补偿策略。所述策略确定单元35还用于当所述两侧相邻的电路板元素包括孔时,则根据所述待补偿线路与所述焊盘之间的位置关系确定为对所述待补偿线路与所述孔错开的线段分段进行补偿的间隔补偿策略。
上述电路板线路补偿方法和装置,可以自动确定对不同线路的补偿策略,根据电路板上线路所需的实际线宽和与相邻电路板元素之间的线距优化蚀刻补偿因子,形成整体补偿策略、单侧补偿策略、移动补偿策略、削焊盘补偿策略以及间隔补偿策略,以确保经补偿后的线路的线宽和线距得到有效保障,确保电路板的品质。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (10)

1.一种电路板线路补偿方法,包括:
获取待补偿线路;
获取所述待补偿线路的线宽以及所述待补偿线路与相邻两侧的电路板元素之间的第一线距和第二线距;
根据所述线宽和所述第一线距、所述第二线距确定所述待补偿线路的补偿策略;
根据所述补偿策略对所述待补偿线路进行补偿,得到补偿后电路板线路图;
所述根据所述线宽和所述第一线距、所述第二线距确定所述待补偿线路的补偿策略,包括:
判断所述第一线距和所述第二线距是否大于或者等于预设距离;
当所述第一线距和所述第二线距小于所述预设距离时,则确定分别与所述待补偿线路两侧相邻的所述电路板元素为线路、孔或者焊盘;
当所述两侧相邻的电路板元素均为线路时,则判断所述第一线距和所述第二线距是否大于最小距离,当所述第一线距和所述第二线距不大于所述最小距离且所述线宽大于或者等于预设值时,则确定为零补偿策略,当所述第一线距和所述第二线距不大于所述最小距离且所述线宽小于所述预设值时,则确定为移线补偿策略,当所述第一线距和所述第二线距至少其中之一大于所述最小距离时,计算所述最小距离与所述预设距离之间的比值,确定为根据蚀刻补偿因子和所述比值对所述待补偿线路按照比例减小所述蚀刻补偿因子的比例补偿策略;
当所述两侧相邻的电路板元素包括焊盘时,则根据所述第一线距和所述第二线距的大小以及所述焊盘与孔的关系,确定削焊盘是否导致破孔,若否则确定为根据所述蚀刻补偿因子对所述待补偿线路进行完全补偿的削焊盘补偿策略;若是则根据所述待补偿线路与所述焊盘之间的位置关系确定为对所述待补偿线路与所述焊盘错开的线段分段进行补偿的间隔补偿策略;
当所述两侧相邻的电路板元素包括孔时,则根据所述待补偿线路与所述焊盘之间的位置关系确定为对所述待补偿线路与所述孔错开的线段分段进行补偿的间隔补偿策略。
2.根据权利要求1所述的电路板线路补偿方法,其特征在于:
当所述第一线距和所述第二线距大于或者等于所述预设距离时,则确定为根据蚀刻补偿因子对所述待补偿线路进行完全补偿的整体补偿策略。
3.根据权利要求1所述的电路板线路补偿方法,其特征在于:
当所述第一线距大于或者等于所述预设距离且所述第二线距小于所述预设距离时,则确定为根据蚀刻补偿因子对所述待补偿线路朝所述第一线距所在的一侧进行完全补偿的单侧补偿策略。
4.根据权利要求1所述的电路板线路补偿方法,其特征在于,所述当所述第一线距和所述第二线距不大于所述最小距离且所述线宽小于所述预设值时,则确定为移线补偿策略,包括:
当所述第一线距和所述第二线距不大于所述最小距离且所述线宽小于所述预设值时,根据电路板上的空隙情况进行移线后再进行补偿。
5.根据权利要求1所述的电路板线路补偿方法,其特征在于:所述获取待补偿线路的步骤包括:
获取电路板设计线路图,根据所述电路板设计线路图识别待补偿线路。
6.一种电路板线路补偿装置,包括:
第一获取模块,用于获取待补偿线路;
第二获取模块,用于获取所述待补偿线路的线宽以及所述待补偿线路与相邻两侧的电路板元素之间的第一线距和第二线距;
补偿策略确定模块,用于根据所述线宽和所述第一线距、所述第二线距确定所述待补偿线路的补偿策略;
补偿模块,用于根据所述补偿策略对所述待补偿线路进行补偿,得到补偿后电路板线路图;
所述补偿策略确定模块具体包括:
判断单元,用于判断所述第一线距和所述第二线距是否大于或者等于预设距离;
元素确定单元,用于当所述第一线距和所述第二线距小于所述预设距离时,则确定分别与所述待补偿线路两侧相邻的所述电路板元素为线路、孔或者焊盘;
策略确定单元,用于当所述两侧相邻的电路板元素均为线路时,则判断所述第一线距和所述第二线距是否大于最小距离,当所述第一线距和所述第二线距不大于所述最小距离且所述线宽大于或者等于预设值时,则确定为零补偿策略,当所述第一线距和所述第二线距不大于所述最小距离且所述线宽小于所述预设值时,则确定为移线补偿策略,当所述第一线距和所述第二线距至少其中之一大于所述最小距离时,计算所述最小距离与所述预设距离之间的比值,确定为根据蚀刻补偿因子和所述比值对所述待补偿线路按照比例减小所述蚀刻补偿因子的比例补偿策略;所述策略确定单元,还用于当所述两侧相邻的电路板元素包括焊盘时,则根据所述第一线距和所述第二线距的大小以及所述焊盘与孔的关系,确定削焊盘是否导致破孔,若否则确定为根据所述蚀刻补偿因子对所述待补偿线路进行完全补偿的削焊盘补偿策略;若是则根据所述待补偿线路与所述焊盘之间的位置关系确定为对所述待补偿线路与所述焊盘错开的线段分段进行补偿的间隔补偿策略;所述策略确定单元,还用于当所述两侧相邻的电路板元素包括孔时,则根据所述待补偿线路与所述焊盘之间的位置关系确定为对所述待补偿线路与所述孔错开的线段分段进行补偿的间隔补偿策略。
7.根据权利要求6所述的电路板线路补偿装置,其特征在于:所述策略确定单元,还用于当所述第一线距和所述第二线距大于或者等于所述预设距离时,则确定为根据蚀刻补偿因子对所述待补偿线路进行完全补偿的整体补偿策略。
8.根据权利要求6所述的电路板线路补偿装置,其特征在于:
所述策略确定单元,还用于当所述第一线距大于或者等于所述预设距离且所述第二线距小于所述预设距离时,则确定为根据蚀刻补偿因子对所述待补偿线路朝所述第一线距所在的一侧进行完全补偿的单侧补偿策略。
9.根据权利要求6所述的电路板线路补偿装置,其特征在于:
所述策略确定单元,还用于当所述第一线距和所述第二线距不大于所述最小距离且所述线宽小于所述预设值时,根据电路板上的空隙情况进行移线后再进行补偿。
10.根据权利要求6所述的电路板线路补偿装置,其特征在于:所述第一获取模块具体用于获取电路板设计线路图,根据所述电路板设计线路图识别待补偿线路。
CN201610716988.0A 2016-08-24 2016-08-24 电路板线路补偿方法和装置 Active CN107787122B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610716988.0A CN107787122B (zh) 2016-08-24 2016-08-24 电路板线路补偿方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610716988.0A CN107787122B (zh) 2016-08-24 2016-08-24 电路板线路补偿方法和装置

Publications (2)

Publication Number Publication Date
CN107787122A CN107787122A (zh) 2018-03-09
CN107787122B true CN107787122B (zh) 2020-05-26

Family

ID=61388585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610716988.0A Active CN107787122B (zh) 2016-08-24 2016-08-24 电路板线路补偿方法和装置

Country Status (1)

Country Link
CN (1) CN107787122B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110296112B (zh) 2018-03-23 2020-06-02 江苏金风科技有限公司 盘车液压驱动***及驱动方法
CN108668444B (zh) * 2018-06-25 2020-03-06 广州兴森快捷电路科技有限公司 涨缩控制方法、加工方法和***、计算机存储介质和设备
CN112067968A (zh) * 2019-06-10 2020-12-11 北大方正集团有限公司 V型槽检测方法及设备
CN111465220B (zh) * 2020-04-23 2022-11-08 胜宏科技(惠州)股份有限公司 一种金手指蚀刻的补偿方法
CN114051327A (zh) * 2021-10-11 2022-02-15 胜宏科技(惠州)股份有限公司 一种异常板的返工蚀刻补偿方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4934045A (en) * 1988-02-05 1990-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of producing electric circuit patterns
CN103167736A (zh) * 2011-12-16 2013-06-19 北大方正集团有限公司 一种印刷电路板补偿处理方法、设备及pcb
CN104010445A (zh) * 2014-05-09 2014-08-27 东莞市五株电子科技有限公司 一种精细线路的动态补偿制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4934045A (en) * 1988-02-05 1990-06-19 Semiconductor Energy Laboratory Co., Ltd. Method of producing electric circuit patterns
CN103167736A (zh) * 2011-12-16 2013-06-19 北大方正集团有限公司 一种印刷电路板补偿处理方法、设备及pcb
CN104010445A (zh) * 2014-05-09 2014-08-27 东莞市五株电子科技有限公司 一种精细线路的动态补偿制作方法

Also Published As

Publication number Publication date
CN107787122A (zh) 2018-03-09

Similar Documents

Publication Publication Date Title
CN107787122B (zh) 电路板线路补偿方法和装置
CN112203426B (zh) 一种印制电路板的背钻方法、装置、设备及存储介质
US10631406B2 (en) Substrate structure and method for manufacturing the same
US10010001B1 (en) Circuit board and method for making the same
EP3430469B1 (en) Flexible circuit board, array substrate, fabricating method thereof, and display apparatus
KR100440605B1 (ko) 양면구조의 연성 인쇄회로기판의 제조 방법
JP2005311289A (ja) 回路接続構造体とその製造方法
US20070089903A1 (en) Printed circuit board
JP2006013230A (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
CN111010807A (zh) 一种板厚小于600um的PCB薄板阻焊塞孔方法
WO2023109048A1 (zh) Pcb及其制作方法
CN113779930B (zh) 一种pcb阻焊开窗自动处理方法
JP2005354030A (ja) 回路板の製法
US20160081200A1 (en) Method for manufacturing circuit board by etching polyimide
JP3898976B2 (ja) プリント配線基板の選択装置及び選択方法
CN104735926A (zh) 一种用于电路板的树脂塞孔方法
CN210042351U (zh) 一种pcb单板和pcb拼版
CN103582323B (zh) 一种多层pcb板线路图形的制作方法
US7383630B2 (en) Method for making a circuit plate
CN110446347A (zh) 一种pcb线路板电镀受镀面积的计算方法
CN108401361B (zh) 电路板与其制作方法
CN110798970A (zh) 具有柔性电路板的显示模组及其制作方法
CN113471165B (zh) 一种封装基板和封装基板母板
TWI706702B (zh) 電路板中的導通孔結構及其製造方法
US7962232B2 (en) Methods and media for processing a circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 27th floor, Olympic building, No.2 Shangbao Road, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Jialichuang Technology Group Co.,Ltd.

Address before: 27th Floor, Olympic Building, No. 2 Shangbao Road, Futian District, Shenzhen City, Guangdong Province, 523651

Patentee before: SHENZHEN JIALICHUANG TECHNOLOGY DEVELOPMENT CO.,LTD.