CN108369923A - 防止过孔穿通的无掩模气隙 - Google Patents

防止过孔穿通的无掩模气隙 Download PDF

Info

Publication number
CN108369923A
CN108369923A CN201580083344.6A CN201580083344A CN108369923A CN 108369923 A CN108369923 A CN 108369923A CN 201580083344 A CN201580083344 A CN 201580083344A CN 108369923 A CN108369923 A CN 108369923A
Authority
CN
China
Prior art keywords
layer
etching stop
stop layer
conductive features
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580083344.6A
Other languages
English (en)
Other versions
CN108369923B (zh
Inventor
M.钱德霍克
T.R.尤恩金
E.汉
J.S.乔拉
M.克里萨克
H.J.刘
T.A.特罗尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108369923A publication Critical patent/CN108369923A/zh
Application granted granted Critical
Publication of CN108369923B publication Critical patent/CN108369923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

第一刻蚀停止层被沉积在衬底上的绝缘层上的多个导电特征上。第二刻蚀停止层被沉积在导电特征之间的气隙之上。第一刻蚀停止层被刻蚀以形成到导电特征中的至少一个的过孔。

Description

防止过孔穿通的无掩模气隙
技术领域
如本文所描述的实施例涉及电子器件制造领域，并且特别地涉及集成电路制造。
背景技术
通常，集成电路（IC）是指一组电子器件，例如形成在通常为硅的半导体材料的小芯片上的晶体管。通常，并入IC中的互连结构包含一个或多个层级的金属线，其用以将IC的电子器件彼此连接以及连接到外部连接。层间电介质被放置在IC的金属层级之间用于绝缘。一般地，互连结构的效率取决于每条金属线的电阻和金属线之间生成的耦合电容。通常，为了降低电阻并增加IC性能，使用铜互连结构。
随着IC的尺寸减小，金属线之间的间隔减小。这引起金属线之间的耦合电容的增加。金属线之间的耦合电容的增加对沿着金属线的信号传输具有负面影响。此外，耦合电容的增加会增加集成电路的能量消耗。
减小相邻金属线之间的电容耦合的一种常规技术涉及用低k介电材料替换分开金属线的高k介电材料。减小电容耦合的另一常规技术涉及在相邻金属线之间形成气隙。
常规技术通常不能防止未着陆的过孔（unlanded via）穿通气隙，这导致短路。通常，在常规技术中，沉积阻挡下层互连层中的气隙刻蚀的硬掩模，下一互连层过孔着陆在所述下层互连层的上面。
随着后端互连节距变小，需要被掩蔽以防止气隙刻蚀的区域变得更近。一般地，涉及局部掩蔽掉过孔的常规技术不随节距而缩放。通常，掩模层图案化需要多遍光刻和复杂的光学邻近校正（OPC），这显着增加了制造成本并且降低了产量。
附图说明
通过参考用于说明本发明的实施例的以下描述和附图，可以最佳地理解本发明的实施例。在附图中：
图1示出了根据一个实施例的电子器件的一部分的三维视图。
图2是根据一个实施例的、在将第一牺牲层沉积在多个导电特征上之后的类似于图1的视图。
图3是根据一个实施例的、在去除第一牺牲层材料的第一组分的部分以暴露绝缘层的顶部部分之后的类似于图2的视图。
图4是根据一个实施例的、在绝缘层的被暴露的部分上沉积第二牺牲层之后的类似于图3的视图。
图5是根据一个实施例的、在去除第一牺牲材料层的第二组分的部分以暴露导电特征之后的类似于图4的视图。
图6是根据一个实施例的、在沉积刻蚀停止层（ES1）之后的类似于图5的视图。
图7是根据一个实施例的、在去除第二牺牲层之后的类似于图6的视图。
图8是根据一个实施例的、在去除绝缘层的被暴露的部分以形成气隙之后的类似于图7的视图。
图9A是根据一个实施例的、在将刻蚀停止层（ES2）沉积在气隙之上之后的类似于图8的视图。
图9B是根据一个实施例的、图9A中描绘的电子器件的部分的沿着A-A’轴线的横截面视图。
图10A是根据一个实施例的、在使刻蚀停止层ES2凹陷、沉积密封刻蚀停止层、绝缘层125和硬掩模层以形成下一互连层之后的类似于图9A的视图。
图10B是根据一个实施例的、图10A中描绘的电子器件的部分的沿着B-B’轴线的横截面视图。
图11是根据一个实施例的、在使硬掩模层图案化并且刻蚀绝缘层以形成一个或多个沟槽之后的类似于图10A的视图。
图12A是根据一个实施例的、在使绝缘层图案化并且刻蚀绝缘层以形成过孔之后的类似于图11的视图。图12B是根据一个实施例的、图12A中所描绘的电子器件的部分的沿着C-C’轴线的横截面视图。
图13A是根据一个实施例的、在去除硬掩模层并且沉积导电层之后的类似于图12A的视图。
图13B是根据一个实施例的、图13A中所描绘的电子器件的部分的沿着D-D’轴线的横截面视图。
图14是根据一个实施例的示出电容改善比对刻蚀停止层ES2的厚度的曲线图。
图15示出根据一个实施例的、在选择性地去除DSA材料的PMMA组分的部分之后的电子器件的一部分的图像。
图16示出根据另一实施例的、在选择性地去除DSA材料的PMMA组分的部分之后的电子器件的一部分的图像。
图17示出根据一个实施例的、在选择性地刻蚀DSA材料的PS组分之后的电子器件的一部分的图像。
图18A示出根据一个实施例的、在沉积纳米颗粒材料刻蚀停止层之前的类似于图8的电子器件的一部分的图像。
图18B是根据一个实施例的、在烘烤并且旋涂纳米颗粒材料刻蚀停止层之后的类似于图18A的图像。
图19图示包含本发明的一个或多个实施例的***器。
图20图示根据本发明的一个实施例的计算装置。
具体实施方式
描述了用以提供无掩模气隙以防止过孔穿通气隙的方法和设备。本文描述的实施例提供了不需要掩蔽的气隙的图案化工艺。在至少一些实施例中，导电特征之间的气隙有利地利用被覆以自对准的多过孔刻蚀停止材料，使得过孔刻蚀***纵以仅着陆在导电特征之上并远离气隙。
在至少一些实施例中，为了防止过孔冲压导电线之间的气隙，有利地将在过孔刻蚀期间不刻蚀的刻蚀停止物（ES）沉积在气隙上面。相反，导电线上面的ES在过孔刻蚀期间被选择性地刻蚀。那就是说，过孔刻蚀选择性地刻蚀金属之上的ES，同时保留气隙之上的ES。
在一个实施例中，使用定向自组装（DSA）材料使ES自对准到导电特征，如下面进一步详细描述的那样。在一个实施例中，导电特征之上的ES材料之上和气隙之上的ES材料相对于彼此具有高刻蚀选择性。在一个实施例中，沉积在导电特征之上的ES材料是可流动的氮化物材料。在一个实施例中，沉积在气隙之上的ES材料是旋涂的金属纳米颗粒材料。
在以下描述中，将使用本领域技术人员通常采用的术语来描述说明性实现方式的各种方面，以将他们的工作实质传达给本领域的其他技术人员。然而，对于本领域技术人员而言将明显的是，本发明可以仅用所描述的方面中的一些来实践。出于解释的目的，阐述了具体的数目、材料和配置以便提供对说明性实现方式的透彻理解。然而，对于本领域技术人员而言将明显的是，可以在没有具体细节的情况下实践本发明。在其他情况下，公知的特征被省略或简化以免使说明性实现方式模糊不清。
将作为多个分立操作，进而以对理解本发明最有帮助的方式来描述各种操作；然而，描述的顺序不应被解释为暗示这些操作必然是顺序相关的。特别地，这些操作不需要按照呈现顺序来执行。
虽然在附图中描述和示出了某些示例性实施例，但是要理解的是，这样的实施例仅仅是说明性的而不是限制性的，并且实施例不限于所示出和描述的具体构造和布置，因为本领域普通技术人员可以想到修改。
遍及本说明书对“一个实施例”、“另一实施例”或“实施例”的提及意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，诸如“一个实施例”和“实施例”的短语在遍及本说明书中的各种地方的出现的不一定都指代同一实施例。再者，特定特征、结构或特性可以以任何合适的方式在一个或多个实施例中组合。
此外，发明的方面在于少于单个公开实施例的所有特征。因此，在具体实施方式之后的权利要求据此被明确地并入该具体实施方式中，其中，每个权利要求独立作为单独的实施例。虽然本文已经描述了示例性实施例，但是本领域技术人员将认识到，这些示例性实施例能够利用如本文描述的修改和变更来实践。因此，描述被认为是说明性的而非限制性的。
在一个实施例中，将第一刻蚀停止层沉积在衬底上的绝缘层上的多个导电特征上。将第二刻蚀停止层沉积在导电特征之间的气隙之上。刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔。
图1示出了根据一个实施例的电子器件的一部分的三维视图100。多个导电特征103、104和105形成在衬底101上的绝缘层102上。
在实施例中，衬底101包括半导体材料，例如硅（Si）。在一个实施例中，衬底101是单晶Si衬底。在另一实施例中，衬底101是多晶硅衬底。在另一实施例中，衬底101代表先前的互连层。在又一实施例中，衬底101是非晶硅衬底。在替代实施例中，衬底101包含硅、锗（“Ge”）、硅锗（“SiGe”）、例如砷化镓（“GaAs”）的基于III-V材料的材料、或者其任何组合。在一个实施例中，衬底101包含用于集成电路的金属化互连层。在至少一些实施例中，衬底101包含电子器件，例如晶体管、存储器、电容器、电阻器、光电子器件、开关以及任何其他有源和无源电子器件，其由电绝缘层分开，所述电绝缘层例如是层间电介质、沟槽绝缘层或电子器件制造领域的普通技术人员已知的任何其他绝缘层。在至少一些实施例中，衬底101包含被配置成连接金属化层的互连，例如过孔。
在实施例中，衬底101是包含块体下部衬底、中间绝缘层和顶部单晶层的绝缘体上半导体（SOI）衬底。顶部单晶层可以包括上面列出的任何材料，例如硅。
在各种实现方式中，衬底能够是例如有机衬底、陶瓷衬底、玻璃衬底或半导体衬底。在一个实现方式中，半导体衬底可以是使用块体硅或绝缘体上硅子结构形成的晶体衬底。在其他实现方式中，半导体衬底可以使用替代材料形成，所述替代材料可以与硅组合或可以不与硅组合，所述替代材料包含但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或III-V族或IV族材料的其他组合。尽管这里描述了可以从其形成衬底的材料的一些示例，但是可以用作无源和有源电子器件（例如，晶体管、存储器、电容器、电感器、电阻器、开关、集成电路、放大器、光电子器件或任何其他电子器件）可以构建在其上的基础的任何材料落在本发明的精神和范围内。
在一个实施例中，绝缘层102是层间电介质（ILD）层。在一个实施例中，绝缘层102是氧化物层，例如氧化硅层。在一个实施例中，绝缘层102是低k电介质，例如二氧化硅、氧化硅、碳掺杂氧化物（“CDO”）或其任何组合。在一个实施例中，绝缘层102包含氮化物、氧化物、聚合物、磷硅酸盐玻璃、氟硅酸盐（“SiOF”）玻璃、有机硅酸盐玻璃（“SiOCH”）或其任何组合。在另一实施例中，绝缘层102是氮化物层，例如氮化硅层。在替代实施例中，绝缘层102是氧化铝、氮氧化硅、其他氧化物/氮化物层、其任何组合或由电子器件设计确定的其他电绝缘层。
在一个实施例中，绝缘层102的厚度由设计确定。在一个实施例中，绝缘层102被沉积为从大约50纳米（nm）到大约2微米（μm）的厚度。在实施例中，使用沉积技术中的一种将绝缘层102沉积在衬底101上，所述沉积技术诸如但不限于化学气相沉积（“CVD”）、例如等离子体增强化学气相沉积（“PECVD”）、物理气相沉积（PVD）、分子束外延（“MBE”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）、旋涂或微电子器件制造领域的普通技术人员已知的其他沉积技术。
如图1所示出的，导电特征103、104和105形成在绝缘层102上。在一个实施例中，导电特征103、104和105是导电线。在替代实施例中，导电特征103、104和105是导电线、导电过孔、沟槽或其任何组合。在一个实施例中，导电特征之间的距离（节距）小于大约80 nm。在一个实施例中，节距为从大约10纳米（nm）到大约80 nm。
在一个实施例中，使用微电子器件制造领域的普通技术人员已知的导电特征形成技术中的一种来形成导电特征103、104和105。在一个实施例中，使绝缘层102图案化以形成开口（例如，沟槽）。在一个实施例中，使用微电子器件制造领域的普通技术人员已知的图案化和刻蚀技术来形成绝缘层102中的开口。沉积一个或多个导电层（例如，基层上的导电层）以填充绝缘层102中的开口。使用化学机械抛光（CMP）技术中的一种来去除延伸在绝缘层102的顶部上面的一个或多个导电层的部分。沉积在绝缘层102中的开口内的一个或多个导电层的部分不被去除，并且变成图案化的导电特征，诸如导电特征103、104和105。在一个实施例中，导电特征的宽度小于大约40 nm。在一个实施例中，导电特征的宽度在5 nm（“μm”）至大约40nm的大致范围内。在一个实施例中，导电特征的高度小于大约65 nm。在一个实施例中，导电特征的高度在8 nm至65 nm的大致范围内。
在一个实施例中，基层包含沉积在导电阻挡层上的导电种子层。在一个实施例中，种子层包含铜（Cu）。在另一实施例中，种子层包含钨（W）。在替代实施例中，种子层是铜、氮化钛、钌、镍、钴、钨或其任何组合。在更具体的实施例中，种子层是铜。在一个实施例中，导电阻挡层包含铝、钛、氮化钛、钽、氮化钽、钨、钴、钌、类似金属或其任何组合。一般地，使用导电阻挡层来防止导电材料从种子层扩散到绝缘层102中，并且为种子层提供粘附。在一个实施例中，基层包括沉积在绝缘层102中的开口的侧壁和底部上的阻挡层上的种子层。在另一实施例中，基层包含直接沉积在绝缘层102中的开口的侧壁和底部上的种子层。可以使用半导体制造领域中的普通技术人员已知的任何薄膜沉积技术（例如，通过溅射、毯式沉积等）来沉积导电阻挡层和种子层中的每个。在一个实施例中，导电阻挡层和种子层中的每个具有在1纳米（nm）至100 nm的大致范围内的厚度。在一个实施例中，阻挡层可以是已经被刻蚀以建立到下面的金属层的导电性的薄电介质。在一个实施例中，可以完全省略阻挡层，并且可以使用铜线的适当掺杂来制成“自形成阻挡物”。
在一个实施例中，通过电镀工艺将铜的导电层沉积到铜的种子层上。在另一实施例中，使用半导体制造领域的普通技术人员已知的选择性沉积技术中的一种将导电层沉积到种子层上，例如电镀、无电镀或类似技术。在一个实施例中，导电层的材料的选择确定了种子层的材料的选择。例如，如果导电层的材料包含铜，则种子层的材料也包含铜。在一个实施例中，导电层包含例如铜（Cu）、钌（Ru）、镍（Ni）、钴（Co）、铬（Cr）、铁（Fe）、锰（Mn）、钛（Ti）、铝（Al）、铪（Hf）、钽（Ta）、钨（W）、钒（V）、钼（Mo）、钯（Pd）、金（Au）、银（Au）、铂Pt或其任何组合。
在替代实施例中，可以用于导电层以形成特征103、104和105的导电材料的示例包含但不限于：金属，例如铜、钽、钨、钌、钛、铪、锆、铝、银、锡、铅、金属合金；金属碳化物，例如碳化铪、碳化锆、碳化钛、碳化钽、碳化铝；其他导电材料；或者其任何组合。
在一个实施例中，通过去除在绝缘层102中的开口之外的导电层和基层的部分来形成导电特征103、104和105。可以化学地（例如，使用刻蚀）、机械地（例如，使用抛光）、或者通过其技术组合（例如，使用微电子器件制造领域的普通技术人员已知的化学机械抛光（“CMP”）技术）来去除导电层的部分。
图2是根据一个实施例的在将第一牺牲层201沉积在多个导电特征上之后的类似于图1的视图200。牺牲层201被沉积在导电特征103、104和105上以及与导电特征相邻的绝缘层的部分（诸如部分111和112）上。在一个实施例中，牺牲层201是DSA材料层。在一个实施例中，牺牲层201的材料包括第一组分和不同于第一组分的第二组分。在一个非限制性示例性实施例中，DSA材料层的第一组分是聚甲基丙烯酸甲酯（PMMA）材料，并且DSA材料层的第二组分是聚苯乙烯（PS）材料。在其他实施例中，其他材料被用作牺牲层的第一组分和第二组分。
如图2所示出的，牺牲层材料201的第一组分的部分202、107和109分别被沉积在导电特征103、104和105的顶部上。牺牲层201的材料的第二组分的部分203、106和108分别被沉积在绝缘层的顶部部分（诸如部分111、112和204）上。在一个实施例中，对牺牲层201进行固化以使第一组分和第二组分分凝（segregate），以使得牺牲层材料的第一组分的部分自对准到导电特征之间的绝缘层的部分，并且牺牲层材料的第二组分的部分自对准到导电特征。在一个实施例中，DSA材料的组成取决于下层导电图案的节距。DSA材料的节距取决于各个组分（例如PS和PMMA）的分子量，并且还能够修改各个组分的比率（例如PS：PMMA）以匹配下层图案的导电部分比对非导电部分的充填系数。在一个实施例中，通过在从大约120摄氏度到大约300摄氏度的温度下进行退火，使牺牲层材料的第一组分的部分自对准到绝缘层102的部分，并且使牺牲层材料的第二组分的部分自对准到导电特征103、104和105。在退火期间，DSA材料的PMMA组分和PS组分相分离以分别自对准到ILD和金属（例如，钨、铜或其他金属）。在一个实施例中，导电特征和绝缘层的顶表面在沉积DSA材料之前被预处理。例如，预处理能够包括通过等离子体还原剂（NH3、H2、H2/H2或其组合）或湿法清洁化学清洁剂（例如柠檬酸、氢氧化铵等）还原或去除导电部分的原生氧化物。
一般地，牺牲层201的最大厚度由节距（例如1.3X节距）确定。然而，堆叠中的刻蚀停止层的厚度需要小于约20 nm以避免堆叠中的介电常数增加。在一个实施例中，牺牲层201的厚度由在工艺中后来沉积的刻蚀停止层的厚度确定。在一个实施例中，牺牲层201被沉积为从大约2 nm至大约20 nm的厚度。在更具体的实施例中，牺牲层201被沉积为从大约5nm至大约15 nm的厚度。
在一个实施例中，使用沉积技术中的一种来沉积牺牲层201，所述沉积技术诸如但不限于旋涂、化学气相沉积（“CVD”）、例如等离子体增强化学气相沉积（“PECVD”）、物理气相沉积（“PVD”）、分子束外延（“MBE”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）、或者电子器件制造领域的普通技术人员已知的其他沉积技术。
图3是根据一个实施例的、在去除牺牲层材料201的第一组分的部分以暴露绝缘层102的顶部部分之后的类似于图2的视图300。如图3所示出的，牺牲材料层的第二组分的部分202、107和109保留在导电特征103、104和105上，并且绝缘层102的部分111、112和204被暴露。
在一个实施例中，使用电子器件制造领域的普通技术人员已知的湿法刻蚀、干法刻蚀或其组合技术中的一种或多种来选择性地去除牺牲材料层的第一组分的部分。
图15示出根据一个实施例的、在选择性地去除DSA材料的PMMA组分的部分之后的电子器件的一部分的图像1500。如图1500所示出的，DSA材料的PMMA组分被选择性地刻蚀，同时使在钨（W）的导电特征1501上面的DSA材料1502的PS组分保持完好无损。
图4是根据一个实施例的在绝缘层102的被暴露的部分上沉积第二牺牲层401之后的类似于图3的视图400。牺牲层401被回蚀以露出牺牲层201的部分201、107和109。如图4所示出的，牺牲层401的部分113和114分别被沉积在绝缘层102的部分111和112上。在一个实施例中，牺牲层201的第二组分相对于牺牲层401具有相当高的刻蚀选择性。一般地，两种材料之间的刻蚀选择性被定义为在相似刻蚀条件下它们的刻蚀速率之间的比率。在一个实施例中，牺牲层201的PS组分的刻蚀速率与牺牲层401的刻蚀速率之间的比率至少为8：1。在一个实施例中，牺牲层401是干式显影冲洗材料（DDRM）。一般地，DDRM是含硅聚合物，其相对于DSA材料的PS组分具有相当高的刻蚀选择性（例如至少8：1）。在一个实施例中，牺牲层401是基于氧化硅的聚合物组合物。
在一个实施例中，使用沉积技术中的一种来沉积牺牲层401，所述沉积技术诸如但不限于旋涂、化学气相沉积（“CVD”）、例如等离子体增强化学气相沉积（“PECVD”）、物理气相沉积（“PVD”）、分子束外延（“MBE”）、金属有机化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）、旋涂或微电子器件制造领域的普通技术人员已知的其他沉积技术。
图5是根据一个实施例的、在去除牺牲材料层201的第二组分的部分201、107和109以暴露导电特征103、104和105之后的类似于图4的视图500。如图5所示出的，牺牲层401的部分（诸如部分113和114）分别被沉积在绝缘层的部分（诸如部分111和112）上。在一个实施例中，通过电子器件制造领域的普通技术人员已知的等离子体灰化技术中的一种来去除牺牲材料层201的第二组分的部分。
图17示出根据一个实施例的在选择性地刻蚀DSA材料的PS组分之后的电子器件的一部分的图像1700。在一个实施例中，沉积在ILD层1701上的DDRM材料是相对于PS组分具有相当高的刻蚀选择性的含硅聚合物。如图17所示出的，在DSA材料的PS组分被选择性地从钨（W）1703的导电特征刻蚀掉之后，DDRM材料1702保留在ILD层1701的部分上。
图6是根据一个实施例的、在沉积刻蚀停止层（ES1）601之后的类似于图5的视图600。如图6所示出的，刻蚀停止层601的部分115、116和117分别被沉积在导电特征103、104和105的被暴露的部分上。在一个实施例中，在大于400摄氏度的温度下，将刻蚀停止层601毯式沉积在导电特征的被暴露的部分上以及牺牲层401上。在一个实施例中，刻蚀停止层601被回蚀以露出牺牲层401的部分，诸如部分113和114。在一个实施例中，刻蚀停止层601相对于牺牲层401具有高度刻蚀选择性。在一个实施例中，牺牲层401的刻蚀速率与刻蚀停止层601的刻蚀速率之间的比率至少为8：1。在一个实施例中，刻蚀停止层601在工艺中后来的牺牲层401的刻蚀期间以及气隙刻蚀期间保持基本完好无损。在一个实施例中，刻蚀停止层601的部分115、116和117的高度大于牺牲层401的部分113和114的高度，以经得住工艺中后来的牺牲层401和气隙的刻蚀。在一个实施例中，刻蚀停止层601的厚度为从大约2 nm到大约20 nm。在更具体的实施例中，刻蚀停止层601的厚度为从大约5 nm到大约15 nm。
在一个实施例中，刻蚀停止层601包括可填充的基于氮化物的材料，例如可流动氮化物。在一个实施例中，刻蚀停止层601是氮化硅、碳化硅或其任何组合。在替代实施例中，刻蚀停止层601是：氧化物层，例如氧化硅层、碳掺杂氧化物层、例如碳掺杂氧化硅层、碳氧化硅（SiOC）层、氟掺杂氧化硅、金属氧化物、例如氧化钛、氧化铝、氧化铪或任何其他金属氧化物；氢倍半硅氧烷（HSQ）、氟化非晶碳、甲基倍半硅氧烷（MSQ）、氮化物层、例如氮化硅、氮化钛、氮氧化硅、碳化硅或其他刻蚀停止层。
在一个实施例中，使用沉积技术中的一种来沉积刻蚀停止层601，所述沉积技术诸如但不限于旋涂、化学气相沉积（“CVD”）、例如等离子体增强化学气相沉积（“PECVD”）、物理气相沉积（“PVD”）、分子束外延（“MBE”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）或电子器件制造领域的普通技术人员已知的其他沉积技术。在一个实施例中，使用一种或多种刻蚀技术来对刻蚀停止层601进行回蚀，例如，电子器件制造领域的普通技术人员已知的干法刻蚀、湿法刻蚀或两种技术。
图7是根据一个实施例的在去除牺牲层401之后的类似于图6的视图700。如图7所示出的，牺牲层401被选择性地去除以暴露绝缘层102的部分（例如，部分111和112）。导电特征103、104和105上的刻蚀停止层601的部分在去除牺牲层401之后保持完好无损。在一个实施例中，使用刻蚀技术中的一种或多种来选择性地去除牺牲层401，例如，电子器件制造领域的普通技术人员已知的干法刻蚀、湿法刻蚀或两种技术。
图8是根据一个实施例的、在去除绝缘层102的被暴露的部分以形成气隙（诸如，导电特征103和104的侧壁之间的气隙119以及导电特征104和105的侧壁之间的气隙118）之后的类似于图7的视图。如图8所示出的，在去除绝缘层102的被暴露的部分之后，刻蚀停止层601的部分115、116和117保留。在一个实施例中，使用一种或多种选择性刻蚀技术来去除绝缘层102的被暴露的部分，例如电子器件制造领域的普通技术人员已知的干法刻蚀、湿法刻蚀或两种技术。
图9A是根据一个实施例的、在将刻蚀停止层（ES2）121沉积在气隙之上之后的类似于图8的视图900。图9B是根据一个实施例的图9A中描绘的电子器件的部分的沿着A-A’轴线的横截面视图910。如图9A和9B所示出的，刻蚀停止层121充当用于气隙119和118的包封层。在一个实施例中，刻蚀停止层121被沉积到与气隙118之外的导电特征105的相对侧壁相邻的绝缘层102的被暴露的部分上。在一个实施例中，刻蚀停止层121和刻蚀停止层601相对于彼此具有刻蚀选择性。在一个实施例中，刻蚀停止层121不同于刻蚀停止层601。在一个实施例中，刻蚀停止层601的刻蚀速率与刻蚀停止层201的刻蚀速率之间的比率至少为8：1。如图9B所示出的，刻蚀停止层601的部分的宽度小于下层导电特征的宽度。在一个实施例中，刻蚀停止层601的部分117的宽度912是导电特征103的宽度的从大约20％至大约30％。如图8所示出的，在刻蚀停止层601的部分下方的导电特征的部分（诸如，部分911）被暴露。在一个实施例中，导电特征的被暴露的部分911的宽度大约为导电特征103的宽度的六分之一。刻蚀停止层121的部分122被沉积到导电特征103的被暴露的部分911上以及导电特征104的被暴露的部分上，以在气隙119之上进行桥接。刻蚀停止层121的部分123被沉积到导电特征104的其他被暴露的部分上以及导电特征105的被暴露的部分上，以在气隙118之上进行桥接，如图9B所示出的那样。在一个实施例中，刻蚀停止层601的厚度911为从大约2 nm到大约20 nm。在一个实施例中，刻蚀停止层201足够厚以在刻蚀停止层601被刻蚀之后仍然保留。在一个实施例中，刻蚀停止层201至少与刻蚀停止层601一样厚。
在一个实施例中，刻蚀停止层201包括金属纳米颗粒。在一个实施例中，刻蚀停止层201是旋涂在材料上的纳米颗粒（例如，铪、锆、其他金属纳米颗粒或其组合）。在一个实施例中，刻蚀停止层201的纳米颗粒是金属氧化物，例如氧化铪、氧化锆、其他金属氧化物或其任何组合。在一个实施例中，刻蚀停止层201的纳米颗粒的金属氧化物核被羧酸配体包围，该羧酸配体易于从核解离，这引起颗粒聚集。纳米颗粒聚集体太大以致不能容纳在导电特征之间的沟槽（气隙）中，从而引起气隙的包封。
在一个实施例中，沉积ES2层201涉及将刻蚀停止层旋涂到ES1层的部分上以包封气隙。在一个实施例中，在大约250摄氏度的温度下，对ES2层201进行烘烤以包封气隙。在更具体的实施例中，在大约250摄氏度的温度下，对ES2层201进行烘烤以聚集纳米颗粒。然后，将经烘烤的ES2层旋涂在ES1部分上以包封气隙。在一个实施例中，聚集的金属纳米颗粒的尺寸类似于或大于导电特征之间的距离，因此聚集的纳米颗粒被沉积在气隙之上，而不是在气隙内。在一个实施例中，刻蚀停止层201的每个纳米颗粒的尺寸为从大约1 nm至大约2nm。在一个实施例中，聚集的纳米颗粒的尺寸为从大约15 nm至大约25 nm。
图18A示出了根据一个实施例的、在沉积纳米颗粒材料刻蚀停止层之前的类似于图8的电子器件1801的一部分的图像1800。图18B是根据一个实施例的、在电子器件1801的该部分上旋涂纳米颗粒材料刻蚀停止层1802并且进行烘烤之后的类似于图18A的图像1810。如图18B所示出的，经烘烤的旋涂金属纳米颗粒材料1802自然地包封气隙，诸如气隙1803和1804。在一个实施例中，当沉积刻蚀停止层ES2以包封气隙时，ES2不涂覆金属线的侧壁。ES2在金属线的侧壁上的沉积能够缩小气隙并且相应的电容益处可能降低。
图14是根据一个实施例的、示出电容改善比对涂覆在气隙内侧（例如，金属线的侧壁）的刻蚀停止层ES2的厚度的趋势曲线图1400。如图14所示出的，如果在金属线的侧壁之间不存在ES2沉积，则存在从大约40％至大约45％的电容益处。如果气隙内侧的ES2厚度为大约7 nm，则存在大约为0％的电容益处。在一个实施例中，气隙内侧的ES2层的厚度小于3nm。
图16示出根据另一实施例的在选择性地去除DSA材料的PMMA组分的部分之后的电子器件的一部分的图像1600。图16与图15的不同之处在于，电子器件的部分具有宽ILD间隔1602。在这种情况下，DSA材料1601的PS组分在宽ILD间隔1602之上维持节距，如图16所示出的那样。在一个实施例中，对于宽ILD间隔1602，在ILD的部分之间而不是在导电特征之间刻蚀气隙。在一个实施例中，与在导电特征之间刻蚀的气隙相比，在ILD部分之间刻蚀的气隙更深。在一个实施例中，在划线中的宽ILD间隔1602中，DSA材料形成看起来像指纹的图案1603。在一个实施例中，在划线中，在气隙刻蚀之后，形成与ILD的部分交替的气隙的指纹图案。
图10A是根据一个实施例的、在使刻蚀停止层121凹陷、将密封刻蚀停止层124沉积在刻蚀停止层121的凹陷部分上、将绝缘层125沉积在刻蚀停止层124上并且沉积硬掩模层126以形成下一互连层之后的类似于图9A的视图1000。图10B是根据一个实施例的、图10A中描绘的电子器件的部分的沿着B-B’轴线的横截面视图1010。如图10A和10B所示出的，使刻蚀停止层121凹陷以去除刻蚀停止层的过载的多余部分并且暴露刻蚀停止层601的部分117、115和116。在一个实施例中，使用电子器件制造领域的普通技术人员已知的CMP技术中的一种来使刻蚀停止层121凹陷。在一个实施例中，使用电子器件制造领域的普通技术人员已知的湿法刻蚀、干法刻蚀或其组合技术中的一种或多种来使刻蚀停止层121凹陷。如图10A和10B所示出的，两个不同的刻蚀停止层部分ES1和ES2被沉积在导电特征103、104和105之上。在一个实施例中，气隙118和119上面的ES2材料比ES1材料更难以刻蚀，以防止未着陆的过孔穿通下层互连层，如下面进一步详细描述的那样。如图10A和10B所示出的，将密封刻蚀停止层124沉积在刻蚀停止层121的凹陷部分122和123上，并且沉积到刻蚀停止层601的部分117、115和116上，以保护下层导电特征以防潮湿。
在一个实施例中，刻蚀停止层124是氮化硅层、碳化硅层、氮碳化硅（siliconcarbide nitride）层、碳氧化硅层、硅碳氮氢（silicon carbide nitride hydrogen）层或其组合。在一个实施例中，刻蚀停止层124包括硅（Si）、碳（C）、氮（N）、氧（O）、氢（H）或其任何组合。在一个实施例中，刻蚀停止层124是碳掺杂氮化硅（SiN：C）层。在一个实施例中，刻蚀停止层124是碳掺杂氮氧化硅（SiON：C）层。在一个实施例中，刻蚀停止层124是具有比氧化硅的介电常数更大的介电常数k的高k介电层。
在替代实施例中，刻蚀停止层124是：氧化物层，例如氧化硅层、碳掺杂氧化硅、氟掺杂氧化硅、金属氧化物、例如氧化钛、氧化铝或任何其他金属氧化物；氢倍半硅氧烷、氟掺杂的氧化硅、氟化非晶碳、甲基倍半硅氧烷（MSQ）、氮化物层、例如氮化硅、氮化钛、氮氧化硅、碳化硅或其他刻蚀停止层。在一个实施例中，刻蚀停止层124的厚度为从大约2 nm到大约20 nm。
在实施例中，使用沉积技术中的一种沉积刻蚀停止层124，诸如但不限于毯式沉积、化学气相沉积（“CVD”）、例如等离子体增强化学气相沉积（“PECVD”）、物理气相沉积（“PVD”）、分子束外延（“MBE”）、金属有机化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）或微电子器件制造领域的普通技术人员已知的其他沉积技术。
在一个实施例中，绝缘层125是层间电介质（ILD）层。在一个实施例中，绝缘层125是氧化物层，例如氧化硅层。在一个实施例中，绝缘层125是低k电介质，例如二氧化硅、氧化硅、碳掺杂氧化物（“CDO”）或其任何组合。在一个实施例中，绝缘层125包含氮化物、氧化物、聚合物、磷硅酸盐玻璃、氟硅酸盐（“SiOF”）玻璃、有机硅酸盐玻璃（“SiOCH”）或其任何组合。在另一实施例中，绝缘层125是氮化物层，例如氮化硅层。在替代实施例中，绝缘层125是氧化铝、氮氧化硅、其他氧化物/氮化物层、其任何组合或由电子器件设计确定的其他电绝缘层。
在一个实施例中，绝缘层125的厚度由设计确定。在一个实施例中，绝缘层125被沉积为从大约50纳米（nm）至大约2微米（μm）的厚度。在实施例中，使用沉积技术中的一种将绝缘层125沉积在衬底101上，诸如但不限于化学气相沉积（“CVD”）、例如等离子体增强化学气相沉积（“PECVD”）、物理气相沉积（“PVD”）、分子束外延（“MBE”）、有机金属化学气相沉积（“MOCVD”）、原子层沉积（“ALD”）、旋涂或微电子器件制造领域的普通技术人员已知的其他沉积技术。
在一个实施例中，硬掩模层126是氮化物层、例如氮化硅、氮氧化硅、碳层、其他硬掩模层或其任何组合。能够使用电子器件制造领域的普通技术人员已知的硬掩模层沉积技术中的一种来沉积掩模层126。
图11是根据一个实施例的、在将硬掩模层126图案化并且穿过图案化的硬掩模层对绝缘层125进行刻蚀以形成一个或多个沟槽之后的类似于图10A的视图1100。能够使用电子器件制造领域的普通技术人员已知的硬掩模层图案化技术中的一种来将硬掩模层126图案化。如图11所示出的，向下对绝缘层125的部分进行刻蚀以暴露密封刻蚀停止层124的部分。如图11所示出的，在绝缘层125中形成沟槽127。在一个实施例中，使用电子器件制造领域的普通技术人员已知的湿法刻蚀、干法刻蚀或其组合技术中的一种或多种来刻蚀绝缘层125。
图12A是根据一个实施例的在图案化并且刻蚀绝缘层125以形成过孔之后的类似于图11的视图1200。图12B是根据一个实施例的、图12A中描绘的电子器件的部分的沿着C-C’轴线的横截面视图1210。如图12A和图12B所示出的，包括一个或多个硬掩模层的图案化硬掩模层128被沉积到刻蚀停止层124的被暴露的部分上以及沟槽127中。在一个实施例中，硬掩模层128是氮化物层，例如氮化硅、氮氧化硅、碳层、其他硬掩模层或其任何组合。能够使用电子器件制造领域的普通技术人员已知的硬掩模层沉积和图案化技术中的一种来沉积掩模层128并且将其图案化。如图12A和图12B所示出的，穿过图案化的硬掩模层128、刻蚀停止层124和ES1层向下选择性地刻蚀过孔开口129直至导电特征104。如图12A和图12B所示出的，在过孔开口的刻蚀期间，ES2层的部分122和123保留在气隙119和118之上。在一个实施例中，使用电子器件制造领域的普通技术人员已知的选择性湿法刻蚀、选择性干法刻蚀或其组合技术中的一种或多种，选择性地刻蚀过孔开口129，直至ES2层。
图13A是根据一个实施例的、在去除硬掩模层126和128并且将导电层132沉积到刻蚀停止层124的被暴露的部分上、填充沟槽127以形成导电特征133和134以及导电过孔131之后的类似于图12A的视图1300。图13B是根据一个实施例的图13A中描绘的电子器件的部分的沿着D-D’轴线的横截面视图1310。在一个实施例中，使用电子器件制造领域的普通技术人员已知的硬掩模层去除技术中的一个或多个来去除硬掩模层126和128。在一个实施例中，使用灰化技术来去除硬掩模层126和128。如图13A和图13B所示出的，导电过孔131着陆在下层导电特征104上，而不穿通气隙119和118。
在一个实施例中，使用半导体制造领域的普通技术人员已知的导电层沉积技术中的一种来沉积导电层132，例如，电镀、无电镀或其他导电层沉积技术。在一个实施例中，导电层132包含例如铜（Cu）、钌（Ru）、镍（Ni）、钴（Co）、铬（Cr）、铁（Fe）、锰（Mn）、钛（Ti）、铝（Al）、铪（Hf）、钽（Ta）、钨（W）、钒（V）、钼（Mo）、钯（Pd）、金（Au）、银（Au）、铂Pt或其任何组合。
在替代实施例中，可以用于导电层132的导电材料的示例包含但不限于金属、例如铜、钽、钨、钌、钛、铪、锆、铝、银、锡、铅、金属合金、金属碳化物、例如碳化铪、碳化锆、碳化钛、碳化钽、碳化铝、其他导电材料或其任何组合。
图19示出了包含本发明的一个或多个实施例的***器1900。***器1900是用于将第一衬底1902桥接到第二衬底1904的中间衬底。第一衬底1902可以是例如集成电路管芯。第二衬底1904可以是例如存储器模块、计算机母板或另一集成电路管芯。一般地，***器1900的目的是将连接扩展到更宽的节距或将连接重新路由到不同的连接。例如，***器1900可以将集成电路管芯耦合到球栅阵列（BGA）1906，球栅阵列（BGA）1906随后能够耦合到第二衬底1904。在一些实施例中，第一衬底1902和第二衬底1904附接到***器1900的相对侧。在其他实施例中，第一衬底1902和第二衬底1904附接到***器1900的同一侧。并且在进一步的实施例中，三个或更多衬底借助于***器1900互连。
***器1900可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在进一步的实现方式中，***器可以由交替的刚性或柔性材料形成，交替的刚性或柔性材料可以包含上面描述的用在半导体衬底中的相同材料，诸如硅、锗以及其他III-V族和IV族材料。
***器可以包含金属互连1908、过孔1910（包含但不限于硅通孔（TSV）1912）以及用以防止过孔穿通的一个或多个无掩模气隙，以如上面所描述的那样。***器1900可以进一步包含嵌入的器件1914、包含无源器件和有源器件。这样的器件包含但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变换器、传感器以及静电放电（ESD）器件。还可以在***器1900上形成更复杂的器件，诸如射频（RF）器件、功率放大器、功率管理器件、天线、阵列、传感器以及MEMS器件。根据本发明的实施例，本文中公开的设备或者过程可以用在***器1900的制作中。
图20图示了根据本发明的一个实施例的计算装置2000。计算装置2000可以包含多个部件。在一个实施例中，这些部件附接到一个或多个母板。在替代实施例中，这些部件被制作到单个片上***（SoC）管芯上而不是母板上。计算装置2000中的部件包含但不限于集成电路管芯2002和至少一个通信芯片2008。在一些实现方式中，通信芯片2008被制作为集成电路管芯2002的一部分。集成电路管芯2002可以包含诸如中央处理单元（CPU）的处理器2004、管芯上存储器2006（常用作高速缓冲存储器），其能够由诸如嵌入式DRAM（eDRAM）或自旋转移力矩存储器（STTM或STTM-RAM）的技术提供。
计算装置2000可以包含可以或者可以不物理耦合和电耦合到母板或者在SoC管芯内制作的其他部件。这些其他部件包含但不限于易失性存储器2010（例如DRAM）、非易失性存储器2012（例如ROM或闪速存储器）、图形处理单元2014（GPU）、数字信号处理器2016（DSP）、密码处理器2042（在硬件内执行密码算法的专用处理器）、芯片集2020、天线2022、显示器或触摸屏显示器2024、触摸屏显示器控制器2026、电池2028或其他功率源、全球定位***（GPS）装置2044、功率放大器（PA）、罗盘、运动协处理器或传感器2032（其可以包含加速度计、陀螺仪和罗盘）、扬声器2034、相机2036、用户输入装置2038（诸如键盘、鼠标、触笔和触摸板）以及大容量存储装置2040（诸如硬盘驱动器、致密盘（CD）、数字多功能盘（DVD）等）。
通信芯片2008实现无线通信，以用于将数据传送至计算装置2000以及从计算装置2000传送数据。术语“无线”及其衍生物可以用于描述可以通过使用经调制的电磁辐射通过非固体介质传送数据的电路、装置、***、方法、技术、通信信道等。该术语并不暗示相关联的装置不含有任何接线，尽管在一些实施例中它们可能不含有。通信芯片2008可以实现许多无线标准或协议中的任何，包含但不限于Wi-Fi（IEEE 802.11家族）、WiMAX（IEEE 802.16家族）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G及以上的任何其他无线协议。计算装置2000可以包含多个通信芯片2008。例如，第一通信芯片2008可以专用于较短程无线通信，诸如Wi-Fi和蓝牙，并且第二通信芯片2008可以专用于较长程无线通信，诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等等。
术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的一部分。一个或多个部件例如集成电路管芯2002、通信芯片2008、GPU 2014、密码处理器2042、DSP2016、芯片集2020以及其他部件，可以包含根据本发明的实施例形成的一个或多个无掩模气隙和过孔。在进一步的实施例中，容纳在计算装置2000内的另一部件可以包含根据本发明实施例形成的一个或多个无掩模气隙和过孔。
在各种实施例中，计算装置2000可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板电脑、个人数字助理（PDA）、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频记录仪。在进一步的实现方式中，计算装置2000可以是处理数据的任何其他电子装置。
本发明的所说明的实现方式的以上描述，包含在摘要中描述的内容，不旨在是详尽的或将本发明限制于所公开的精确形式。虽然本文中出于说明性目的描述了本发明的具体实现方式和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内各种等同修改是可能的。
可以根据上面的详细描述对本发明做出这些修改。所附权利要求中使用的术语不应被解释为将本发明限制于在说明书和权利要求书中公开的具体实现方式。而是，本发明的范围要完全由所附权利要求确定，权利要求要根据权利要求阐释的建立的教义来进行解释。
以下示例关于进一步的实施例：
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一牺牲层，其中，第一牺牲层的第一材料被沉积在导电特征之间的绝缘层的第一部分上，并且第一牺牲层的第二材料层被沉积在多个导电特征上；去除第二材料层以暴露导电特征的部分；在多个导电特征的被暴露的部分上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一牺牲层，其中，第一牺牲层的第一材料被沉积在导电特征之间的绝缘层的第一部分上，并且第一牺牲层的第二材料层被沉积在多个导电特征上；去除第一材料层以暴露绝缘层的第一部分；在绝缘层的被暴露的第一部分上沉积第二牺牲层；去除第二材料层以暴露导电特征的部分；在多个导电特征的被暴露的部分上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一牺牲层，其中，第一牺牲层的第一材料被沉积在导电特征之间的绝缘层的第一部分上，并且第一牺牲层的第二材料层被沉积在多个导电特征上，其中，第一材料包括聚甲基丙烯酸甲酯（PMMA）材料，并且第二材料包括聚苯乙烯（PS）材料；去除第二材料层以暴露导电特征的部分；在多个导电特征的被暴露的部分上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔，其中，第二刻蚀停止材料被烘烤以包封气隙。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；刻蚀绝缘层以在导电特征之间形成气隙；在气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔，其中，第一刻蚀停止层和第二刻蚀停止层相对于彼此具有刻蚀选择性。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔，其中，第一刻蚀停止层包括可填充氮化物。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；以及刻蚀第一刻蚀停止层以形成到导电特征中的至少一个的过孔，其中，第二刻蚀停止层包括金属纳米颗粒。
在一个实施例中，一种制造电子器件的方法，包括：在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；在导电特征之间的气隙之上沉积第二刻蚀停止层；使第二刻蚀停止层凹陷；在凹陷的第二刻蚀停止层上沉积第三刻蚀停止层；在第三刻蚀停止层上沉积互连层；刻蚀第一刻蚀停止层；以及在互连层中形成到导电特征中的至少一个的过孔。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层；以及在导电特征中的至少两个之间形成气隙。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层；以及在导电特征中的至少两个之间形成气隙；在气隙之上沉积第二刻蚀停止层，其中，第二刻蚀停止层不同于第一刻蚀停止层。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层；在导电特征中的至少两个之间形成气隙；在第一刻蚀停止层上沉积第三刻蚀停止层；在第三刻蚀停止层上沉积互连层；以及在互连层中形成过孔。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征，其中，第一材料包括聚甲基丙烯酸甲酯（PMMA）材料；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层；以及在导电特征中的至少两个之间形成气隙。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征，其中，第二材料包括聚苯乙烯（PS）材料；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层；以及在导电特征中的至少两个之间形成气隙。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征，其中，第一牺牲层是定向自组装（DSA）材料；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层；以及在导电特征中的至少两个之间形成气隙。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层，其中，第一刻蚀停止层包括可填充氮化物；以及在导电特征中的至少两个之间形成气隙。
在一个实施例中，一种提供无掩模气隙工艺的方法，包括：对衬底上的绝缘层上的多个导电特征上的第一牺牲层进行固化，以将第一牺牲层的第一材料对准到导电特征之间的绝缘层的第一部分，并且将第一牺牲层的第二材料对准到多个导电特征；刻蚀第一材料以暴露绝缘层的第一部分；将第二牺牲层沉积到绝缘层的被暴露的第一部分上，其中，第二牺牲层包括含硅聚合物；去除第二材料层以暴露导电特征的部分；在导电特征的被暴露的部分上沉积第一刻蚀停止层；以及在导电特征中的至少两个之间形成气隙。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；在导电特征之间的气隙之上的第二刻蚀停止层；以及与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；在导电特征之间的气隙之上的第二刻蚀停止层，其中，第一刻蚀停止层和第二刻蚀停止层相对于彼此具有刻蚀选择性；以及与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层，其中，第一刻蚀停止层包括可填充氮化物；在导电特征之间的气隙之上的第二刻蚀停止层；以及与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；在导电特征之间的气隙之上的第二刻蚀停止层，其中，第二刻蚀停止层包括金属纳米颗粒；以及与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；在导电特征之间的气隙之上的第二刻蚀停止层；在第一刻蚀停止层和第二刻蚀停止层中的至少一个上的第三刻蚀停止层；以及穿过第三刻蚀停止层与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；在导电特征之间的气隙之上的第二刻蚀停止层；在第一刻蚀停止层和第二刻蚀停止层中的至少一个之上的互连层；以及互连层中的与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；在导电特征之间的气隙之上的第二刻蚀停止层，其中，第二刻蚀停止层对气隙进行包封；以及与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔。
在一个实施例中，一种电子器件，包括：在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；在导电特征之间的气隙之上的第二刻蚀停止层；以及与第二刻蚀停止层相邻、接触导电特征中的至少一个的过孔，其中，第一刻蚀停止层和第二刻蚀停止层的刻蚀速率之间的比率至少为8：1。
在前面的说明书中，已经参考其具体的示例性实施例描述了方法和设备。将明显的是，在不脱离如所附权利要求中阐述的实施例的更广泛的精神和范围的情况下，可以对其做出各种修改。因此，说明书和附图应以说明性含义而不是限制性含义来看待。

Claims (20)

1.一种制造电子器件的方法，包括：
在衬底上的绝缘层上的多个导电特征上沉积第一刻蚀停止层；
在所述导电特征之间的气隙之上沉积第二刻蚀停止层；以及
刻蚀所述第一刻蚀停止层以形成到所述导电特征中的至少一个的过孔。
2.根据权利要求1所述的方法，还包括：
在多个导电特征上沉积第一牺牲层，其中，
所述第一牺牲层的第一材料被沉积在所述导电特征之间的绝缘层的第一部分上，并且所述第一牺牲层的第二材料层被沉积在所述导电特征上；以及
去除所述第二材料层以暴露所述导电特征的部分，
其中，所述第一刻蚀停止层被沉积在所述导电特征的被暴露的部分上。
3.根据权利要求1所述的方法，其中，烘烤所述第二刻蚀停止材料以包封所述气隙。
4.根据权利要求1所述的方法，还包括
刻蚀所述绝缘层以形成所述气隙。
5.根据权利要求1所述的方法，其中，所述第一刻蚀停止层和所述第二刻蚀停止层相对于彼此具有刻蚀选择性。
6.根据权利要求1所述的方法，其中，所述第一刻蚀停止层包括可填充氮化物。
7.根据权利要求1所述的方法，其中，所述第二刻蚀停止层包括金属纳米颗粒。
8.根据权利要求1所述的方法，还包括
使所述第二刻蚀停止层凹陷；
在凹陷的第二刻蚀停止层上沉积第三刻蚀停止层；
在所述第三刻蚀停止层上沉积互连层；以及
在所述互连层中形成过孔。
9.一种提供无掩模气隙工艺的方法，包括：
使衬底上的绝缘层上的多个导电特征上的第一牺牲层固化，以使所述第一牺牲层的第一材料对准到所述导电特征之间的绝缘层的第一部分，并且使所述第一牺牲层的第二材料对准到所述多个导电特征；
刻蚀所述第一材料以暴露所述绝缘层的所述第一部分；
将第二牺牲层沉积到所述绝缘层的被暴露的第一部分上；
去除所述第二材料层以暴露所述导电特征的部分；
在所述导电特征的被暴露的部分上沉积第一刻蚀停止层；以及
在所述导电特征中的至少两个之间形成气隙。
10.根据权利要求9所述的方法，还包括
在所述气隙之上沉积第二刻蚀停止层。
11.根据权利要求9所述的方法，还包括
在所述第一刻蚀停止层上沉积第三刻蚀停止层；
在所述第三刻蚀停止层上沉积互连层；以及
在所述互连层中形成过孔。
12.根据权利要求9所述的方法，其中，所述第一材料包括聚甲基丙烯酸甲酯（PMMA）材料，以及
其中，所述第二材料包括聚苯乙烯（PS）材料。
13.根据权利要求9所述的方法，其中，所述第一刻蚀停止层包括可填充氮化物。
14.根据权利要求9所述的方法，其中，所述第二牺牲层包括含硅聚合物。
15.一种电子器件，包括：
在衬底上的绝缘层上的多个导电特征上的第一刻蚀停止层；
在所述导电特征之间的气隙之上的第二刻蚀停止层；以及
与所述第二刻蚀停止层相邻、接触所述导电特征中的至少一个的过孔。
16.根据权利要求15所述的电子器件，所述第一刻蚀停止层和所述第二刻蚀停止层相对于彼此具有刻蚀选择性。
17.根据权利要求15所述的电子器件，其中，所述第一刻蚀停止层包括可填充氮化物。
18.根据权利要求15所述的电子器件，其中，所述第二刻蚀停止层包括金属纳米颗粒。
19.根据权利要求15所述的电子器件，还包括
在所述第一刻蚀停止层和所述第二刻蚀停止层中的至少一个上的第三刻蚀停止层。
20.根据权利要求15所述的电子器件，还包括
在所述第一刻蚀停止层和所述第二刻蚀停止层中的至少一个之上的互连层。
CN201580083344.6A 2015-09-23 2015-09-23 防止过孔穿通的无掩模气隙 Active CN108369923B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/051729 WO2017052536A1 (en) 2015-09-23 2015-09-23 Maskless air gap to prevent via punch through

Publications (2)

Publication Number Publication Date
CN108369923A true CN108369923A (zh) 2018-08-03
CN108369923B CN108369923B (zh) 2023-03-14

Family

ID=58386847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580083344.6A Active CN108369923B (zh) 2015-09-23 2015-09-23 防止过孔穿通的无掩模气隙

Country Status (4)

Country Link
US (2) US10256141B2 (zh)
CN (1) CN108369923B (zh)
TW (1) TW201721803A (zh)
WO (1) WO2017052536A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163797B2 (en) * 2015-10-09 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interlayer dielectric material by spin-on metal oxide deposition
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US11610810B2 (en) * 2018-12-21 2023-03-21 Intel Corporation Maskless air gap enabled by a single damascene process
US11488840B2 (en) 2021-01-11 2022-11-01 Nanya Technology Corporation Wafer-to-wafer interconnection structure and method of manufacturing the same
US11605589B2 (en) 2021-01-28 2023-03-14 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061230A1 (en) * 2002-09-30 2004-04-01 James Powers Method of forming an air gap using etch back of inter layer dielectric (ILD) with self-alignment to metal pattern
US20050272341A1 (en) * 2004-03-19 2005-12-08 International Business Machines Corp. Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
US20080182405A1 (en) * 2007-01-26 2008-07-31 Chung-Shi Liu Self-aligned air-gap in interconnect structures
US20100244255A1 (en) * 2009-03-26 2010-09-30 Samsung Electronics Co., Ltd. Wiring structures
US20140151888A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air-Gap Formation in Interconnect Structures

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
CN1252810C (zh) * 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
US6492732B2 (en) 1997-07-28 2002-12-10 United Microelectronics Corp. Interconnect structure with air gap compatible with unlanded vias
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
US7071091B2 (en) * 2004-04-20 2006-07-04 Intel Corporation Method of forming air gaps in a dielectric material using a sacrificial film
US7005371B2 (en) * 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
US7534696B2 (en) * 2006-05-08 2009-05-19 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US20090093100A1 (en) 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7811924B2 (en) 2008-06-16 2010-10-12 Applied Materials, Inc. Air gap formation and integration using a patterning cap
DE102008059650B4 (de) * 2008-11-28 2018-06-21 Globalfoundries Inc. Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
US8298911B2 (en) 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
US8278904B2 (en) * 2009-07-23 2012-10-02 Quantance, Inc. High bandwidth power supply system with high efficiency and low distortion
US8399350B2 (en) * 2010-02-05 2013-03-19 International Business Machines Corporation Formation of air gap with protection of metal lines
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
TWI543398B (zh) * 2012-08-03 2016-07-21 國家中山科學研究院 Ｌｅｄ磊晶結構
US8664743B1 (en) * 2012-10-31 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Air-gap formation in interconnect structures
KR102001493B1 (ko) * 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9437606B2 (en) * 2013-07-02 2016-09-06 Sandisk Technologies Llc Method of making a three-dimensional memory array with etch stop
US10269634B2 (en) * 2013-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having voids and method of forming same
US9390965B2 (en) * 2013-12-20 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap forming techniques for interconnect structures
US9515085B2 (en) * 2014-09-26 2016-12-06 Sandisk Technologies Llc Vertical memory device with bit line air gap

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061230A1 (en) * 2002-09-30 2004-04-01 James Powers Method of forming an air gap using etch back of inter layer dielectric (ILD) with self-alignment to metal pattern
US20050272341A1 (en) * 2004-03-19 2005-12-08 International Business Machines Corp. Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby
US20080182405A1 (en) * 2007-01-26 2008-07-31 Chung-Shi Liu Self-aligned air-gap in interconnect structures
US20100244255A1 (en) * 2009-03-26 2010-09-30 Samsung Electronics Co., Ltd. Wiring structures
US20140151888A1 (en) * 2012-11-30 2014-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Air-Gap Formation in Interconnect Structures

Also Published As

Publication number Publication date
US20180204760A1 (en) 2018-07-19
US20190189500A1 (en) 2019-06-20
CN108369923B (zh) 2023-03-14
WO2017052536A1 (en) 2017-03-30
US10971394B2 (en) 2021-04-06
TW201721803A (zh) 2017-06-16
US10256141B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
TWI703633B (zh) 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法
US10971682B2 (en) Method for fabricating memory device
KR101583135B1 (ko) 하이브리드 카본-금속 상호연결 구조
CN107004634A (zh) 用于创建具有提高的重叠边界的交替硬掩模盖互连结构的新颖方法
CN108701645A (zh) 减成图案化的互连下方的自对准通孔
CN108369923A (zh) 防止过孔穿通的无掩模气隙
CN107004633A (zh) 使用交替硬掩模和密闭性蚀刻停止衬垫方案使紧密间距导电层与引导通孔接触的方法和结构
CN107112277A (zh) 将过孔与密集间距金属互连层的顶和底自对准的结构和方法
TW201017848A (en) Multi-layer thick metallization structure for a microelectronic device, integrated circuit containing same, and method of manufacturing an integrated circuit containing same
WO2017171840A1 (en) Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory
TW201732883A (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
TW201742227A (zh) 半導體結構的製造方法
TW201826497A (zh) 用於積體電路裝置之預成的層間連接
CN107709225A (zh) 集成mems结构与互连和过孔
CN110024105A (zh) 用于改善短路裕量的硬化插塞
CN113725354A (zh) 半导体器件及其制造方法
US10763160B1 (en) Semiconductor device with selective insulator for improved capacitance
US20080217730A1 (en) Methods of forming gas dielectric and related structure
JP7151976B2 (ja) 半導体構造の製造のための炭素系誘電体材料および結果として得られる構造
CN104425444B (zh) 半导体器件及其制造方法
TW202123501A (zh) 半導體元件及其製作方法
TWI720058B (zh) 用以提供有序的多孔性之方法及設備
EP4202992A1 (en) Staggered vertically spaced integrated circuit line metallization with differential vias & metal-selective deposition
CN106409755B (zh) 半导体结构及其形成方法
CN105575884B (zh) 一种混合互连结构及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant