CN108321157A - 低电容低钳位电压的scr瞬态电压抑制器及制造方法 - Google Patents
低电容低钳位电压的scr瞬态电压抑制器及制造方法 Download PDFInfo
- Publication number
- CN108321157A CN108321157A CN201810277629.9A CN201810277629A CN108321157A CN 108321157 A CN108321157 A CN 108321157A CN 201810277629 A CN201810277629 A CN 201810277629A CN 108321157 A CN108321157 A CN 108321157A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- extension
- region
- area
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010009 beating Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种低电容低钳位电压的SCR瞬态电压抑制器，包括第一导电类型衬底，第一导电类型衬底上设有第二导电类型外延，第二导电类型外延上设有第一导电类型埋层，第二导电类型外延上设有第一导电类型高阻外延，第一导电类型高阻外延上设有沟槽，沟槽将第一导电类型高阻外延和第二导电类型外延构成的整体结构从左至右分成第一区域、第二区域、第三区域，第一区域和第三区域上设有第二导电类型注入区Ⅰ，第二区域上设有第一导电类型注入区和第二导电类型注入区Ⅱ。本发明采用纵向SCR和横向二极管结合的结构，同时兼顾了低电容、低残压、低触发电压、面积小以及ESD和浪涌防护能力强的特点，能够很好的满足IC芯片对保护器件的需求。
Description
技术领域
本发明涉及静电防护领域，特别涉及一种低电容低钳位电压的SCR瞬态电压抑制器及制造方法。
背景技术
目前，通常作为ESD和浪涌保护的器件一般不能同时兼顾低电容、低残压、低触发电压、面积小以及ESD和浪涌防护能力强的特点。可控硅（Silicon Controlled Rectifier，简称SCR）器件由于低维持电压的特性，相对于其他保护器件具有更高的单位面积保护性能。
由于工艺线宽越来越小，IC芯片变的越来越脆弱，这就要求ESD和浪涌保护器件能够具有更高的保护能力和具有更低的正反向钳位电压。目前单纯的纵向SCR结构具有较低的正向钳位电压和较高的ESD和浪涌保护能力，但是反向钳位电压和ESD及浪涌保护能很差。横向SCR器件可以解决上述问题，但是由于占用芯片面积较大且工艺复杂，大大增加了生产制造成本。
由于现有IC芯片的应用频率越来越高，要求防护器件的电容越小越好，同时又需要防护器件具有更好的防护能力和更低的钳位电压。目前现有的ESD和浪涌防护器件大多采用PN结的结构来做保护器件，但是该种类型的器件具有钳位电压高，防护能力差和电容高的缺点，随着IC芯片的应用频率越来越高，高阻类型的防护器件将很难满足应用的需求。
发明内容
为了解决上述技术问题，本发明提供一种结构简单、成本低、ESD和浪涌防护能力强的低电容低钳位电压的SCR瞬态电压抑制器，并提供其制造方法。
本发明解决上述问题的技术方案是：一种低电容低钳位电压的SCR瞬态电压抑制器，包括第一导电类型衬底，第一导电类型衬底上表面设有第二导电类型外延，第二导电类型外延上表面两侧设有第一导电类型埋层，第二导电类型外延上表面设有第一导电类型高阻外延且第一导电类型高阻外延覆盖第一导电类型埋层，第一导电类型高阻外延上设有若干纵向贯穿第一导电类型高阻外延和第二导电类型外延的沟槽，沟槽中填充氧化层，所述沟槽将第一导电类型高阻外延和第二导电类型外延构成的整体结构从左至右分成三个区域，并记为第一区域、第二区域、第三区域，第一导电类型高阻外延上表面位于第一区域和第三区域的位置处设有第二导电类型注入区Ⅰ，第一导电类型高阻外延上表面位于第二区域的位置处设有第一导电类型注入区和第二导电类型注入区Ⅱ。
上述低电容低钳位电压的SCR瞬态电压抑制器，在第一区域和第三区域中，第一导电类型高阻外延与第二导电类型注入区Ⅰ形成纵向SCR结构，底部接GND；在第二区域中，第一导电类型高阻外延、第一导电类型注入区和第二导电类型注入区Ⅱ形成横向二极管结构，其中第一导电类型注入层通过金属线与第一区域连接，第二导电类型注入区Ⅱ通过打线与SUB连接。
上述低电容低钳位电压的SCR瞬态电压抑制器，第一区域和第三区域的第二导电类型注入区Ⅰ为梳齿型结构。
上述低电容低钳位电压的SCR瞬态电压抑制器，第二区域为第一导电类型注入区和第二导电类型注入区Ⅱ相互交错的结构。
上述低电容低钳位电压的SCR瞬态电压抑制器，所述第一导电类型衬底的电阻率为0.002Ω.cm~0.005Ω.cm。
上述低电容低钳位电压的SCR瞬态电压抑制器，所述第二导电类型外延的电阻率为0.01Ω.cm~0.015Ω.cm。
上述低电容低钳位电压的SCR瞬态电压抑制器，所述第一导电类型高阻外延的电阻率为200Ω.cm~300Ω.cm。
上述低电容低钳位电压的SCR瞬态电压抑制器，所述第二导电类型外延的厚度为5um~10um。
上述低电容低钳位电压的SCR瞬态电压抑制器，所述第一导电类型高阻外延的厚度为8um~15um。
一种低电容低钳位电压的SCR瞬态电压抑制器的制造方法，包括以下步骤：
步骤一：提供第一导电类型衬底；
步骤二：在所述第一导电类型衬底上形成第二导电类型外延；
步骤三：在所述第二导电类型外延上表面两侧通过注入扩散形成第一导电类型埋层，形成第一导电类型埋层，注入剂量为1E16；
步骤四：在第二导电类型外延上形成第一导电类型高阻外延；
步骤五：在所述第一导电类型高阻外延上通过深槽刻蚀工艺形成沟槽，所述沟槽贯穿第二导电类型外延和第一导电类型高阻外延，沟槽将第一导电类型高阻外延和第二导电类型外延构成的整体结构从左至右分成三个区域，依次记为第一区域、第二区域和第三区域，沟槽中通过填充氧化层来进行各区域的隔离；
步骤六：在所述第一区域和第三区域通过离子注入和扩散，形成第二导电类型注入区Ⅰ；
步骤七：在第二区域通过离子注入和扩散，形成第一导电类型注入区；
步骤八：在第二区域通过离子注入和扩散，形成第二导电类型注入区Ⅱ，且第一导电类型注入区与第二导电类型注入区Ⅱ相互交错；
步骤九：在第一区域和第三区域通过金属线连接第二区域的第一导电类型注入区，形成器件。
本发明的有益效果在于：本发明采用纵向SCR和横向二极管结合的结构，同时兼顾了低电容、低残压、低触发电压、面积小以及ESD和浪涌防护能力强的特点，能够很好的满足IC芯片对保护器件的需求，可广泛应用于便携式设备和高速端口的静电浪涌防护。
附图说明
图1为本发明瞬态电压抑制器的结构示意图。
图2为本发明瞬态电压抑制器的等效电路图。
图3为本发明的制造方法中形成第一导电类型衬底的示意图。
图4为本发明的制造方法中形成第二导电类型外延的示意图。
图5为本发明的制造方法中形成第一导电类型埋层的示意图。
图6为本发明的制造方法中形成第一导电类型高阻外延的示意图。
图7为本发明的制造方法中形成沟槽的示意图。
图8为本发明的制造方法中形成第二导电类型注入区Ⅰ的示意图。
图9为本发明的制造方法中形成第一导电类型注入区的示意图。
图10为本发明的制造方法中形成第二导电类型注入区Ⅱ的示意图。
图11为本发明的制造方法中连接金属线和打线的示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
如图1所示，一种低电容低钳位电压的SCR瞬态电压抑制器，包括第一导电类型衬底5，第一导电类型衬底5的电阻率为0.002Ω.cm~0.005Ω.cm；第一导电类型衬底5上表面设有第二导电类型外延3，第二导电类型外延3的厚度为5um~10um；第二导电类型外延3的电阻率为0.01Ω.cm~0.015Ω.cm；第二导电类型外延3上表面两侧设有第一导电类型埋层2，第二导电类型外延3上表面设有第一导电类型高阻外延4且第一导电类型高阻外延4覆盖第一导电类型埋层2，第一导电类型高阻外延4的厚度为8um~15um；第一导电类型高阻外延4的电阻率为200Ω.cm~300Ω.cm；第一导电类型高阻外延4上设有若干纵向贯穿第一导电类型高阻外延4和第二导电类型外延3的沟槽1，沟槽1深度为18um~30um，沟槽1中填充氧化层，所述沟槽1将第一导电类型高阻外延4和第二导电类型外延3构成的整体结构从左至右分成三个区域，并记为第一区域、第二区域、第三区域，第一导电类型高阻外延4上表面位于第一区域和第三区域的位置处设有第二导电类型注入区Ⅰ6，第一区域和第三区域的第二导电类型注入区Ⅰ6为梳齿型结构；第一导电类型高阻外延4上表面位于第二区域的位置处设有相互交错的第一导电类型注入区7和第二导电类型注入区Ⅱ8。
如图2所示，在第一区域和第三区域中，第一导电类型高阻外延4与第二导电类型注入区Ⅰ6形成纵向SCR结构，底部接GND；在第二区域中，第一导电类型高阻外延4、第一导电类型注入区7和第二导电类型注入区Ⅱ8形成横向二极管结构，同时第三区域可以根据需求无限增加，从I/O2,I/O3……I/On；其中第一导电类型注入层通过金属线与第一区域连接，第二导电类型注入区Ⅱ8通过打线与SUB连接。
一种低电容低钳位电压的SCR瞬态电压抑制器的制造方法，包括以下步骤：
步骤一：如图3所示，提供第一导电类型衬底5；第一导电类型衬底5的电阻率为0.002Ω.cm~0.005Ω.cm；第一导电类型衬底5可以是P型衬底也可以是N型衬底。（注：若第一导电类型为P型衬底，则第二导电类型为N型衬底；若第一导电类型为N型衬底，则第二导电类型为P型衬底）
步骤二：如图4所示，在所述第一导电类型衬底5上形成第二导电类型外延3；第二导电类型外延3的电阻率为0.01Ω.cm~0.015Ω.cm；第二导电类型外延3的厚度为5um~10um。
步骤三：如图5所示，在所述第二导电类型外延3上表面两侧通过注入扩散形成第一导电类型埋层2，形成第一导电类型埋层2，注入剂量为1E16。
步骤四：如图6所示，在第二导电类型外延3上形成第一导电类型高阻外延4；第一导电类型高阻外延4的厚度为8um~15um；第一导电类型高阻外延4的电阻率为200Ω.cm~300Ω.cm。
步骤五：如图7所示，在所述第一导电类型高阻外延4上通过深槽刻蚀工艺形成沟槽1，所述沟槽1贯穿第二导电类型外延3和第一导电类型高阻外延4，沟槽1将第一导电类型高阻外延4和第二导电类型外延3构成的整体结构从左至右分成三个区域，依次记为第一区域、第二区域和第三区域，沟槽1中通过填充氧化层来进行各区域的隔离。
步骤六：如图8所示，在所述第一区域和第三区域通过离子注入和扩散，形成第二导电类型注入区Ⅰ6。
步骤七：如图9所示，在第二区域通过离子注入和扩散，形成第一导电类型注入区7。
步骤八：如图10所示，在第二区域通过离子注入和扩散，形成第二导电类型注入区Ⅱ8，且第一导电类型注入区7与第二导电类型注入区Ⅱ8相互交错。
步骤九：如图11所示，在第一区域和第三区域通过金属线连接第二区域的第一导电类型注入区7，形成器件。
Claims (10)
1.一种低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：包括第一导电类型衬底，第一导电类型衬底上表面设有第二导电类型外延，第二导电类型外延上表面两侧设有第一导电类型埋层，第二导电类型外延上表面设有第一导电类型高阻外延且第一导电类型高阻外延覆盖第一导电类型埋层，第一导电类型高阻外延上设有若干纵向贯穿第一导电类型高阻外延和第二导电类型外延的沟槽，沟槽中填充氧化层，所述沟槽将第一导电类型高阻外延和第二导电类型外延构成的整体结构从左至右分成三个区域，并记为第一区域、第二区域、第三区域，第一导电类型高阻外延上表面位于第一区域和第三区域的位置处设有第二导电类型注入区Ⅰ，第一导电类型高阻外延上表面位于第二区域的位置处设有第一导电类型注入区和第二导电类型注入区Ⅱ。
2.根据权利要求1所述的低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：在第一区域和第三区域中，第一导电类型高阻外延与第二导电类型注入区Ⅰ形成纵向SCR结构，底部接GND；在第二区域中，第一导电类型高阻外延、第一导电类型注入区和第二导电类型注入区Ⅱ形成横向二极管结构，其中第一导电类型注入层通过金属线与第一区域连接，第二导电类型注入区Ⅱ通过打线与SUB连接。
3.根据权利要求1所述的低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：第一区域和第三区域的第二导电类型注入区Ⅰ为梳齿型结构。
4.根据权利要求1所述的低电容低触发电压的SCR瞬态电压抑制器，其特征在于：第二区域为第一导电类型注入区和第二导电类型注入区Ⅱ相互交错的结构。
5.根据权利要求1所述的低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：所述第一导电类型衬底的电阻率为0.002Ω.cm~0.005Ω.cm。
6.根据权利要求1所述的低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：所述第二导电类型外延的电阻率为0.01Ω.cm~0.015Ω.cm。
7.根据权利要求1所述的低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：所述第一导电类型高阻外延的电阻率为200Ω.cm~300Ω.cm。
8.根据权利要求1所述的低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：所述第二导电类型外延的厚度为5um~10um。
9.根据权利要求1所述的低电容低钳位电压的SCR瞬态电压抑制器，其特征在于：所述第一导电类型高阻外延的厚度为8um~15um。
10.一种根据权利要求1-9中任一项所述的低电容低钳位电压的SCR瞬态电压抑制器的制造方法，包括以下步骤：
步骤一：提供第一导电类型衬底；
步骤二：在所述第一导电类型衬底上形成第二导电类型外延；
步骤三：在所述第二导电类型外延上表面两侧通过注入扩散形成第一导电类型埋层，形成第一导电类型埋层，注入剂量为1E16；
步骤四：在第二导电类型外延上形成第一导电类型高阻外延；
步骤五：在所述第一导电类型高阻外延上通过深槽刻蚀工艺形成沟槽，所述沟槽贯穿第二导电类型外延和第一导电类型高阻外延，沟槽将第一导电类型高阻外延和第二导电类型外延构成的整体结构从左至右分成三个区域，依次记为第一区域、第二区域和第三区域，沟槽中通过填充氧化层来进行各区域的隔离；
步骤六：在所述第一区域和第三区域通过离子注入和扩散，形成第二导电类型注入区Ⅰ；
步骤七：在第二区域通过离子注入和扩散，形成第一导电类型注入区；
步骤八：在第二区域通过离子注入和扩散，形成第二导电类型注入区Ⅱ，且第一导电类型注入区与第二导电类型注入区Ⅱ相互交错；
步骤九：在第一区域和第三区域通过金属线连接第二区域的第一导电类型注入区，形成器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810277629.9A CN108321157A (zh) | 2018-03-30 | 2018-03-30 | 低电容低钳位电压的scr瞬态电压抑制器及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810277629.9A CN108321157A (zh) | 2018-03-30 | 2018-03-30 | 低电容低钳位电压的scr瞬态电压抑制器及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108321157A true CN108321157A (zh) | 2018-07-24 |
Family
ID=62899132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810277629.9A Pending CN108321157A (zh) | 2018-03-30 | 2018-03-30 | 低电容低钳位电压的scr瞬态电压抑制器及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108321157A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116598309A (zh) * | 2023-07-14 | 2023-08-15 | 江苏应能微电子股份有限公司 | 一种超低电容双向scr-tvs器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| WO2012094554A2 (en) * | 2011-01-06 | 2012-07-12 | Littelfuse, Inc. | Transient voltage suppressor |
| US20120241903A1 (en) * | 2011-03-25 | 2012-09-27 | Shen yu-shu | Low capacitance transient voltage suppressor |
| DE102016204699A1 (de) * | 2015-04-13 | 2016-10-27 | Infineon Technologies Ag | Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung |
| CN106129058A (zh) * | 2016-08-27 | 2016-11-16 | 上海长园维安微电子有限公司 | 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法 |
| CN107403797A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 高压 esd 保护器件、电路及装置 |
| CN207938609U (zh) * | 2018-03-30 | 2018-10-02 | 湖南静芯微电子技术有限公司 | 低电容低钳位电压的scr瞬态电压抑制器 |
-
2018
- 2018-03-30 CN CN201810277629.9A patent/CN108321157A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853853A (zh) * | 2009-03-31 | 2010-10-06 | 万国半导体有限公司 | 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器 |
| WO2012094554A2 (en) * | 2011-01-06 | 2012-07-12 | Littelfuse, Inc. | Transient voltage suppressor |
| CN103415821A (zh) * | 2011-01-06 | 2013-11-27 | 力特保险丝有限公司 | 瞬态电压抑制器 |
| US20120241903A1 (en) * | 2011-03-25 | 2012-09-27 | Shen yu-shu | Low capacitance transient voltage suppressor |
| DE102016204699A1 (de) * | 2015-04-13 | 2016-10-27 | Infineon Technologies Ag | Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung |
| CN107403797A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 高压 esd 保护器件、电路及装置 |
| CN106129058A (zh) * | 2016-08-27 | 2016-11-16 | 上海长园维安微电子有限公司 | 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法 |
| CN207938609U (zh) * | 2018-03-30 | 2018-10-02 | 湖南静芯微电子技术有限公司 | 低电容低钳位电压的scr瞬态电压抑制器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116598309A (zh) * | 2023-07-14 | 2023-08-15 | 江苏应能微电子股份有限公司 | 一种超低电容双向scr-tvs器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI572003B (zh) | 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法 | |
| CN105895709B (zh) | 半导体器件和相关联的制造方法 | |
| CN101946325B (zh) | Igbt以及制造igbt的方法 | |
| CN103681867B (zh) | 具有场电极的晶体管器件 | |
| CN105390548B (zh) | 有场电极结构单元场和终止结构间终止台面的半导体器件 | |
| CN106449633B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN207938609U (zh) | 低电容低钳位电压的scr瞬态电压抑制器 | |
| CN104969359B (zh) | 半导体装置 | |
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN106328647B (zh) | 高速的沟槽mos器件及其制造方法 | |
| CN103050424B (zh) | 半导体器件的保护环 | |
| CN108321157A (zh) | 低电容低钳位电压的scr瞬态电压抑制器及制造方法 | |
| CN106409897A (zh) | 半导体装置及其制造方法 | |
| CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN106328690A (zh) | 具有深槽和t‑poly结构的沟槽型mos肖特基整流器及制造方法 | |
| CN103545381A (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN208173597U (zh) | 一种超低正向压降的Trench肖特基器件 | |
| CN109326592A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
| CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
| CN108565259A (zh) | 半导体器件及其制造方法 | |
| CN103199102A (zh) | 一种具有超结结构的肖特基半导体装置及其制备方法 | |
| CN103378178A (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN214797427U (zh) | 一种mosfet器件结构 | |
| CN212542446U (zh) | 一种新型双沟槽的肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |