CN108282969B - 一种实现内层连通的pcb制作方法及pcb - Google Patents

一种实现内层连通的pcb制作方法及pcb Download PDF

Info

Publication number
CN108282969B
CN108282969B CN201810253874.6A CN201810253874A CN108282969B CN 108282969 B CN108282969 B CN 108282969B CN 201810253874 A CN201810253874 A CN 201810253874A CN 108282969 B CN108282969 B CN 108282969B
Authority
CN
China
Prior art keywords
core plate
daughter board
prepreg
stacked
internal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810253874.6A
Other languages
English (en)
Other versions
CN108282969A (zh
Inventor
肖璐
纪成光
杜红兵
刘梦茹
傅宝林
吴泓宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shengyi Electronics Co Ltd
Original Assignee
Shengyi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shengyi Electronics Co Ltd filed Critical Shengyi Electronics Co Ltd
Priority to CN201810253874.6A priority Critical patent/CN108282969B/zh
Publication of CN108282969A publication Critical patent/CN108282969A/zh
Application granted granted Critical
Publication of CN108282969B publication Critical patent/CN108282969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及PCB技术领域，公开了一种实现内层连通的PCB制作方法及PCB。所述制作方法包括：在完成内层线路图形制作后，由第一芯板、半固化片及铜箔压合制成具有奇数层金属线路且与第二芯板等厚的第一子板；在第一子板上开设容置槽，将第二芯板嵌入容置槽；对于欲叠放于所述第二芯板顶面和/或底面的半固化片，于该半固化片的与第二芯板相邻的表面上局部位置设置导电层；局部位置对应于第二芯板与第一子板的相应内层线路之间的结合位置；将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合。本发明利用半固化片上增设的导电层将不同材料的第一芯板和第二芯板的内层线路的结合处连通，可有效保证了PCB的质量。

Description

一种实现内层连通的PCB制作方法及PCB
技术领域
本发明涉及PCB(Printed Circuit Board，印制线路板)技术领域，尤其涉及一种实现内层连通的PCB制作方法及PCB。
背景技术
电信号在一个***内通常分为多个等级，即同一个***内走不同等级的信号(包含普通信号、高频信号、高速信号等)，局部混压高频高速PCB制作技术不仅能在满足高频高速信号传输低损耗的情况下大幅降低成本，还能在一定程度上提高可靠性，且有不同组合的方式，成为了不同等级信号分级传输的完美解决方案。但传统局部混压工艺由于其制造工艺的限制，不能实现不同材料芯板间的内层线路的导通。因而，有必要针对不同材料芯板组合时的内层线路导通需求提供一种有效的解决方案。
发明内容
本发明的目的在于提供一种实现内层连通的PCB制作方法及PCB，解决不同材料芯板之间的内层电路导通问题。
为达此目的，本发明采用以下技术方案：
一种实现内层连通的PCB制作方法，所述PCB包括由不同材料制成的第一芯板和第二芯板，且所述第二芯板的厚度大于第一芯板的厚度；所述PCB制作方法包括：
在完成各内层线路图形制作后，由第一芯板、半固化片及铜箔压合制成具有奇数层金属线路且与所述第二芯板等厚的第一子板；
在所述第一子板上的预设位置开设容置槽，将所述第二芯板嵌入所述容置槽；
对于欲叠放于所述第二芯板顶面和/或底面的半固化片，于该半固化片的与所述第二芯板相邻的表面上局部位置设置导电层；所述局部位置对应于所述第二芯板与第一子板的相应内层线路之间的结合位置；
将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合。
可选的，所述导电层为导电胶，粘贴于所述欲叠放于第二芯板顶面和/或底面的半固化片上。
可选的，所述导电层为导电浆，印刷于所述欲叠放于第二芯板顶面和/或底面的半固化片上。
可选的，在所述将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合的步骤中，所述内嵌有第二芯板的第一子板的叠放位置为内层或者外层。
可选的，所述PCB制作方法中，若所述内嵌有第二芯板的第一子板的叠放位置为最顶层，则在欲叠放于第二芯板底面的半固化片上设置导电层；
若所述内嵌有第二芯板的第一子板的叠放位置为最底层，则在欲叠放于第二芯板顶面的半固化片上设置导电层；
若所述内嵌有第二芯板的第一子板的叠放位置为内层，则在欲叠放于第二芯板顶面和底面的半固化片上分别设置导电层。
可选的，在将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放之前，还包括步骤：制成与所述第一子板等厚及相同叠层结构的第二子板；
所述将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合的步骤包括：先将所述第一子板、第二子板、其他芯板及各半固化片按照预设顺序叠放，且第一子板与第二子板的叠放位置呈上下对称；再进行压合。
可选的，在将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放之前，还包括步骤：制成与所述第一子板等厚及相同叠层结构的第二子板，并在所述第二子板中嵌入所述第二芯板；
所述将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合的步骤包括：先将所述第一子板、第二子板、其他芯板及各半固化片按照预设顺序叠放，且第一子板与第二子板的叠放位置呈上下对称；再进行压合。
可选的，所述第一子板所包含的第一芯板的数量为至少一张。
可选的，所述PCB制作方法还包括：在将内嵌有第二芯板的第一子板与其他板及各半固化片压合之后，进行钻孔及电镀，制作外层线路图形。
一种PCB，所述PCB按照如上任一所述制作方法制成。
与现有技术相比，本发明的有益效果为：
本发明实施例中，先将第一芯板与半固化片及铜箔压合制成与第二芯板等厚的第一子板，并在欲叠放于第二芯板顶面和/或底面的半固化片上增设导电层，然后将内嵌第二芯板的第一子板与其他板进行压合，在压合后利用导电层将不同材料的第一芯板和第二芯板的内层线路的结合处连通，可有效保证了PCB的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本发明实施例一提供的PCB制作方法流程图；
图2为由第一芯板、半固化片及铜箔压合制成的作为顶层板的子板的结构视图；
图3为由第一芯板、半固化片及铜箔压合制成的作为底层板的子板的结构视图；
图4为由第一芯板、半固化片及铜箔压合制成的作为内层板的子板的结构视图；
图5为图2所示的子板在开槽后的结构视图；
图6为图3所示的子板在开槽后的结构视图；
图7为图4所示的子板在开槽后的结构视图；
图8为第二芯板在切割成小单元前后的结构视图；
图9为半固化片在其局部区域增设导电层前后的结构视图；
图10为图5所示的子板与其他芯板及半固化片按照预设顺序叠放后的结构视图；
图11为图10所示的叠放结构在压合后的结构视图；
图12为图11所示的压合结构在钻孔电镀后的结构视图；
图13为本发明实施例二提供的PCB制作方法流程图；
图14为由图5所示的子板、图3所示的子板与其他芯板及半固化片按照预设顺序叠放后的结构视图；
图15为图14所示的叠放结构在压合后的结构视图；
图16为图15所示的压合结构在钻孔电镀后的结构视图；
图17为由内嵌第二芯板的两个子板与其他芯板及半固化片按照预设顺序叠放后的结构视图；
图18为图17所示的叠放结构在压合后的结构视图；
图19为图18所示的压合结构在钻孔电镀后的结构视图。
图示说明：第一芯板1、第二芯板2、叠放于第二芯板顶面/底面的半固化片3、导电层4。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本发明一部分实施例，而非全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
请参阅图1，本实施例提供了一种实现内层连通的PCB制作方法，该PCB包括第一芯板1和第二芯板2，第一芯板1和第二芯板2的材料不同，且第二芯板2的厚度大于第一芯板1的厚度；具体制作方法包括步骤：
步骤101、按照正常工艺，在完成内层线路图形制作后，将第一芯板1与半固化片及铜箔压合制成具有奇数层金属线路且与第二芯板2等厚的第一子板。
第一芯板1的数量为一张时，按照第一芯板1、半固化片及铜箔的顺序依次叠放；第一芯板1的数量为两张时，按照第一芯板1、半固化片、第一芯板1、半固化片及铜箔的顺序依次叠放。第一子板的厚度等于第二芯板2的厚度，在后续工序中将用于内嵌第二芯板2。
在后续的叠板工序中，根据应用需求，第一子板可位于外层，也可以位于内层，具体不限制。请参阅图2至图4所示，图2示出了由第一芯板1、半固化片及铜箔压合制成的第一子板，该第一子板将在后续叠板工序中将作为顶层板，其底面制作有内层线路；图3示出了由第一芯板1、半固化片及铜箔压合制成的第一子板，该第一子板将在后续叠板工序中将作为底层板，其顶面制作有内层线路；图4示出了由第一芯板1、半固化片及铜箔压合制成的第一子板，该第一子板将在后续叠板工序中将作为内层板，其两面均制作有内层线路。
步骤102、在第一子板上预设位置开设容置槽。
请参阅图5至图7所示，图2所示的第一子板在开设容置槽后如图5所示，图3所示的第一子板在开设容置槽后如图6所示，图4所示的第一子板在开设容置槽后如图7所示。
步骤103、将第二芯板2完成内层线路图形制作后切割成小单元，如图8所示。
切割成小单元后的第二芯板2与第一子板上开设的容置槽的尺寸相匹配。
步骤104、对于欲叠放于第二芯板2顶面和/或底面的半固化片3，于该半固化片3的与第二芯板2相邻的表面上局部位置设置一导电层4，如图9所示；其中的局部位置，对应于第二芯板2与第一子板的相应内层线路之间的结合位置。
本步骤中，导电层4将用于实现第一子板与第二芯板2的相应内层线路的连通。该导电层4可以为导电胶，粘贴于半固化片3表面的局部区域；也可以为导电浆，印刷于半固化片3表面的局域区域。
在后续的叠板工序中，如果第二芯板2为位于最顶层的外层芯板，则仅在欲叠放于该第二芯板2底面的半固化片3上设置导电层4；如果第二芯板2为位于最底层的外层芯板，则仅在欲叠放于该第二芯板2顶面的半固化片3上设置导电层4；如果第二芯板2为内层芯板，则需在欲叠放于第二芯板2底面和顶面的两张半固化片3上分别设置导电层4。
步骤105、在第二芯板2嵌入第一子板的容置槽之后，将内嵌第二芯板2的第一子板和其他芯板及半固化片按照预设的叠放顺序叠放。
以图5所示的第一子板为例，该第一子板与其他芯板及半固化片叠放后的结构如图10所示。
步骤106、进行压合操作。
图10所示的叠板结构在压合工序后如图11所示。在压合操作后，导电层4将第二芯板2的内层线路与第一子板的内层线路连通。同时，由于在压合之前未进行固化处理，导电层4具有一定的流动性，因而在压合之后导电层4会部分流入第二芯板2与第一子板的四周间隙中，实现两者内层线路的可靠连接。
步骤107、进行钻孔及沉铜电镀，制作外层线路图形之后进行其他常规操作。图11所示的压合结构在钻孔电镀后如图12所示。
明显地，在上述流程中，第一子板的制作工序、第二芯板2的切割工序以及半固化片3上导电层4的设置工序，不限定先后顺序，可灵活调整。
至此，本实施例中，第一芯板1与第二芯板2厚度不同，在压合前先将第一芯板1与半固化片及铜箔压合制成与第二芯板2等厚的第一子板，并在欲叠放于第二芯板2顶面和/或底面的半固化片3上增设导电层4，然后将内嵌第二芯板2的第一子板与其他芯板进行压合，在压合后利用导电层4将不同材料的第一芯板1和第二芯板2的内层线路的结合处连通，有效保证了PCB的质量。
实施例二
在实施例一的基础上，本实施例二提供了另一种实现内层连通的PCB制作方法，该PCB包括由不同材料制成的第一芯板1和第二芯板2，且第二芯板2的厚度大于第一芯板1的厚度；请参阅图13，具体制作方法包括步骤：
步骤201、按照正常工艺，在完成内层线路图形制作后，将第一芯板1与半固化片及铜箔压合制成具有奇数层金属线路且与第二芯板2等厚的第一子板和第二子板，第一子板和第二子板具有相同的叠层结构。
在后续的叠板工序中，第一子板与第二子板的预设叠放位置呈上下对称，以使得经过压合等工序后制成的最终产品能够保持良好的平整度。具体地，第一子板作为顶层板(如图2所示)时，第二子板将作为底层板(如图3所示)；第一子板作为内层板时(如图4所示)，第二子板也将作为内层板(如图4所示)。第一子板与第二子板的厚度需保持一致，但内层线路图形可根据设计需求来制作，可相同也可不同。
步骤202、在第一子板上预设位置开设容置槽。
本步骤中，第一子板上开设的容置槽将用于容纳第二芯板2。此时，第二子板上不开槽。
步骤203、将第二芯板2完成内层线路图形制作后切割成小单元，如图8所示。
步骤204、对于欲叠放于第二芯板2顶面和/或底面的半固化片3，于该半固化片3的与第二芯板2相邻的表面上局部位置设置一导电层4，如图9所示；其中的局部位置，对应于第二芯板2与第一子板的相应内层线路之间的结合位置。
步骤205、在第二芯板2嵌入第一子板的容置槽之后，将第一子板、第二子板、其他芯板及半固化片按照预设顺序叠放，第一子板与第二子板的叠放位置呈上下对称。
以图5所示的经开槽后的子板作为第一子板、图3所示的子板为第二子板为例，此时第一子板、第二子板、其他芯板及半固化片叠放后的结构可以如14所示。
步骤206、进行压合操作。
图14所示的叠板结构在压合工序后如图15所示。在压合操作后，导电层4将第二芯板2的内层线路与第一子板的内层线路连通。同时，由于在压合之前未进行固化处理，导电层4具有一定的流动性，因而在压合之后导电层4会部分流入第二芯板2与第一子板的四周间隙中，实现两者内层线路的可靠连接。
步骤207、进行钻孔及沉铜电镀，制作外层线路图形之后进行其他常规操作。图15所示的压合结构在钻孔电镀后如图16所示。
明显地，在上述流程中，第一子板的制作工序、第一子板的制作工序、第二芯板2的切割工序以及半固化片3上导电层4的设置工序，不限定先后顺序，可灵活调整。
综上，本实施例中，先制作两个相同厚度的第一子板和第二子板，且第一子板内嵌有与其相同厚度的第二芯板2，并在欲叠放于第二芯板2顶面和/或底面的半固化片3上增设导电层4，然后将第一子板、第二子板与其他芯板进行压合，在压合后利用导电层4将不同材料的第一芯板1和第二芯板2的内层线路的结合处连通，有效保证了PCB的质量；同时，由于第一子板与第二子板为相同厚度，且叠放位置呈上下对称，因而在压合及钻孔后可保持良好的平整度。
在其他实施例中，在压合前，还可同时对第二子板进行开槽，在第二子板中嵌入第二芯板2，再将内嵌有第二芯板2的两个子板与其他芯板及半固化片叠放(如图17所示)、压合(如图18所示)、钻孔电镀(如图19所示)及其他常规操作。
实施例三
本实施例三提供了一种PCB，其包括材料不同的第一芯板1和第二芯板2，应用实施例一或者实施例二的方法制成。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种实现内层连通的PCB制作方法，所述PCB包括由不同材料制成的第一芯板和第二芯板，且所述第二芯板的厚度大于第一芯板的厚度；其特征在于，所述PCB制作方法包括：
在完成各内层线路图形制作后，由第一芯板、半固化片及铜箔压合制成具有奇数层金属线路且与所述第二芯板等厚的第一子板；
在所述第一子板上的预设位置开设容置槽，将所述第二芯板嵌入所述容置槽；
对于欲叠放于所述第二芯板顶面和/或底面的半固化片，于该半固化片的与所述第二芯板相邻的表面上局部位置设置导电层；所述局部位置对应于所述第二芯板与第一子板的相应内层线路之间的结合位置；
将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合，压合后所述导电层会部分流入第二芯板与第一子板的四周间隙中，实现第二芯板与第一子板的内层线路连通。
2.根据权利要求1所述的实现内层连通的PCB制作方法，其特征在于，所述导电层为导电胶，粘贴于所述欲叠放于第二芯板顶面和/或底面的半固化片上。
3.根据权利要求1所述的实现内层连通的PCB制作方法，其特征在于，所述导电层为导电浆，印刷于所述欲叠放于第二芯板顶面和/或底面的半固化片上。
4.根据权利要求1所述的实现内层连通的PCB制作方法，其特征在于，在所述将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合的步骤中，所述内嵌有第二芯板的第一子板的叠放位置为内层或者外层。
5.根据权利要求4所述的实现内层连通的PCB制作方法，其特征在于，所述PCB制作方法中，若所述内嵌有第二芯板的第一子板的叠放位置为最顶层，则在欲叠放于第二芯板底面的半固化片上设置导电层；
若所述内嵌有第二芯板的第一子板的叠放位置为最底层，则在欲叠放于第二芯板顶面的半固化片上设置导电层；
若所述内嵌有第二芯板的第一子板的叠放位置为内层，则在欲叠放于第二芯板顶面和底面的半固化片上分别设置导电层。
6.根据权利要求1所述的实现内层连通的PCB制作方法，其特征在于，在将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放之前，还包括步骤：制成与所述第一子板等厚及相同叠层结构的第二子板；
所述将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合的步骤包括：先将所述第一子板、第二子板、其他芯板及各半固化片按照预设顺序叠放，且第一子板与第二子板的叠放位置呈上下对称；再进行压合。
7.根据权利要求1所述的实现内层连通的PCB制作方法，其特征在于，在将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放之前，还包括步骤：制成与所述第一子板等厚及相同叠层结构的第二子板，并在所述第二子板中嵌入所述第二芯板；
所述将内嵌有第二芯板的第一子板与其他板及各半固化片按照预设顺序叠放后压合的步骤包括：先将所述第一子板、第二子板、其他芯板及各半固化片按照预设顺序叠放，且第一子板与第二子板的叠放位置呈上下对称；再进行压合。
8.根据权利要求1所述的实现内层连通的PCB制作方法，其特征在于，所述第一子板所包含的第一芯板的数量为至少一张。
9.根据权利要求1所述的实现内层连通的PCB制作方法，其特征在于，所述PCB制作方法还包括：在将内嵌有第二芯板的第一子板与其他板及各半固化片压合之后，进行钻孔及电镀，制作外层线路图形。
10.一种PCB，其特征在于，所述PCB按照权利要求1至9任一所述制作方法制成。
CN201810253874.6A 2018-03-26 2018-03-26 一种实现内层连通的pcb制作方法及pcb Active CN108282969B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810253874.6A CN108282969B (zh) 2018-03-26 2018-03-26 一种实现内层连通的pcb制作方法及pcb

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810253874.6A CN108282969B (zh) 2018-03-26 2018-03-26 一种实现内层连通的pcb制作方法及pcb

Publications (2)

Publication Number Publication Date
CN108282969A CN108282969A (zh) 2018-07-13
CN108282969B true CN108282969B (zh) 2019-07-23

Family

ID=62810421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810253874.6A Active CN108282969B (zh) 2018-03-26 2018-03-26 一种实现内层连通的pcb制作方法及pcb

Country Status (1)

Country Link
CN (1) CN108282969B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110412450B (zh) * 2019-08-28 2021-06-25 生益电子股份有限公司 一种散热介质与导电介质的连接检测方法及pcb
CN113257747A (zh) * 2021-05-14 2021-08-13 广州天极电子科技股份有限公司 一种具有不同介电常数的薄膜电路用基板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426333A (zh) * 2008-12-01 2009-05-06 中兴通讯股份有限公司 多层混压印刷电路板及其制造方法、装置
CN103188890A (zh) * 2011-12-30 2013-07-03 北大方正集团有限公司 一种pcb板的制作方法及一种pcb板
CN103327756A (zh) * 2013-06-03 2013-09-25 东莞生益电子有限公司 具有局部混合结构的多层电路板及其制作方法
CN103379748A (zh) * 2012-03-30 2013-10-30 北大方正集团有限公司 高频混压板及其制作方法
CN103857187A (zh) * 2012-12-07 2014-06-11 深南电路有限公司 一种电路板及电路板的余胶处理方法
CN106550538A (zh) * 2015-09-21 2017-03-29 深南电路股份有限公司 一种金属块与内层线路导通的电路板结构及加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426333A (zh) * 2008-12-01 2009-05-06 中兴通讯股份有限公司 多层混压印刷电路板及其制造方法、装置
CN103188890A (zh) * 2011-12-30 2013-07-03 北大方正集团有限公司 一种pcb板的制作方法及一种pcb板
CN103379748A (zh) * 2012-03-30 2013-10-30 北大方正集团有限公司 高频混压板及其制作方法
CN103857187A (zh) * 2012-12-07 2014-06-11 深南电路有限公司 一种电路板及电路板的余胶处理方法
CN103327756A (zh) * 2013-06-03 2013-09-25 东莞生益电子有限公司 具有局部混合结构的多层电路板及其制作方法
CN106550538A (zh) * 2015-09-21 2017-03-29 深南电路股份有限公司 一种金属块与内层线路导通的电路板结构及加工方法

Also Published As

Publication number Publication date
CN108282969A (zh) 2018-07-13

Similar Documents

Publication Publication Date Title
EP3082385A1 (en) Rigid-flexible circuit board having flying-tail structure and method for manufacturing same
CN104168711B (zh) 空腔电路板的压合方法及其压合结构的制作方法
CN104717839B (zh) 厚铜电路板及其制作方法
CN102548186A (zh) 一种对称压合结构hdi板及制作方法
CN106211638A (zh) 一种超薄多层印制电路板的加工方法
CN103327756B (zh) 具有局部混合结构的多层电路板及其制作方法
CN108282969B (zh) 一种实现内层连通的pcb制作方法及pcb
CN110519912A (zh) 一种内嵌导热体的pcb制作方法及pcb
CN104168727B (zh) 多层pcb板压板制造方法
CN103327738B (zh) 软硬结合电路板及其制作方法
CN108430174B (zh) 一种混压pcb的制作方法及混压pcb
CN103298274B (zh) 一种埋容印制电路板的制作方法以及埋容印制电路板
CN107041082A (zh) 不对称结构的pcb压合工艺
CN103582322B (zh) 多层线路板及其制作方法
CN106804092A (zh) 一种柔性线路板及其制作方法
CN103635005A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN113038718A (zh) 超薄pcb板压合工艺
CN110072350A (zh) 多层线路板加工方法
JP3741007B2 (ja) 積層型セラミック電子部品の製造方法
CN110678013A (zh) 嵌入式铜块印制板的加工方法及印制板
CN103369872A (zh) 多层印刷电路板的压合方法
CN107770951A (zh) 高特性阻抗多层线路板及制作方法
CN108990321B (zh) 一种任意层pcb板及其制作方法
CN109379840A (zh) 一种悬空金手指的加工方法及电路板
CN113630988A (zh) 一种超高多层板高精度层间对位的控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant