CN108257994A - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN108257994A CN108257994A CN201810034789.0A CN201810034789A CN108257994A CN 108257994 A CN108257994 A CN 108257994A CN 201810034789 A CN201810034789 A CN 201810034789A CN 108257994 A CN108257994 A CN 108257994A
- Authority
- CN
- China
- Prior art keywords
- wafer
- edge region
- layer
- metal interconnecting
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000013078 crystal Substances 0.000 claims abstract description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 238000013138 pruning Methods 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 230000000903 blocking effect Effects 0.000 claims abstract description 3
- 238000012545 processing Methods 0.000 claims description 21
- 238000005286 illumination Methods 0.000 claims description 10
- 230000009467 reduction Effects 0.000 claims description 9
- 238000009966 trimming Methods 0.000 claims description 9
- 238000003384 imaging method Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 149
- 239000010410 layer Substances 0.000 description 119
- 239000000463 material Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及半导体装置制造方法。实施例提供了一种用于制造半导体装置的方法，包括：在第一晶圆的正面上形成嵌在第一层间电介质层中的第一金属互连层，其在第一边缘区上没有任何金属件；从第一晶圆的正面对第二边缘区进行晶圆边缘修剪处理，第二边缘区在晶圆径向上的宽度小于等于第一边缘区的宽度；形成第一金属互连层的过程包括：在第一层间电介质层上形成光致抗蚀剂图案；利用边缘涂布机在第一边缘区上涂布阻挡层，以覆盖其中的光致抗蚀剂图案；以光致抗蚀剂图案和阻挡层为掩模刻蚀第一层间电介质层以形成凹槽，阻挡层阻挡第一边缘区以免在其中形成凹槽；去除光致抗蚀剂图案和阻挡层，在凹槽中形成金属件，以形成第一金属互连层。
Description
技术领域
本公开涉及半导体领域，具体来说，涉及半导体装置的制造方法。
背景技术
在目前的背照式图像传感器中，通常需要将两片晶圆(wafer)键合(bond)在一起。而由于在后段制程(back end of line,BEOL)中，各工艺步骤对于晶圆边缘的要求不同，因此导致晶圆边缘处的表面平坦度较差，从而导致在键合后晶圆边缘处容易产生薄膜剥离(peeling)等缺陷，这些缺陷会影响后续的减薄处理等以及降低晶圆良品率。
因此存在对于新的技术的需求。
发明内容
本公开的一个目的是提供一种新型的半导体装置制造方法。
根据本公开的第一方面，提供了一种用于制造半导体装置的方法，其包括：在第一晶圆的正面上形成嵌在第一层间电介质层中的第一金属互连层，其中第一金属互连层在第一晶圆的第一边缘区域上没有任何金属件；以及从第一晶圆的正面，对第一晶圆的第二边缘区域进行晶圆边缘修剪处理，从而至少去除第一层间电介质层在第二边缘区域中的部分，其中第二边缘区域的在晶圆径向上的宽度小于或等于第一边缘区域的在晶圆径向上的宽度；其中，形成第一金属互连层的过程包括：在第一层间电介质层上形成光致抗蚀剂图案；利用边缘涂布机在第一晶圆的第一边缘区域上涂布阻挡层，以覆盖第一边缘区域中的光致抗蚀剂图案；以光致抗蚀剂图案和所涂布的阻挡层为掩模，对第一层间电介质层进行刻蚀处理，从而形成凹槽，其中所述阻挡层阻挡第一边缘区域以免在第一边缘区域中形成凹槽；以及去除光致抗蚀剂图案和阻挡层，并且在凹槽中形成金属件，从而形成第一金属互连层。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1A和1B示出了根据本公开一个示例性实施例的半导体装置的制造方法的流程图。
图2示出了根据本公开一个示例性实施例的第一晶圆的平面示意图。
图3A-3H分别示出了在根据本公开一个示例性实施例来制造半导体装置的一个方法示例的各个步骤处的装置截面示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的半导体装置及其制造方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本发明的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
针对前述问题，本申请的发明人采用了晶圆边缘修剪处理(wafer edge trim)，在键合之前就将表面不平坦的边缘区域去除，从而避免键合后的剥离等问题。但是，本申请的发明人还发现，在修剪晶圆边缘时，会去除边缘处形成的金属件，可能使金属件暴露，从而引起金属污染，导致白像素等问题。经过深入研究，本申请的发明人提出了一种方法，即利用边缘涂布机(edge coater)来避免在晶圆边缘处形成金属件，从而在解决晶圆边缘问题的同时能避免金属污染。如上所述，本发明特别适用于需要键合处理的背照式图像传感器。但是，本领域技术人员均能理解，本发明并不限于背照式图像传感器，而是可以用在有相同需求(即，解决晶圆边缘问题的同时避免金属污染)的任何半导体装置的制造方法中。
为了更全面、清楚地理解本发明，下面将结合附图来阐述根据本公开的技术。
图1A示出了根据本公开一个示例性实施例的半导体装置制造方法100的流程图，而图1B示出了图1A中的步骤110的具体示例过程。
如图1A的方法流程所示，在步骤110处，在第一晶圆的正面上形成嵌在第一层间电介质层中的第一金属互连层，其中第一金属互连层在第一晶圆的第一边缘区域上没有任何金属件。
本文中的“晶圆的边缘区域”指的是晶圆最外周的一个环形区域，其范围通常由在晶圆径向上的宽度(距晶圆最外沿的距离)来确定，例如下面图2所示出的。图2示出了根据本公开一个示例性实施例的第一晶圆201的平面示意图。图中的水平箭头R表示第一晶圆的径向。第一边缘区域为最里面的虚线到由实线表示的晶圆201外沿之间的区域，其在径向上的宽度为W1。图中的第二和第三边缘区域分别由外面两个虚线圆表示其边界，其分别为两次修剪的区域，将在后面详细讨论。
图1B示出了步骤110、即形成第一金属互连层的具体过程。
如图1B所示，首先，在步骤101处，在第一层间电介质层上形成光致抗蚀剂图案。
接着，在步骤102处，利用边缘涂布机在第一晶圆的第一边缘区域上涂布阻挡层，以覆盖第一边缘区域中的光致抗蚀剂图案。在一些实施方式中，所述阻挡层的材料可以是光致抗蚀剂。优选地，所述阻挡层的材料与所述光致抗蚀剂图案的材料相同，从而方便后续一起被去除。在一些实施方式中，所述阻挡层的材料也可与所述光致抗蚀剂图案不同。
接着，在步骤103处，以光致抗蚀剂图案和所涂布的阻挡层为掩模，对第一层间电介质层进行刻蚀处理，从而形成凹槽，其中所述阻挡层阻挡第一边缘区域以免在第一边缘区域中形成凹槽。
接着，在步骤104处，去除光致抗蚀剂图案和阻挡层，并且在凹槽中形成金属件，从而形成第一金属互连层。
在一些实施方式中，第一金属互连层可以为铜金属层，采用本领域公知的技术来形成。例如，第一金属互连层可以是通过本领域公知的单大马士革工艺形成的，此时，第一金属互连层的金属件为金属连线或者金属通孔。可替代地，第一金属互连层可以通过本领域公知的各种双大马士革工艺来形成，从而同时形成金属连线和通孔，因此第一金属互连层的金属件包括金属连线和金属通孔。虽然图1B中只提到了一次光刻和刻蚀处理，但是本领域技术人员均能理解，在采用某些双大马士革工艺的情况下，前述步骤101-103中的光刻和刻蚀处理可能会进行两次，因此，为了防止在第一边缘区域中刻蚀形成任何凹槽，在每次刻蚀之前都要利用边缘涂布机在第一边缘区域处涂布阻挡层。
通常，实践中，在第一晶圆上会形成多个金属互连层。在一些实施方式中，第一金属互连层可以为第一晶圆的正面上的最顶层金属互连层。对于第一金属互连层下方的各金属互连层的形成过程不受限制。
在另一些实施方式中，在第一晶圆的正面上，在第一金属互连层之上和/或之下，还会形成一个或更多个分别嵌在各自的层间电介质层中的金属互连层，其中所述一个或更多个金属互连层在第一晶圆的第一边缘区域上都没有任何金属件。与形成第一金属互连层类似，在形成所有金属互连层的过程中，都利用边缘涂布机在位于第一边缘区域上的光致抗蚀剂图案上涂布阻挡层，以覆盖第一边缘区域中的光致抗蚀剂图案，以阻挡各自的层间电介质层在第一边缘区域中形成任何凹槽。例如，采用边缘涂布机在第一边缘区域上涂布阻挡层，以使得第一晶圆上的所有金属层在第一边缘区域中都不形成任何金属件。
然后，回到图1A，在步骤120处，从第一晶圆的正面，对第一晶圆的第二边缘区域进行晶圆边缘修剪处理，从而至少去除第一层间电介质层在第二边缘区域中的部分，其中第二边缘区域的在晶圆径向上的宽度小于或等于第一边缘区域的在晶圆径向上的宽度。如图2所示，第二边缘区域的边界为最外侧的虚线圆，其宽度为W2，小于第一边缘区域的宽度W1。但是，图2只是一个示例，W2也可以等于W1，此时第二边缘区域与第一边缘区域相同。本领域技术人员均能理解，可以根据需要来对位于晶圆的第二边缘区域上的部分或全部层进行晶圆边缘修剪处理，甚至可以将晶圆(例如硅晶圆)在第二边缘区域中的那部分修剪掉部分厚度或全部。
如上所述，根据本发明的方法，通过晶圆边缘修剪处理消除了边缘处的表面不平坦问题，并且利用边缘涂布机避免了在边缘处形成金属件，从而避免了修剪晶圆边缘时造成金属污染。
另外，如图1A中虚线表示的可选步骤130和140所示，在制造的半导体装置为键合装置，例如为背照式图像传感器的情况下，该方法还可以包括：提供第二晶圆，并在步骤130处将修剪后的第一晶圆的正面与第二晶圆的正面键合在一起。然后，可选地，为了进一步避免边缘处产生缺陷，在步骤140处，从第一晶圆的背面，对第一晶圆的第三边缘区域进行另一晶圆边缘修剪处理，其中第三边缘区域的在晶圆径向上的宽度大于第二边缘区域的在晶圆径向上的宽度，并且小于或等于第一边缘区域的在晶圆径向上的宽度。如图2所示，第三边缘区域的边界为中间的虚线圆，其宽度为W3，小于第一边缘区域的宽度W1且大于第二边缘区域的宽度W2。但是，图2只是一个示例，W3也可以等于W1，此时第三边缘区域与第一边缘区域相同。如此，第三边缘区域不会超出第一边缘区域，从而保证了第二次修剪时也不会修剪到金属件，不会造成金属污染。
在制造的半导体装置为背照式图像传感器的情况下，在一些实施方式中，第一晶圆为形成图像传感器所需的所有器件(如像素单元等)的晶圆，而第二晶圆为承载晶圆，其仅起到承载的作用。
而在另一些实施方式中，该背照式图像传感器可以为堆叠式图像传感器，即，将图像传感器的部分器件转移到承载晶圆上制作，其中键合的两个晶圆通常可称为像素晶圆和逻辑晶圆，因此，第一晶圆为像素晶圆和逻辑晶圆中的一个，并且第二晶圆为像素晶圆和逻辑晶圆中的另一个。
在一些实施方式中，在采用介质与介质键合方法时，在键合之前还要在两个晶圆的顶部都形成介质层，以便于键合。
无论是制造哪种背照式图像传感器，通常在键合后还要对形成有像素单元的那个晶圆(第一晶圆或第二晶圆)的背面进行减薄处理，而该减薄处理可以在进行上述另一晶圆边缘修剪处理之前和/或之后进行。优选地，在进行上述另一晶圆边缘修剪处理之前进行至少一部分减薄处理，以方便进行修剪处理。
另外，在一些实施方式中，在第二晶圆的正面上也会形成金属层，因此在键合之前对第二晶圆也可以进行相应的晶圆边缘修剪处理。此时，与第一晶圆类似，为了避免修剪造成金属污染，可以采用边缘涂布机来避免在第二晶圆的边缘处形成金属件。具体而言，可以在第二晶圆的正面上形成嵌在第二层间电介质层中的第二金属互连层，其中第二金属互连层在第二晶圆的第四边缘区域上没有任何金属件，其中在形成第二金属互连层的过程中，利用边缘涂布机在位于第四边缘区域上的光致抗蚀剂图案上涂布第二阻挡层，以阻挡第二层间电介质层在第四边缘区域中形成任何凹槽。然后，从第二晶圆的正面，对第二晶圆的第五边缘区域进行晶圆边缘修剪处理，其中第五边缘区域的在晶圆径向上的宽度小于或等于第四边缘区域的在晶圆径向上的宽度。
请注意，在本文中，“第一”、“第二”、“第三”、“第四”、“第五”等编号只是为了对具有相同名称的各个不同部件或区域进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件和区域，例如“第一晶圆”和“第二晶圆”、“第一金属互连层”和“第二金属互连层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管附图中未示出，但是在绝大部分情况下，“第一晶圆”和“第二晶圆”中形成的部件都不一样，晶圆的结构也可能不一样。
为了更完整全面地理解本发明，下面将以图3A-3H为例来详细描述根据本公开一个示例性实施例的制造方法的一个具体示例。请注意，这个示例并不意图构成对本发明的限制。例如，本发明并不仅限于图3A-3H所示出的半导体装置的具体结构，而是对所有有相同需求或设计考量的半导体装置都适用。上面结合图1A-1B和图2所描述的内容也可以适用于对应的特征。
图3A-3H以背照式图像传感器为例详细示出了该制造方法的一个示例的各个步骤处的装置截面示意图。
在图3A处，通过化学气相沉积(CVD)等已知方式在第一晶圆201的正面上形成第一层间电介质层202，然后通过常规的光刻处理在第一层间电介质层202上形成光致抗蚀剂图案203。
在一些实施方式中，第一晶圆201可以为半导体晶圆，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，第一晶圆201也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合晶圆。本领域技术人员均理解第一晶圆201不受到任何限制，而是可以根据实际应用进行选择。第一晶圆201中可以形成有各种半导体装置构件，例如，阱、源区、漏区、光电二极管等等。虽然图中未示出，但是在形成第一层间电介质层202之前，第一晶圆201上可能已经形成有其它层或构件，例如栅极、接触件、其它金属互连层等等。
请注意，为了简单方便起见，图3A-3H中没有示出整个晶圆的截面，而是只示出了晶圆边缘附近一部分的截面，其中图右边的梯形形状代表着晶圆最边缘处通常会形成的倒角，但是这并不意味着将本发明的晶圆限制为梯形的倒角，而是可以包含各种各样的已知的边缘形态。
接着，在图3B处，利用边缘涂布机在第一晶圆201的第一边缘区域上涂布阻挡层204，以覆盖第一边缘区域中的光致抗蚀剂图案203。所述阻挡层204为光致抗蚀剂材料，优选地，可以与光致抗蚀剂图案203的材料相同。优选地，边缘涂布机所涂布的边缘区域可以距离晶圆边沿约3.7±0.5mm。
接着，在图3C处，以光致抗蚀剂图案203和所涂布的阻挡层204为掩模，对第一层间电介质层202进行刻蚀处理。因此最终形成凹槽205。在凹槽形成后，去除了光致抗蚀剂图案203和阻挡层204。由于阻挡层204阻挡了第一边缘区域的刻蚀，因此在第一边缘区域中无法形成凹槽205。请注意，图3C中示出的是通过双大马士革工艺形成的凹槽205，而在一些情况下，该凹槽205是通过两步光刻和刻蚀处理形成的，此时附图省略了另一步光刻和刻蚀处理，但是本领域技术人员均能理解，根据需要可以在两步光刻和刻蚀处理中都用边缘涂布机在第一边缘区域中形成阻挡层，来阻止在第一边缘区域中形成任何凹槽。
接着，在图3D处，在凹槽205中形成金属件206，从而形成第一金属互连层。而且，可以在第一金属互连层上形成氮化硅层207，以防止金属扩散。在一些实施方式中，第一金属互连层可以为铜层，可以采用已知的任何铜线工艺来形成。例如，可以在凹槽中依次沉积衬垫层和铜种子层，然后利用电镀铜来填满凹槽，最后进行化学机械抛光(CMP)处理去除多余的铜。
然后，在图3E处，以与前述的第一金属互连层相同的方式，在第一金属互连层上形成另外两个金属互连层。虽然图中仅示出了三个金属互连层，但是显然本发明不限于此，而是可以采用任意多个金属互连层。
然后，在图3F处，从第一晶圆201的正面，对第一晶圆201的第二边缘区域(由最右边的虚线表示其边界)进行晶圆边缘修剪处理，从而去除了晶圆的第二边缘区域上方的所有层。第二边缘区域的在晶圆径向上的宽度W2小于第一边缘区域的在晶圆径向上的宽度W1，如前面图2所示。在一些实施方式中，根据需要，晶圆边缘修剪处理还可以去除晶圆201的在第二边缘区域中的一部分。晶圆边缘修剪处理不受任何限制，而是可以根据需要进行选择或设计。优选地，第二边缘区域的宽度W2为大约1mm到2mm，更优选地为1.5mm左右。
因此，结合图3E和3F所示，根据本发明的方法，利用边缘涂布机避免了在晶圆边缘处形成金属件，从而避免了修剪晶圆边缘时造成金属污染。另外，由于在晶圆边缘处没有形成用于金属件的凹槽和相应的填充金属，因此在金属层的形成工艺结束后，晶圆边缘处的表面不平坦度也有改善。
接着，在图3G处，将修剪后的第一晶圆201的正面与第二晶圆208的正面键合在一起。如图所示，第一晶圆201被倒扣在第二晶圆208上方。但是，本发明并不限定在键合时以及键合后哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在一些实施方式中，通过介质与介质键合的方式将第一晶圆201与第二晶圆208键合在一起，此时，层209为第二晶圆208最外侧的键合用介质层。虽然图中未示出，但是第一晶圆201的最外侧也应该形成有键合用介质层。另外，虽然图中未示出，但是第二晶圆208可以为堆叠式背照式图像传感器中的逻辑晶圆，其中形成有各种半导体装置，并且其上形成有多个金属连线层。也可以用与前述的第一金属互连层相同的方式，在第二晶圆208上形成多个金属互连层。之后，类似地，在键合之前，对第二晶圆208的边缘区域也进行晶圆边缘修剪处理。
由于在键合前进行了晶圆边缘修剪处理，因此减少甚至避免了键合后晶圆边缘的剥离等问题。
然后，在图3H处，从第一晶圆201的背面，对第一晶圆201的第三边缘区域(由图中最右边虚线示出其边界)进行另一晶圆边缘修剪处理，其中第三边缘区域的在晶圆径向上的宽度W3大于第二边缘区域的在晶圆径向上的宽度W2，并且小于第一边缘区域的在晶圆径向上的宽度W1，如前面图2所示。优选地，第三边缘区域的宽度W3为大约2mm到3mm，更优选地为2.5mm左右。虽然图中未示出，但是在进行上述另一晶圆边缘修剪处理之前，优选地，可以对第一晶圆201的背面进行减薄处理。在一些情况下，此次晶圆边缘修剪处理也可以修剪到第二晶圆208上的层，甚至第二晶圆208的一部分或全部。
本领域技术人员将理解，除了如图3A-3H示出的工艺和结构之外，本公开还包括形成半导体装置必需的其它任何工艺和结构。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
上述描述可以指示被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
另外，本公开的实施方式还可以包括以下示例：
1、一种用于制造半导体装置的方法，其特征在于，包括：
在第一晶圆的正面上形成嵌在第一层间电介质层中的第一金属互连层，其中第一金属互连层在第一晶圆的第一边缘区域上没有任何金属件；以及
从第一晶圆的正面，对第一晶圆的第二边缘区域进行晶圆边缘修剪处理，从而至少去除第一层间电介质层在第二边缘区域中的部分，其中第二边缘区域的在晶圆径向上的宽度小于或等于第一边缘区域的在晶圆径向上的宽度；
其中，形成第一金属互连层的过程包括：
在第一层间电介质层上形成光致抗蚀剂图案；
利用边缘涂布机在第一晶圆的第一边缘区域上涂布阻挡层，以覆盖第一边缘区域中的光致抗蚀剂图案；
以光致抗蚀剂图案和所涂布的阻挡层为掩模，对第一层间电介质层进行刻蚀处理，从而形成凹槽，其中所述阻挡层阻挡第一边缘区域以免在第一边缘区域中形成凹槽；以及
去除光致抗蚀剂图案和阻挡层，并且在凹槽中形成金属件，从而形成第一金属互连层。
2、根据1所述的方法，其特征在于，还包括：
提供第二晶圆；以及
在对第一晶圆的第二边缘区域进行晶圆边缘修剪处理之后，将第一晶圆的正面与第二晶圆的正面键合在一起。
3、根据2所述的方法，其特征在于，还包括：
在键合之后，从第一晶圆的背面，对第一晶圆的第三边缘区域进行另一晶圆边缘修剪处理，其中第三边缘区域的在晶圆径向上的宽度大于第二边缘区域的在晶圆径向上的宽度，并且小于或等于第一边缘区域的在晶圆径向上的宽度。
4、根据3所述的方法，其特征在于，在键合步骤之后，还包括：从第一晶圆的背面，对第一晶圆进行减薄处理，
其中所述减薄处理在进行所述另一晶圆边缘修剪处理之前和/或之后进行。
5、根据2所述的方法，其特征在于，在键合步骤之前还包括：
在第二晶圆的正面上形成嵌在第二层间电介质层中的第二金属互连层，其中第二金属互连层在第二晶圆的第四边缘区域上没有任何金属件，其中在形成第二金属互连层的过程中，利用边缘涂布机在位于第四边缘区域上的光致抗蚀剂图案上涂布第二阻挡层，以阻挡第二层间电介质层在第四边缘区域中形成任何凹槽；
从第二晶圆的正面，对第二晶圆的第五边缘区域进行晶圆边缘修剪处理，其中第五边缘区域的在晶圆径向上的宽度小于或等于第四边缘区域的在晶圆径向上的宽度。
6、根据2所述的方法，其特征在于，在进行晶圆边缘修剪处理之前还包括在第一晶圆的顶部形成键合用介质层。
7、根据2所述的方法，其特征在于，所述半导体装置为背照式图像传感器，并且第二晶圆为承载晶圆。
8、根据2所述的方法，其特征在于，所述半导体装置为堆叠式图像传感器，第一晶圆为像素晶圆和逻辑晶圆中的一个，并且第二晶圆为像素晶圆和逻辑晶圆中的另一个。
9、根据1所述的方法，其特征在于，所述第一金属互连层为第一晶圆的正面上的最顶层金属互连层。
10、根据1所述的方法，其特征在于，在进行晶圆边缘修剪处理之前，还包括：
在第一晶圆的正面上，在所述第一金属互连层之上和/或之下，形成一个或更多个分别嵌在各自的层间电介质层中的金属互连层，其中所述一个或更多个金属互连层在第一晶圆的第一边缘区域上都没有任何金属件，
其中，在形成所述一个或更多个金属互连层的过程中，都利用边缘涂布机在位于第一边缘区域上的光致抗蚀剂图案上涂布阻挡层，以覆盖第一边缘区域中的光致抗蚀剂图案，以阻挡各自的层间电介质层在第一边缘区域中形成任何凹槽。
11、根据1所述的方法，其特征在于，所述第一金属互连层是通过单大马士革工艺形成的，并且所述第一金属互连层的金属件为金属连线或者金属通孔。
12、根据1所述的方法，其特征在于，所述第一金属互连层是通过双大马士革工艺形成的，并且所述第一金属互连层的金属件包括金属连线和金属通孔。
13、根据1所述的方法，其特征在于，所述阻挡层的材料与所述光致抗蚀剂图案的材料相同。
14、根据1所述的方法，其特征在于，所述阻挡层由与所述光致抗蚀剂图案不同的光致抗蚀剂材料构成。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (10)
1.一种用于制造半导体装置的方法，其特征在于，包括：
在第一晶圆的正面上形成嵌在第一层间电介质层中的第一金属互连层，其中第一金属互连层在第一晶圆的第一边缘区域上没有任何金属件；以及
从第一晶圆的正面，对第一晶圆的第二边缘区域进行晶圆边缘修剪处理，从而至少去除第一层间电介质层在第二边缘区域中的部分，其中第二边缘区域的在晶圆径向上的宽度小于或等于第一边缘区域的在晶圆径向上的宽度；
其中，形成第一金属互连层的过程包括：
在第一层间电介质层上形成光致抗蚀剂图案；
利用边缘涂布机在第一晶圆的第一边缘区域上涂布阻挡层，以覆盖第一边缘区域中的光致抗蚀剂图案；
以光致抗蚀剂图案和所涂布的阻挡层为掩模，对第一层间电介质层进行刻蚀处理，从而形成凹槽，其中所述阻挡层阻挡第一边缘区域以免在第一边缘区域中形成凹槽；以及
去除光致抗蚀剂图案和阻挡层，并且在凹槽中形成金属件，从而形成第一金属互连层。
2.根据权利要求1所述的方法，其特征在于，还包括：
提供第二晶圆；以及
在对第一晶圆的第二边缘区域进行晶圆边缘修剪处理之后，将第一晶圆的正面与第二晶圆的正面键合在一起。
3.根据权利要求2所述的方法，其特征在于，还包括：
在键合之后，从第一晶圆的背面，对第一晶圆的第三边缘区域进行另一晶圆边缘修剪处理，其中第三边缘区域的在晶圆径向上的宽度大于第二边缘区域的在晶圆径向上的宽度，并且小于或等于第一边缘区域的在晶圆径向上的宽度。
4.根据权利要求3所述的方法，其特征在于，在键合步骤之后，还包括：从第一晶圆的背面，对第一晶圆进行减薄处理，
其中所述减薄处理在进行所述另一晶圆边缘修剪处理之前和/或之后进行。
5.根据权利要求2所述的方法，其特征在于，在键合步骤之前还包括：
在第二晶圆的正面上形成嵌在第二层间电介质层中的第二金属互连层，其中第二金属互连层在第二晶圆的第四边缘区域上没有任何金属件，其中在形成第二金属互连层的过程中，利用边缘涂布机在位于第四边缘区域上的光致抗蚀剂图案上涂布第二阻挡层，以阻挡第二层间电介质层在第四边缘区域中形成任何凹槽；
从第二晶圆的正面，对第二晶圆的第五边缘区域进行晶圆边缘修剪处理，其中第五边缘区域的在晶圆径向上的宽度小于或等于第四边缘区域的在晶圆径向上的宽度。
6.根据权利要求2所述的方法，其特征在于，在进行晶圆边缘修剪处理之前还包括在第一晶圆的顶部形成键合用介质层。
7.根据权利要求2所述的方法，其特征在于，所述半导体装置为背照式图像传感器，并且第二晶圆为承载晶圆。
8.根据权利要求2所述的方法，其特征在于，所述半导体装置为堆叠式图像传感器，第一晶圆为像素晶圆和逻辑晶圆中的一个，并且第二晶圆为像素晶圆和逻辑晶圆中的另一个。
9.根据权利要求1所述的方法，其特征在于，所述第一金属互连层为第一晶圆的正面上的最顶层金属互连层。
10.根据权利要求1所述的方法，其特征在于，在进行晶圆边缘修剪处理之前，还包括：
在第一晶圆的正面上，在所述第一金属互连层之上和/或之下，形成一个或更多个分别嵌在各自的层间电介质层中的金属互连层，其中所述一个或更多个金属互连层在第一晶圆的第一边缘区域上都没有任何金属件，
其中，在形成所述一个或更多个金属互连层的过程中，都利用边缘涂布机在位于第一边缘区域上的光致抗蚀剂图案上涂布阻挡层，以覆盖第一边缘区域中的光致抗蚀剂图案，以阻挡各自的层间电介质层在第一边缘区域中形成任何凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810034789.0A CN108257994A (zh) | 2018-01-15 | 2018-01-15 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810034789.0A CN108257994A (zh) | 2018-01-15 | 2018-01-15 | 半导体装置的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108257994A true CN108257994A (zh) | 2018-07-06 |
Family
ID=62726816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810034789.0A Pending CN108257994A (zh) | 2018-01-15 | 2018-01-15 | 半导体装置的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108257994A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037036A (zh) * | 2018-08-02 | 2018-12-18 | 德淮半导体有限公司 | 晶圆边缘修剪方法 |
| CN109830445A (zh) * | 2019-01-02 | 2019-05-31 | 长江存储科技有限责任公司 | 一种芯片制备方法以及芯片结构 |
| WO2021082337A1 (zh) * | 2019-10-30 | 2021-05-06 | 武汉新芯集成电路制造有限公司 | 改善尖端放电缺陷的方法及半导体器件的制造方法 |
| CN115579374A (zh) * | 2022-12-12 | 2023-01-06 | 合肥新晶集成电路有限公司 | 背罩式图像传感器的制备方法及背罩式图像传感器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127311A (zh) * | 2006-08-16 | 2008-02-20 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| US20100197071A1 (en) * | 2009-01-30 | 2010-08-05 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
| CN101853864A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 晶片键合方法 |
| US20160276310A1 (en) * | 2015-03-18 | 2016-09-22 | Globalfoundries Singapore Pte. Ltd. | Edge structure for backgrinding asymmetrical bonded wafer |
-
2018
- 2018-01-15 CN CN201810034789.0A patent/CN108257994A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127311A (zh) * | 2006-08-16 | 2008-02-20 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| US20100197071A1 (en) * | 2009-01-30 | 2010-08-05 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
| CN101853864A (zh) * | 2009-03-31 | 2010-10-06 | 台湾积体电路制造股份有限公司 | 晶片键合方法 |
| US20160276310A1 (en) * | 2015-03-18 | 2016-09-22 | Globalfoundries Singapore Pte. Ltd. | Edge structure for backgrinding asymmetrical bonded wafer |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037036A (zh) * | 2018-08-02 | 2018-12-18 | 德淮半导体有限公司 | 晶圆边缘修剪方法 |
| CN109830445A (zh) * | 2019-01-02 | 2019-05-31 | 长江存储科技有限责任公司 | 一种芯片制备方法以及芯片结构 |
| CN109830445B (zh) * | 2019-01-02 | 2021-04-13 | 长江存储科技有限责任公司 | 一种芯片制备方法以及芯片结构 |
| WO2021082337A1 (zh) * | 2019-10-30 | 2021-05-06 | 武汉新芯集成电路制造有限公司 | 改善尖端放电缺陷的方法及半导体器件的制造方法 |
| CN115579374A (zh) * | 2022-12-12 | 2023-01-06 | 合肥新晶集成电路有限公司 | 背罩式图像传感器的制备方法及背罩式图像传感器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108257994A (zh) | 半导体装置的制造方法 | |
| CN102867832B (zh) | 具有接合焊盘结构的背照式传感器及其制造方法 | |
| US8222121B2 (en) | Fiducial scheme adapted for stacked integrated circuits | |
| TWI302643B (en) | Overlay and alignment marks for reusing photomasks in a monolithic vertical structure and methods thereof | |
| JP4046069B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| JP5250911B2 (ja) | 高集積密度画像センサの製造プロセス | |
| CN102593137B (zh) | 用于背面照明图像传感器的密封环支撑件 | |
| CN102790058B (zh) | 带有接合焊盘的半导体器件及其制造方法 | |
| US20150069580A1 (en) | Alignment Mark and Method of Formation | |
| TW201225220A (en) | Method for manufacturing microelectronic device and integrated circuit to prevent metal pad damage in wafer level package | |
| CN107994043A (zh) | 晶圆、堆叠式半导体装置及其制造方法 | |
| US9184207B2 (en) | Pad structures formed in double openings in dielectric layers | |
| CN108281412A (zh) | 堆叠式图像传感器、像素管芯及其制造方法 | |
| JP4816601B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| CN107611122B (zh) | 半导体装置及其制造方法 | |
| US11646221B2 (en) | Self-aligned pattern formation for a semiconductor device | |
| TWI300969B (zh) | ||
| US7297609B2 (en) | Method for fabricating semiconductor device | |
| JP2007518253A (ja) | 薄膜化シリコンからなる電子チップの製造方法 | |
| JP6178561B2 (ja) | 固体撮像装置の製造方法 | |
| CN109273478A (zh) | 图像传感器及制造图像传感器的方法 | |
| CN104051487A (zh) | 成像传感器结构和方法 | |
| JP2737979B2 (ja) | 半導体装置 | |
| CN109904182A (zh) | 形成图像传感器的方法 | |
| CN108091608B (zh) | 浅沟槽隔离的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180706 |