CN108231573A - 蚀刻组合物及通过使用其制造半导体器件的方法 - Google Patents

蚀刻组合物及通过使用其制造半导体器件的方法 Download PDF

Info

Publication number
CN108231573A
CN108231573A CN201711223730.8A CN201711223730A CN108231573A CN 108231573 A CN108231573 A CN 108231573A CN 201711223730 A CN201711223730 A CN 201711223730A CN 108231573 A CN108231573 A CN 108231573A
Authority
CN
China
Prior art keywords
silane
etch combination
silicon
methyl
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711223730.8A
Other languages
English (en)
Other versions
CN108231573B (zh
Inventor
金秀珍
李孝善
裵珍惠
林廷训
崔容在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Soulbrain Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Soulbrain Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108231573A publication Critical patent/CN108231573A/zh
Application granted granted Critical
Publication of CN108231573B publication Critical patent/CN108231573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Weting (AREA)

Abstract

本发明涉及蚀刻组合物及通过使用其制造半导体器件的方法。蚀刻组合物可包括过乙酸混合物、氟化合物、有机溶剂(例如乙酸酯系有机溶剂)和水。蚀刻组合物可用于选择性地蚀刻硅‑锗(SiGe)。

Description

蚀刻组合物及通过使用其制造半导体器件的方法
相关申请的交叉引用
本申请要求于2016年12月14日在韩国知识产权局提交的韩国专利申请No.10-2016-0170440的优先权及由其产生的所有权益，其全文内容通过引用在此合并。
技术领域
本公开内容涉及蚀刻组合物和/或通过使用该蚀刻组合物制造半导体器件的方法，更具体地，涉及被提供以从包括硅膜和硅-锗膜的堆叠结构(结构体)选择性地去除硅-锗的蚀刻组合物、以及通过使用该蚀刻组合物制造半导体器件的方法。
背景技术
近来的信息媒体分布的巨大增长导致半导体器件功能性的显著进步。为了确保更高的竞争力，正在开发新的半导体产品以通过更高的集成度满足更低成本和更高质量的需求。半导体按比例缩小持续实现更高的集成度。
对于半导体器件密度增强，已经提出了栅极全包围(栅极围绕)结构作为缩放技术之一，根据该技术，纳米线形状的硅体形成在衬底上，然后栅极被形成为围绕硅体。
同时，在制造半导体器件的方法的湿法工艺中，氢氟酸或者氢氟酸和氟化铵的混合溶液可用于清洁和蚀刻氧化硅膜、硅-锗薄膜、砷化镓薄膜等。
此外，由于下一代半导体器件制造工艺使半导体器件持续地小型化，所以有兴趣开发对于薄膜材料具有高的蚀刻选择性的用于湿法工艺的蚀刻组合物。在半导体器件制造工艺中已经使用了如在韩国公开专利No.1991-0006458中描述的用于优化氢氟酸和氟化铵的化学组成以有效蚀刻半导体硅膜的一种蚀刻组合物。
然而，现有的蚀刻组合物具有在多晶硅膜与SiGe膜之间的蚀刻选择性的缺点(其中，通过将SiGe的蚀刻速率除以多晶硅膜的蚀刻速率而获得蚀刻选择性)。
发明内容
本发明构思涉及可用于从包括硅膜和硅-锗膜的堆叠结构中以高的蚀刻选择性去除硅-锗膜的蚀刻组合物。
本发明构思涉及通过使用蚀刻组合物从包括硅膜和硅-锗膜的堆叠结构中以高的蚀刻选择性去除硅-锗膜来制造半导体器件的方法。
特征和效果不限于以上阐述的那些，并且除以上阐述的那些之外的另外的特征和效果将由本领域技术人员从下面的描述中清楚地理解。
根据本发明构思的一些示例实施方式，蚀刻组合物可包括过乙酸混合物、氟化合物、乙酸酯系有机溶剂和水。蚀刻组合物可用于选择性地去除硅-锗(SiGe)。
根据本发明构思的一些示例实施方式，基于蚀刻组合物的总重量，蚀刻组合物可包括15重量％至75重量％的过乙酸混合物、0.01重量％至5重量％的氟化合物、15重量％至65重量％的有机溶剂和水。过乙酸混合物、氟化合物和有机溶剂的相应量的总和可小于蚀刻组合物的总重量。
根据本发明构思的一些示例实施方式，制造半导体器件的方法可包括：形成包括交替堆叠的硅图案和硅-锗图案的鳍型结构；在鳍型结构上形成虚设(伪)栅电极，虚设栅电极与鳍型结构交叉；在虚设栅电极的侧壁上形成第一间隔物；形成层间绝缘膜，其围绕第一间隔物的侧壁并暴露虚设栅电极的上表面；通过去除虚设栅电极在层间绝缘膜内形成暴露鳍型结构的沟槽；和使用蚀刻组合物形成线图案，线图案包括硅图案，形成线图案包括从由沟槽暴露的鳍型结构通过湿蚀刻去除硅锗图案，湿蚀刻包括使用蚀刻组合物。蚀刻组合物可包括过乙酸混合物、氟化合物、乙酸酯系有机溶剂和水。
根据本发明构思的一些示例实施方式，蚀刻组合物可包括过乙酸混合物、氟化合物和有机溶剂。
附图说明
通过参照附图详细描述本发明构思的示例实施方式，本发明构思的以上和其它目的、特征和效果对于本领域普通技术人员将变得更明晰。
图1至18是示出制造的中间阶段的视图，其被提供以说明通过使用根据本公开内容的一些示例实施方式的蚀刻组合物来制造半导体器件的方法。
具体实施方式
在下文中将参照示出制造的中间阶段的附图描述一些示例实施方式。如在本文中使用的，术语“烷基(烃基)”表示脂族烃基团。烷基部分可为“饱和的烷基”基团，表示不包括烯烃或炔烃部分。烷基部分可为“不饱和的烷基”部分，表示包括至少一个烯烃或炔烃部分。“烯烃”部分表示其中至少两个碳原子形成有至少一个碳-碳双键的基团，和“炔烃”部分表示其中至少两个碳原子形成有至少一个碳-碳三键的基团。
烷基可为取代或未取代的。当取代时，取代基可包括分别地且独立地选自以下的一个或多个基团：环烷基、芳基、杂芳基、杂脂环族、羟基、烷氧基、芳氧基、巯基、烷硫基、芳硫基、氰基、卤素、羰基、硫羰基、O-氨基甲酰基、N-氨基甲酰基、O-硫代氨基甲酰基、N-硫代氨基甲酰基、C-酰氨基、N-酰氨基、S-磺酰氨基、N-磺酰氨基、C-羧基、O-羧基、异氰酸基、氰硫基、异硫氰酸基、硝基、甲硅烷基、三卤代甲磺酰基、氨基(包括单取代和二取代的氨基)、及其经保护的衍生物。典型的烷基可包括甲基、乙基、丙基、异丙基、丁基、异丁基、叔丁基、戊基、己基、乙烯基、丙烯基、丁烯基等，但不限于此。
例如，下面将描述的蚀刻组合物可被实施为蚀刻硅-锗的蚀刻溶液。
对于另一示例，下面将描述的蚀刻组合物可为从包括硅膜和硅-锗膜的堆叠结构选择性地去除硅-锗膜的蚀刻溶液。
根据一些示例实施方式的蚀刻组合物可包括过乙酸(CH3COOOH)混合物、氟化合物、有机溶剂和水。过乙酸混合物的量可大于氟化合物的量。
蚀刻组合物包括过乙酸混合物。过乙酸混合物中包括的过乙酸可用作氧化剂。
过乙酸可破坏硅-锗(SiGe)薄膜表面处的Si-Ge键，将硅-锗氧化成SiO2和GeO2。
过乙酸可通过混合乙酸(CH3COOH)和过氧化氢(H2O2)来制备。过乙酸可通过以33:10(其中乙酸为33和过氧化氢为10)至33:33的体积比混合乙酸和过氧化氢来制备。在一些示例实施方式中，过乙酸可通过以33:20至33:30的体积比混合乙酸和过氧化氢来制备。
在示例中，对于过乙酸的制备中使用的乙酸，可使用100％浓度(溶质与溶液的质量百分比)的乙酸水溶液，和对于过乙酸的制备中使用的过氧化氢，可使用31％浓度的过氧化氢水溶液。
同时，当在过乙酸的制备中使用与上述那些不同的百分比浓度的乙酸和过氧化氢时，乙酸与过氧化氢的体积比可根据乙酸的百分比浓度和/或过氧化氢的百分比浓度而改变。
当混合乙酸和过氧化氢时，可根据化学平衡产生过乙酸、乙酸和过氧化氢的混合物。即，过乙酸混合物可包括过乙酸、乙酸和过氧化氢。
在过乙酸混合物中，过乙酸的含量相对于过乙酸混合物的总重量可为40重量％至60重量％。过乙酸混合物可包括乙酸、过氧化氢和水(在下文中称为“第一状态的水”)以及过乙酸。过乙酸混合物中包含的水可包括在过乙酸混合物的制备中使用的过氧化氢溶液中包含的水和/或通过将氧加成到乙酸而从过氧化氢还原的水。
当乙酸和过氧化氢如上所述地以一定比例混合时，过乙酸自然地产生。然而，到在过乙酸混合物中产生过乙酸至所需(和/或最大)浓度时可发生相当长的时间。
根据情况，在根据一些示例实施方式的蚀刻组合物中，过乙酸混合物可另外包括熟化(老化，aging)催化剂以在短时间内增加和/或最大化过乙酸混合物中过乙酸的浓度。熟化催化剂可包括例如硫酸或甲磺酸的至少一种，但不限于此。
当熟化催化剂用于过乙酸的制备时，在过乙酸混合物的制备中乙酸和熟化催化剂可以33:0.1(其中乙酸为33和熟化催化剂为0.1)至33:10的体积比混合。在一些示例实施方式中，在过乙酸混合物的制备中乙酸和熟化催化剂可以33:1至33:2的体积比混合。
当硫酸用作熟化催化剂时，100％浓度的乙酸水溶液可用作过乙酸的制备中的乙酸，31％浓度的过氧化氢水溶液可用作过乙酸的制备中的过氧化氢，并且96％浓度的硫酸水溶液可用作过乙酸的制备中的硫酸。
同时，当在过乙酸的制备中使用与上述那些不同的百分比浓度的乙酸、过氧化氢和硫酸时，乙酸和熟化催化剂的体积比可根据乙酸的百分比浓度、过氧化氢的百分比浓度和/或熟化催化剂的百分比浓度而变化。
当熟化催化剂的含量在上述范围内时，包含所需(和/或最大)浓度的过乙酸的过乙酸混合物可在约24小时内制备。当熟化催化剂的含量低时，制备包含所需(和/或最大)浓度的过乙酸的过乙酸混合物的时间可增加。当熟化催化剂的含量高时，可发生发热问题，其中包含过乙酸混合物的蚀刻组合物的温度升高。
当使用熟化催化剂时，过乙酸混合物可包括过乙酸、乙酸、过氧化氢和熟化催化剂。
蚀刻组合物可包括相对于蚀刻组合物的总重量的15重量％至75重量％的过乙酸混合物。
当过乙酸混合物的含量小于15重量％时，硅-锗膜的氧化可不充分地发生。结果，硅-锗膜的蚀刻速率可降低。
当过乙酸混合物的含量超过75重量％时，蚀刻组合物中包含的其它材料的含量可降低，因此硅-锗膜的蚀刻速率可降低。例如，诸如氟化合物的蚀刻材料的含量可减少，使得硅-锗膜的蚀刻速率可降低。
蚀刻组合物包括氟化合物。氟化合物可蚀刻由过乙酸氧化的SiO2和GeO2。
由过乙酸氧化的SiO2和GeO2可由氟化合物改变为水溶性副产物形式，诸如H2SiF6或(NH4)2SiF6、H2GeO6或(NH4)2NiF6。当副产物溶解在水中时，硅-锗膜可被蚀刻。
氟化合物可为将离子诸如F-、HF2 -等释放到蚀刻组合物中的化合物。在从氟化合物释放的蚀刻组合物的离子当中，HF2 -可主要蚀刻SiO2和GeO2。
氟化合物可包括例如选自如下(或选自由如下组成的组)的至少一种：HF、NaF、KF、AlF3、LiF、CaF2、NaHF2、NH4F、NH4HF2、(CH3)4NF、KHF2、HBF4、NH4BF4、KBF4和H2SiF6。
包含氟化合物与过乙酸的蚀刻组合物可具有对于硅-锗膜的高的蚀刻速率。
蚀刻组合物可包含相对于蚀刻组合物总重量的0.01重量％至5重量％的氟化合物。
当氟化合物的含量小于0.01重量％时，由过乙酸氧化的SiO2和GeO2可未充分地去除。结果，硅-锗膜的蚀刻速率可降低。
当氟化合物的含量超过5重量％时，硅-锗膜的蚀刻速率可增加，但氧化硅膜的蚀刻速率也可增加。如果氧化硅膜和硅-锗膜被过度蚀刻，则硅膜可被暴露。
蚀刻组合物包括有机溶剂。有机溶剂可用于增加蚀刻组合物的蚀刻选择性。
包含有机溶剂的蚀刻组合物可使如下容易：调节过乙酸对于待氧化的材料的氧化能力、以及氟离子对于氧化物的蚀刻速率。结果，硅-锗膜相对于氧化硅膜(SiO2)和硅膜的蚀刻选择性可提高。
有机溶剂可包括例如选自以下(或选自由以下组成的组)的至少一种：甲醇、乙醇、异丙醇、乙酸酯、丙酸、乳酸、乙酸甲酯、乙酸乙酯、乙酸异丙酯、乙酸正丙酯、乙酸丁酯、乙酸正丁酯、乙酸异丁酯、乙酸乙烯酯、乙酸戊酯、乙酸辛酯和乙酸2-乙氧基乙酯。
蚀刻组合物可包括相对于蚀刻组合物总重量的15重量％至65重量％的有机溶剂。
当有机溶剂的含量小于15重量％时，硅-锗膜和硅膜的蚀刻选择性可降低。当有机溶剂的含量大于65重量％时，蚀刻组合物中过乙酸的含量可降低，因此硅-锗膜的蚀刻速率可降低。
蚀刻组合物可另外包括除了过乙酸混合物中包含的水(第一状态)之外的单独的水(在下文中，“第二状态的水”)。蚀刻组合物中包含的水(第二状态)可为被混合用于制备蚀刻组合物的氟化合物和/或有机溶剂中包括的溶剂。此外，蚀刻组合物可包括添加到蚀刻组合物中以制备100重量％的蚀刻组合物的水(例如去离子水(在下文中，“第三状态的水”))。
然而，第一至第三状态的水可不表示具有不同物理和/或化学性质的水。即，第一至第三状态的水仅用于描述蚀刻组合物中包含的水的起源。
蚀刻组合物可包括相对于蚀刻组合物总重量的0重量％至69重量％的水(第二和第三状态)。
根据本公开内容的蚀刻组合物可包括过乙酸混合物、氟化合物和有机溶剂，且其余为水(第二和第三状态)。
根据情况，根据本公开内容的一些示例实施方式的蚀刻组合物可另外包括硅化合物。硅化合物可用于提高硅-锗膜相对于氧化硅膜的蚀刻选择性。
硅化合物可包括选自以下或(选自由以下组成的组)的至少一种：烷氧基硅烷化合物、硅烷醇化合物、肟硅烷化合物、二硅氮烷化合物和二硅氧烷化合物。
例如，烷氧基硅烷化合物可选自以下(或选自由以下组成的组)：叔丁基甲氧基二甲基硅烷、3-氰基丙基二甲基甲氧基硅烷、乙氧基(三甲基)硅烷、甲氧基三甲基硅烷、己基(二甲氧基)硅烷、甲基二乙氧基硅烷、三乙氧基硅烷、3-氨基丙基三乙氧基硅烷、4-氨基丁基二甲基甲氧基硅烷、3-氨基丙基二甲基乙氧基硅烷和3-(2-氨基乙基氨基)丙基三甲氧基硅烷。
硅烷醇化合物可选自以下(或选自由以下组成的组)：三甲基硅烷醇、二甲基硅烷二醇、二苯基硅烷二醇、硅烷三醇、3-氨基丙基硅烷三醇、1-甲基硅烷三醇、2-甲基-2-丙基硅烷三醇、甲基硅烷三醇三乙酸酯、2-(氯乙基)硅烷三醇三乙酸酯和3-(羟基丙基)硅烷三醇。
肟硅烷化合物可选自以下(或选自由以下组成的组)：二(乙基酮肟)硅烷、单(乙基酮肟)硅烷、三(乙基酮肟)硅烷、四(乙基酮肟)硅烷、甲基三(甲基乙基酮肟)硅烷、甲基三(丙酮肟)硅烷、甲基三(甲基异丁基酮肟)硅烷、二甲基二(甲基乙基酮肟)硅烷、三甲基(甲基乙基酮肟)硅烷、四(甲基乙基酮肟)硅烷、四(甲基异丁基酮肟)硅烷、乙烯基三(甲基乙基酮肟)硅烷、甲基乙烯基二(甲基乙基酮肟)硅烷、甲基乙烯基二(环己酮肟)硅烷、乙烯基三(甲基异丁基酮肟)硅烷和苯基三(甲基乙基酮肟)硅烷。
二硅氮烷化合物和二硅氧烷化合物可选自以下(或选自由以下组成的组)：六甲基二硅氮烷、六甲基二硅氧烷、八甲基环四硅氧烷、十甲基环五硅氧烷和十二甲基环六硅氧烷。
然而，上述硅化合物仅是示例，并且示例实施方式不限于此。
当蚀刻组合物包含硅化合物时，蚀刻组合物可包括相对于蚀刻组合物总重量的0.01重量％至5重量％的硅化合物。
当硅化合物的含量小于0.01重量％时，硅-锗膜和氧化硅膜的蚀刻选择性可降低。当硅化合物的含量大于5重量％时，可发生硅-锗膜的蚀刻速率、硅膜的蚀刻速率和氧化硅膜的蚀刻速率降低的现象。
根据情况，根据本公开内容的一些示例实施方式的蚀刻组合物可另外包含除了用于过乙酸水溶液的制备而供给的乙酸和过氧化氢之外的单独的乙酸或过氧化氢。
根据情况，根据本公开内容的一些示例实施方式的蚀刻组合物可另外包括表面活性剂、金属离子封阻剂(阻断剂)、腐蚀抑制剂等。
由于包含过乙酸、氟化合物和有机溶剂的本公开内容的蚀刻组合物可具有高的硅-锗膜相对于硅膜的蚀刻选择性，因此它可从包括硅膜和硅-锗膜的堆叠结构蚀刻硅-锗膜，同时减少硅膜的蚀刻量。
当本公开内容的蚀刻组合物用于蚀刻硅-锗膜时，硅-锗膜相对于硅膜的蚀刻速率高，并且硅-锗膜相对于硅膜的蚀刻选择性也增加。
此外，由于硅-锗膜可被选择性地且快速地去除，所以可防止暴露于蚀刻组合物的氧化物膜的损害或由于氧化物膜的蚀刻所致的电特性的劣化。结果，半导体器件可具有增强的器件特性。
当湿蚀刻通过使用根据一些示例实施方式的蚀刻组合物进行时，湿蚀刻温度可为10℃至80℃和/或15℃至50℃，但不限于此。
蚀刻工艺的适当温度可通过考虑其它工艺因素等来确定。
以下将通过使用实验实施例描述根据一些示例实施方式的蚀刻组合物。然而，以下实验实施例仅为了便于说明而提供，并且本公开内容不限于此。
在下列实验实施例中，蚀刻组合物的组成以重量％表示，从而更清楚地表示相对量。因此，对本公开内容良好了解的本领域技术人员可能够通过适当地调节以下提出的重量％的量的比例(等级，scale)来重复地进行测试。
表1表示实验实施例中包含的蚀刻组合物的组成。实验实施例A至H表示根据一些示例实施方式的蚀刻组合物，和实验实施例I至K是比较例。蚀刻组合物的组成以相对于蚀刻组合物的总重量的各组分的重量％来表示。
表1
在表1中，过乙酸混合物通过将100％浓度的乙酸水溶液、31％浓度的过氧化氢水溶液和96％浓度的硫酸水溶液以33:26:1的体积比混合而制备。
在表1中，氟化合物A可为氢氟酸，和氟化合物B可为六氟硅酸。硅化合物A可为3-氨基丙基硅烷三醇(其为硅烷醇化合物的一种)，且硅化合物B可为3-氨基丙基三乙氧基硅烷(其为烷氧基硅烷化合物的一种)。硅化合物C可为甲基三(甲基乙基酮肟)硅烷(其为肟硅烷化合物的一种)，和硅化合物D可为六甲基二硅氮烷(其为二硅氮烷化合物的一种)。
在表1中，另外包含在蚀刻组合物中的乙酸可为100％浓度的乙酸水溶液，和去离子水(DIW)可为上述第一至第三状态的水当中的第二状态的水和/或第三状态的水。
使用实验实施例A至K中制备的蚀刻组合物，对硅-锗膜、多晶硅膜和氧化硅膜执行蚀刻评估。
其上形成有硅-锗膜、多晶硅膜和氧化硅膜的衬底被浸入实验实施例A至K的蚀刻组合物中。其上形成有硅-锗膜、多晶硅膜和氧化硅膜的衬底被浸入蚀刻组合物中120秒。
使用作为薄膜厚度测量装置的椭圆计(NANO VIEW，SEMG-1000)，测量硅-锗膜、多晶硅膜和氧化硅膜的厚度变化。即，测量在蚀刻之前和之后的硅-锗膜、多晶硅膜和氧化硅膜各自的膜厚度。使用测量的厚度变化和浸入时间，测定硅-锗膜、多晶硅膜和氧化硅膜的蚀刻速率。硅-锗膜、多晶硅膜和氧化硅膜各自的蚀刻速率的单位为硅-锗膜相对于硅膜的蚀刻选择性通过将硅-锗膜的蚀刻速率除以硅膜的蚀刻速率来确定。此外，硅-锗膜相对于氧化硅膜的蚀刻选择性通过将硅-锗膜的蚀刻速率除以氧化硅膜的蚀刻速率来确定。
对于硅-锗膜、多晶硅膜和氧化硅膜的蚀刻速率的评估，采用蚀刻组合物的湿蚀刻的评估温度可以℃为单位。
表2表示硅-锗膜和多晶硅膜的蚀刻速率、以及硅-锗膜相对于多晶硅膜的蚀刻选择性。
表2
参照表2，与使用不包括有机溶剂的蚀刻组合物的比较例I和J相比，使用包含有机溶剂的蚀刻组合物的本公开内容的实验实施例A至F和H表现出低的多晶硅膜的蚀刻速率以及提高的硅-锗膜的蚀刻速率。
表3表示硅-锗膜和氧化硅膜的蚀刻速率、以及硅-锗膜相对于氧化硅膜的蚀刻选择性。
表3
参照表3，与不包括硅化合物的比较例I至K相比，使用包含硅化合物的蚀刻组合物的本公开内容的实验实施例B至H表现出控制为低的氧化硅膜的蚀刻速率。结果，本公开内容的实验实施例B至H显示，硅-锗膜相对于氧化硅膜的蚀刻选择性保持为高的。
图1至18是示出制造的中间阶段的视图，其被提供以说明通过使用根据本公开内容的一些示例实施方式的蚀刻组合物来制造半导体器件的方法。图7是沿图6的线A-A截取的横截面图。图9是沿图8的线A-A截取的横截面图。图13是沿图12的线B-B截取的横截面图，并且图14是沿图12的线C-C截取的横截面图。
参照图1，第一牺牲膜2001、有源膜(活性膜)2002和第二牺牲膜2003顺序地形成在衬底100上。牺牲膜2001、有源膜2002和第二牺牲膜2003可通过使用例如外延生长法形成。
衬底100可为体硅或绝缘体上硅SOI。替代地，衬底100可为硅衬底，或者可包括另外的材料诸如硅锗、绝缘体上硅锗(SGOI)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓，但不限于此。
第一牺牲膜2001和第二牺牲膜2003可包括相同的材料，且第一牺牲膜2001和有源膜2002可包括不同的材料。在说明根据一些示例实施方式的制造半导体器件的方法时，假设第一牺牲膜2001和第二牺牲膜2003包括相同的材料。
此外，有源膜2002可包括相对于第一牺牲膜2001和第二牺牲膜2003具有蚀刻选择性的材料。在根据一些示例实施方式的制造半导体器件的方法中，有源膜2002可包括硅，且第一牺牲膜2001和第二牺牲膜2003可各自包括硅-锗。
在图1中，示出了有源膜2002是单层膜，和牺牲膜2001、2003是两层膜，但这仅是为了便于说明，且可不限于此。
此外，尽管示出了第二牺牲膜2003位于最上部上，但是示例实施方式不限于此。因此，以下当然是可能的：有源膜可另外地形成在第二牺牲膜2003上以位于堆叠膜结构的最上部上。
然后，第一掩模图案2103可形成在第二牺牲膜2003上。第一掩模图案2103可在第一方向X上伸长。
例如，第一掩模图案2103可包括例如氧化硅膜、氮化硅膜和氮氧化硅膜的至少一种，但不限于此。
参照图2，蚀刻工艺通过使用第一掩模图案2103作为掩模进行以由此形成鳍型结构110P。
鳍型结构110P可通过图案化第二牺牲膜2003、有源膜2002、第一牺牲膜2001和衬底100的一部分形成。
鳍型结构110P可形成在衬底100上并从衬底100突出。类似地，第一掩模图案2103、鳍型结构110P可在第一方向X上延伸。
在鳍型结构110P中，鳍型图案110、第一牺牲图案121、预线(初始线，pre-wire)图案122和第二牺牲图案123顺序堆叠在衬底100上。
在根据一些示例实施方式的制造半导体器件的方法中，第一牺牲图案121和第二牺牲图案123可为硅-锗图案，且预线图案122可为硅图案。
即，鳍型结构110P可包括交替堆叠的硅图案和硅-锗图案。
参照图3，覆盖鳍型结构110P的侧壁的至少一部分的场绝缘膜105可形成在衬底100上。
例如，覆盖鳍型结构110P的场绝缘膜105形成在衬底100上。采用场绝缘膜105的平坦化工艺(过程)，鳍型结构110P的上表面和场绝缘膜105的上表面可彼此齐平。
第一掩模图案2103可在平坦化工艺中去除，但不限于此。
然后，使场绝缘膜105的上部凹陷，从而暴露鳍型结构110P的一部分。凹陷工艺可包括选择性蚀刻工艺。即，可形成在场绝缘膜105上突出的鳍型结构110P。
如图3中所示，第二牺牲图案123、预线图案122和第一牺牲图案121可在场绝缘膜105的上表面上突出，并且鳍型图案110的侧壁可被场绝缘膜105完全围绕，但不限于此。
即，鳍型图案110的侧壁的一部分可通过对场绝缘膜105的上部的凹陷工艺而突出在场绝缘膜105的上表面之上。替代地，第一牺牲图案121的侧壁的一部分可与场绝缘膜105重叠。
为了阈值电压调节的目的，预线图案122可在凹陷工艺之前和/或之后被掺杂，凹陷工艺导致鳍型结构110P的一部分向上突出高于场绝缘膜105的上表面。
参照图4，与鳍型结构110P交叉且在第二方向Y上延伸的虚设栅极图案135可通过利用第二掩模图案2104执行蚀刻工艺而形成。虚设栅极图案135可形成在鳍型结构110P上。
虚设栅极图案135可包括虚设栅极绝缘膜136和虚设栅电极137。例如，虚设栅极绝缘膜136可包括氧化硅膜，并且虚设栅电极137可包括多晶硅或非晶硅。
参照图5，外间隔物141可形成在虚设栅极图案135的侧壁上。即，外间隔物141可形成在虚设栅极绝缘膜136和虚设栅电极137的侧壁上。
例如，覆盖虚设栅极图案135和鳍型结构110P的第一间隔物膜形成在场绝缘膜105上。然后第一间隔物膜可被回蚀刻(etch back)，从而在虚设栅极图案135的侧壁上留下外间隔物141。
例如，外间隔物141可包括氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、碳氮氧化硅(SiOCN)及其组合的至少一种，但不限于此。
此外，鳍型结构110P的不与虚设栅电极137和外间隔物141重叠的部分可使用包括虚设栅电极137的虚设栅极图案135作为掩模被部分地去除。结果，凹陷150r可形成在鳍型结构110P中。
图5示出了凹陷150r的底表面是鳍型图案110，但这仅为了便于说明，且示例实施方式不限于此。
形成外间隔物141和形成凹陷150r可同时进行，虽然示例实施方式不限于此。即，可在形成外间隔物141之后，通过去除鳍型结构110P的一部分形成凹陷150r。
当凹陷150r形成在鳍型结构110P中时，不与虚设栅电极137和外间隔物141重叠的第一牺牲图案121和第二牺牲图案123可被去除。
此外，当凹陷150r形成在鳍型结构110P中时，不与虚设栅电极137和外间隔物141重叠的预线图案122可被去除。
由于存在凹陷150r，第一牺牲图案121的横截面、第二牺牲图案123的横截面和预线图案122的横截面可暴露。
参照图6和图7，由凹陷150r暴露并与外间隔物141重叠的第一牺牲图案121的至少一部分和第二牺牲图案123的至少一部分可在湿蚀刻50中被去除。
结果，凹坑(微凹)142r可形成在外间隔物141与预线图案122之间。
凹坑142r可为比由凹陷150r暴露的预线图案122的横截面在第一方向X上朝虚设栅电极137更进一步被压下的形状。
换言之，预线图案122在第一方向X上的宽度可大于第一牺牲图案121和第二牺牲图案123在第一方向X上的宽度。
湿蚀刻50可通过使用根据本公开内容的一些示例实施方式的上述蚀刻组合物来执行。
参照图8和图9，内间隔物142可通过用绝缘材料填充凹坑142r而形成。
例如，用于填充凹坑142r的第二间隔物膜可形成。第二间隔物膜可为具有良好的间隙填充能力的材料。第二间隔物膜也可形成在场绝缘膜105、外间隔物141的侧壁和虚设栅极图案135上。
然后可进行蚀刻工艺，从而蚀刻第二间隔物膜直到鳍型图案110的不与虚设栅极图案135和外间隔物141重叠的上表面被暴露。结果，可形成内间隔物142。
因此，包括外间隔物141和内间隔物142的栅极间隔物140可形成。
内间隔物142中包括的材料的第一介电常数可小于外间隔物141中包括的材料的第二介电常数以减小图17的栅电极130与图17的外延图案150之间的边缘电容，但不限于此。
此外，由外间隔物141和内间隔物142限定的通孔140h可形成在栅极间隔物140中。预线图案122可通过通孔140h暴露。即，预线图案122可穿过通孔140h。
例如，内间隔物142可包括低k电介质材料(介电材料)、氮化硅(SiN)、氮氧化硅(SiON)、氧化硅(SiO2)、碳氮氧化硅(SiOCN)和其组合的至少一种，但不限于此。低k电介质材料可为具有比氧化硅更小的介电常数的材料。
参照图10，用于填充凹陷150r的外延图案150可形成。外延图案150可形成在虚设栅极图案135的两侧上。
外延图案150可包括在使用预线图案122作为沟道区域的晶体管的源极/漏极中。
外延图案150可以暴露的鳍型图案110和预线图案122作为晶种层而形成，尽管实施方式不限于此。
以下当然是可能的：晶种层另外地形成在由凹陷150r暴露的预线图案122和鳍型图案110的横截面上。
外延图案150可形成为覆盖在内间隔物142上。外延图案150可与内间隔物142接触。此外，外延图案150可与预线图案122接触。
外延图案150可通过使用外延工艺形成。取决于采用根据一些示例实施方式的制造半导体器件的方法制备的晶体管是n型晶体管还是p型晶体管，外延图案150中包括的外延层的材料可变化。此外，根据需要，可在外延工艺期间原位掺杂杂质。
参照图11，覆盖外延图案150、栅极间隔物140、虚设栅极图案135等的层间绝缘膜180可形成在场绝缘膜105上。
例如，层间绝缘膜180可包括氧化硅、氮化硅、氮氧化硅、可流动的氧化物(FOX)、Tonen silazene(TOSZ)、未掺杂的二氧化硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强的原硅酸四乙酯(PETEOS)、氟化物硅酸盐玻璃(FSG)、碳掺杂的氧化硅(CDO)、干凝胶、气凝胶、无定形氟化碳、有机硅酸盐玻璃(OSG)、聚对二甲苯基、二-苯并环丁烯(BCB)、SiLK、聚酰亚胺、多孔聚合材料或其组合，但不限于此。
接着，第一层间绝缘膜180可被平坦化，直到虚设栅电极137的上表面被暴露。结果，第二掩模图案2104可被去除，从而暴露虚设栅电极137的上表面。此外，层间绝缘膜180可围绕外间隔物141的侧壁。
参照图12至14，虚设栅极图案135例如虚设栅极绝缘膜136和虚设栅电极137可被去除。
结果，栅极沟槽130t可形成在层间绝缘膜180内。层间绝缘膜180可包括栅极沟槽130t。
当虚设栅极绝缘膜136和虚设栅电极137被去除时，与虚设栅极图案135重叠的鳍型结构110P和场绝缘膜105可被暴露。由于栅极沟槽130t的存在，与虚设栅极图案135重叠的鳍型结构110P可被暴露。
即，与虚设栅极图案135重叠的第一牺牲图案121、第二牺牲图案123和预线图案122现在可通过栅极沟槽130t暴露。
以下描述基于沿图12的线B-B和C-C截取的横截面图。
参照图15和16，采用湿蚀刻50可从通过栅极沟槽130t暴露的鳍型结构110P去除第一牺牲图案121和第二牺牲图案123。
结果，线图案120可以与鳍型图案110的间隔形成。线图案120可由图13的鳍型结构110P中包括的预线图案122形成。
湿蚀刻50可通过使用根据本公开内容的一些示例实施方式的上述蚀刻组合物来执行。
第一牺牲图案121和第二牺牲图案123的去除可允许栅极间隔物140的内间隔物142暴露。即，内间隔物142可被栅极沟槽130t暴露。
参照图17和18，界面膜146可形成在线图案120的周边和鳍型图案110的上表面上。
界面膜146可包括例如氧化硅。
然后，高k电介质绝缘膜145可沿着线图案120的周边以及栅极沟槽130t的侧壁和底表面形成。高k电介质绝缘膜145可与内间隔物142接触。高k电介质绝缘膜145可形成在界面膜146上。
因此，栅极绝缘膜147可形成。
高k电介质绝缘膜145可包括例如氧化铪、氧化铪硅、氧化铪铝、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、以及铌酸铅锌的一种或多种。
接着，栅电极130可形成在高k电介质绝缘膜145上，围绕线图案120并填充栅极沟槽130t。
栅电极130可包括例如氮化钛(TiN)、碳化钽(TaC)、氮化钽(TaN)、氮化钛硅(TiSiN)、氮化钽硅(TaSiN)、氮化钽钛(TaTiN)、氮化钛铝(TiAlN)、氮化钽铝(TaAlN)、氮化钨(WN)、钌(Ru)、钛铝(TiAl)、碳氮化钛铝(TiAlC-N)、碳化钛铝(TiAlC)、碳化钛(TiC)、碳氮化钽(TaCN)、钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、铂(Pt)、镍铂(Ni-Pt)、铌(Nb)、氮化铌(NbN)、碳化铌(NbC)、钼(Mo)、氮化钼(MoN)、碳化钼(MoC)、碳化钨(WC)、铑(Rh)、钯(Pd)、铱(Ir)、锇(Os)、银(Ag)、金(Au)、锌(Zn)、钒(V)及其组合的至少一种。
例如，栅电极130可通过置换工艺(或后栅工艺)形成，但不限于此。
应理解，本文中描述的示例实施方式应仅在描述的意义上考虑，而不用于限制的目的。在根据示例实施方式的各器件或方法内的特征或方面的描述应典型地被认为可用于根据示例实施方式的其它器件或方法中的其它类似特征或方面。尽管已经具体示出和描述了一些示例实施方式，但是本领域的普通技术人员将理解，可在其中进行形式和细节上的变化而不背离权利要求的精神和范围。

Claims (17)

1.蚀刻组合物，包含：
过乙酸混合物；
氟化合物；
乙酸酯系有机溶剂；以及
水。
2.根据权利要求1所述的蚀刻组合物，其中所述乙酸酯系有机溶剂包括乙酸甲酯、乙酸乙酯、乙酸异丙酯、乙酸正丙酯、乙酸丁酯、乙酸正丁酯、乙酸异丁酯、乙酸乙烯酯、乙酸戊酯、乙酸辛酯和乙酸2-乙氧基乙酯的至少一种。
3.根据权利要求2所述的蚀刻组合物，其中相对于所述蚀刻组合物的总重量，以15重量％至65重量％的范围包含所述乙酸酯系有机溶剂。
4.根据权利要求1所述的蚀刻组合物，还包括：
至少一种硅化合物，其中
所述至少一种硅化合物包括烷氧基硅烷化合物、硅烷醇化合物、肟硅烷化合物、二硅氮烷化合物和二硅氧烷化合物之一。
5.根据权利要求4所述的蚀刻组合物，其中
所述至少一种硅化合物包括烷氧基硅烷化合物，和
所述烷氧基硅烷化合物包括叔丁基甲氧基二甲基硅烷、3-氰基丙基二甲基甲氧基硅烷、乙氧基(三甲基)硅烷、甲氧基三甲基硅烷、己基(二甲氧基)硅烷、甲基二乙氧基硅烷、三乙氧基硅烷、3-氨基丙基三乙氧基硅烷、4-氨基丁基二甲基甲氧基硅烷、3-氨基丙基二甲基乙氧基硅烷和3-(2-氨基乙基氨基)丙基三甲氧基硅烷之一。
6.根据权利要求4所述的蚀刻组合物，其中
所述至少一种硅化合物包括硅烷醇化合物，和
所述硅烷醇化合物包括三甲基硅烷醇、二甲基硅烷二醇、二苯基硅烷二醇、硅烷三醇、3-氨基丙基硅烷三醇、1-甲基硅烷三醇、2-甲基-2-丙基硅烷三醇、甲基硅烷三醇三乙酸酯、2-(氯乙基)硅烷三醇三乙酸酯和3-(羟基丙基)硅烷三醇之一。
7.根据权利要求4所述的蚀刻组合物，其中
所述至少一种硅化合物包括肟硅烷化合物，和
所述肟硅烷化合物包括二(乙基酮肟)硅烷、单(乙基酮肟)硅烷、三(乙基酮肟)硅烷、四(乙基酮肟)硅烷、甲基三(甲基乙基酮肟)硅烷、甲基三(丙酮肟)硅烷、甲基三(甲基异丁基酮肟)硅烷、二甲基二(甲基乙基酮肟)硅烷、三甲基(甲基乙基酮肟)硅烷、四(甲基乙基酮肟)硅烷、四(甲基异丁基酮肟)硅烷、乙烯基三(甲基乙基酮肟)硅烷、甲基乙烯基二(甲基乙基酮肟)硅烷、甲基乙烯基二(环己酮肟)硅烷、乙烯基三(甲基异丁基酮肟)硅烷和苯基三(甲基乙基酮肟)硅烷之一。
8.根据权利要求4所述的蚀刻组合物，其中
所述至少一种硅化合物包括二硅氮烷化合物和二硅氧烷化合物之一，所述二硅氮烷化合物包括六甲基二硅氮烷，和所述二硅氧烷化合物包括六甲基二硅氧烷、八甲基环四硅氧烷、十甲基环五硅氧烷和十二甲基环六硅氧烷之一。
9.根据权利要求4所述的蚀刻组合物，其中相对于所述蚀刻组合物的总重量，以0.01重量％至5重量％的范围包含所述硅化合物。
10.蚀刻组合物，包含：
基于所述蚀刻组合物的总重量的15重量％至75重量％的过乙酸混合物；
基于所述蚀刻组合物的总重量的0.01重量％至5重量％的氟化合物；
基于所述蚀刻组合物的总重量的15重量％至65重量％的有机溶剂；和
水，其中
所述过乙酸混合物、所述氟化合物和所述有机溶剂的相应量的总和小于所述蚀刻组合物的总重量。
11.根据权利要求1或10所述的蚀刻组合物，其中所述过乙酸混合物包括乙酸、过氧化氢和过乙酸。
12.根据权利要求11所述的蚀刻组合物，其中
所述过乙酸混合物包括熟化催化剂，和
所述熟化催化剂包括硫酸和甲磺酸的至少一种。
13.根据权利要求1或11所述的蚀刻组合物，其中所述过乙酸混合物包括以33:10至33:33的体积比混合在一起的乙酸溶液和过氧化氢溶液，以及
所述乙酸溶液是100质量％浓度的乙酸水溶液，和
所述过氧化氢溶液是31质量％浓度的过氧化氢水溶液。
14.根据权利要求10所述的蚀刻组合物，其中所述有机溶剂包括甲醇、乙醇、异丙醇、乙酸酯、丙酸、乳酸、乙酸甲酯、乙酸乙酯、乙酸异丙酯、乙酸正丙酯、乙酸丁酯、乙酸正丁酯、乙酸异丁酯、乙酸乙烯酯、乙酸戊酯、乙酸辛酯和乙酸2-乙氧基乙酯的至少一种。
15.根据权利要求1或10所述的蚀刻组合物，其中所述氟化合物包括HF、NaF、KF、AlF3、LiF、CaF2、NaHF2、NH4F、NH4HF2、(CH3)4NF、KHF2、HBF4、NH4BF4、KBF4和H2SiF6的至少一种。
16.根据权利要求15所述的蚀刻组合物，其中相对于所述蚀刻组合物的总重量，以0.01重量％至5重量％的范围包含所述氟化合物。
17.根据权利要求10所述的蚀刻组合物，还包括：
至少一种硅化合物，其中
所述至少一种硅化合物包括烷氧基硅烷化合物、硅烷醇化合物、肟硅烷化合物、二硅氮烷化合物和二硅氧烷化合物之一，和
相对于所述蚀刻组合物的总重量，以0.01重量％至5重量％的范围包含所述硅化合物。
CN201711223730.8A 2016-12-14 2017-11-29 蚀刻组合物及通过使用其制造半导体器件的方法 Active CN108231573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160170440A KR20180068591A (ko) 2016-12-14 2016-12-14 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
KR10-2016-0170440 2016-12-14

Publications (2)

Publication Number Publication Date
CN108231573A true CN108231573A (zh) 2018-06-29
CN108231573B CN108231573B (zh) 2024-01-16

Family

ID=62488521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711223730.8A Active CN108231573B (zh) 2016-12-14 2017-11-29 蚀刻组合物及通过使用其制造半导体器件的方法

Country Status (4)

Country Link
US (3) US10414978B2 (zh)
KR (1) KR20180068591A (zh)
CN (1) CN108231573B (zh)
TW (1) TWI757386B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109689838A (zh) * 2016-12-26 2019-04-26 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
CN110885685A (zh) * 2018-09-07 2020-03-17 三星电子株式会社 蚀刻组合物和使用其制造半导体器件的方法
CN111849486A (zh) * 2019-04-24 2020-10-30 易安爱富科技有限公司 蚀刻组合物及使用该蚀刻组合物的蚀刻方法
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180068591A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
US10453736B2 (en) * 2017-10-09 2019-10-22 International Business Machines Corporation Dielectric isolation in gate-all-around devices
KR102480348B1 (ko) 2018-03-15 2022-12-23 삼성전자주식회사 실리콘게르마늄 식각 전의 전처리 조성물 및 이를 이용한 반도체 장치의 제조 방법
KR102041441B1 (ko) * 2018-07-03 2019-11-06 주식회사 피닉스아이앤씨 초 박막 유리의 디핑 순환 방식 에칭 장치와, 에칭액 조성물
US11367783B2 (en) 2018-08-17 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
KR102571430B1 (ko) * 2018-10-31 2023-08-28 오씨아이 주식회사 실리콘 기판 식각 용액 및 이를 사용한 반도체 소자의 제조 방법
EP3891248A4 (en) 2018-12-03 2022-01-19 FUJIFILM Electronic Materials U.S.A, Inc. ENGRAVING COMPOSITIONS
JP7450334B2 (ja) * 2018-12-27 2024-03-15 東京応化工業株式会社 エッチング液、及び半導体素子の製造方法
KR102463291B1 (ko) * 2019-04-24 2022-11-03 삼성에스디아이 주식회사 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법
EP3997193B1 (en) 2019-07-08 2023-05-03 Basf Se Composition, its use and a process for selectively etching silicon-germanium material
US10950731B1 (en) * 2019-09-17 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Inner spacers for gate-all-around semiconductor devices
WO2021176952A1 (ja) * 2020-03-04 2021-09-10 富士フイルム株式会社 処理液、処理液収容体
KR102335965B1 (ko) * 2020-03-25 2021-12-07 주식회사 이엔에프테크놀로지 실리콘 질화막 식각 조성물
WO2022055814A1 (en) * 2020-09-11 2022-03-17 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
KR102488503B1 (ko) * 2020-09-21 2023-01-13 재원산업 주식회사 질화막 식각용 조성물 및 이를 이용한 반도체 패턴 형성 방법
EP4323470A1 (en) * 2021-05-21 2024-02-21 Versum Materials US, LLC Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
WO2023161058A1 (en) * 2022-02-23 2023-08-31 Basf Se Composition, its use and a process for selectively etching silicon-germanium material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038932A1 (en) * 2004-09-09 2008-02-14 Sez Ag Method for Selective Etching
US20150267112A1 (en) * 2014-03-18 2015-09-24 Fujifilm Electronic Materials U.S.A., Inc. Etching Composition
CN105431506A (zh) * 2013-07-31 2016-03-23 高级技术材料公司 用于去除金属硬掩模和蚀刻后残余物的具有Cu/W相容性的水性制剂
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3677848A (en) 1970-07-15 1972-07-18 Rca Corp Method and material for etching semiconductor bodies
DE405886T1 (de) 1989-06-26 1991-08-14 Hashimoto Chemical Industries Co., Ltd., Sakai, Osaka Oberflaechenbehandlungsmittel fuer praezisionsoberflaechenbehandlung.
US5277835A (en) 1989-06-26 1994-01-11 Hashimoto Chemical Industries Co., Ltd. Surface treatment agent for fine surface treatment
JP2852355B2 (ja) 1989-06-26 1999-02-03 ステラケミファ株式会社 微細加工表面処理剤
AU2001283138A1 (en) 2000-08-07 2002-02-18 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel mosfet devices
KR100481209B1 (ko) 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US7176041B2 (en) 2003-07-01 2007-02-13 Samsung Electronics Co., Ltd. PAA-based etchant, methods of using same, and resultant structures
KR100625177B1 (ko) 2004-05-25 2006-09-20 삼성전자주식회사 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법
JP4796329B2 (ja) 2004-05-25 2011-10-19 三星電子株式会社 マルチ−ブリッジチャンネル型ｍｏｓトランジスタの製造方法
FR2893446B1 (fr) 2005-11-16 2008-02-15 Soitec Silicon Insulator Techn TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
KR100788348B1 (ko) 2005-12-29 2008-01-02 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US7776745B2 (en) 2006-02-10 2010-08-17 Stmicroelectronics S.A. Method for etching silicon-germanium in the presence of silicon
JP2007227602A (ja) 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置の製造方法
JP4306724B2 (ja) 2006-12-19 2009-08-05 セイコーエプソン株式会社 半導体装置の製造方法
US8461055B2 (en) 2007-05-03 2013-06-11 Soitec Process for preparing cleaned surfaces of strained silicon
WO2009098548A1 (en) 2008-02-08 2009-08-13 Freescale Semiconductor, Inc. Intermediate product for a multichannel fet and process for obtaining an intermediate product
FR2980637B1 (fr) * 2011-09-28 2014-05-16 Commissariat Energie Atomique Procede de fabrication d'un dispositif semi-conducteur avec une etape de retrait selective d'une couche de silicium germanium
US9373503B2 (en) 2013-10-30 2016-06-21 The Board Of Trustees Of The Leland Stanford Junior University Method of fabricating thin, freestanding, single crystal silicon sheet
KR20180068591A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080038932A1 (en) * 2004-09-09 2008-02-14 Sez Ag Method for Selective Etching
CN105683336A (zh) * 2013-06-06 2016-06-15 高级技术材料公司 用于选择性蚀刻氮化钛的组合物和方法
CN105431506A (zh) * 2013-07-31 2016-03-23 高级技术材料公司 用于去除金属硬掩模和蚀刻后残余物的具有Cu/W相容性的水性制剂
US20150267112A1 (en) * 2014-03-18 2015-09-24 Fujifilm Electronic Materials U.S.A., Inc. Etching Composition

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109689838A (zh) * 2016-12-26 2019-04-26 秀博瑞殷株式公社 蚀刻用组合物和使用该蚀刻用组合物制造半导体器件的方法
US11912902B2 (en) 2016-12-26 2024-02-27 Soulbrain Co., Ltd. Composition for etching and manufacturing method of semiconductor device using the same
CN110885685A (zh) * 2018-09-07 2020-03-17 三星电子株式会社 蚀刻组合物和使用其制造半导体器件的方法
CN110885685B (zh) * 2018-09-07 2023-07-18 三星电子株式会社 蚀刻组合物和使用其制造半导体器件的方法
CN111849486A (zh) * 2019-04-24 2020-10-30 易安爱富科技有限公司 蚀刻组合物及使用该蚀刻组合物的蚀刻方法
CN111849486B (zh) * 2019-04-24 2022-08-16 易安爱富科技有限公司 蚀刻组合物及使用该蚀刻组合物的蚀刻方法
CN112210378A (zh) * 2019-07-12 2021-01-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法
CN112210378B (zh) * 2019-07-12 2024-04-12 Oci有限公司 氮化硅膜蚀刻溶液及其制备方法

Also Published As

Publication number Publication date
US11198815B2 (en) 2021-12-14
US10793775B2 (en) 2020-10-06
TWI757386B (zh) 2022-03-11
US10414978B2 (en) 2019-09-17
US20200362242A1 (en) 2020-11-19
TW201821595A (zh) 2018-06-16
US20190390111A1 (en) 2019-12-26
US20180163130A1 (en) 2018-06-14
CN108231573B (zh) 2024-01-16
KR20180068591A (ko) 2018-06-22

Similar Documents

Publication Publication Date Title
CN108231573A (zh) 蚀刻组合物及通过使用其制造半导体器件的方法
TWI767109B (zh) 半導體裝置與半導體製程所用的方法
CN104821277B (zh) 晶体管的形成方法
US20220359202A1 (en) Method for forming semiconductor structure
CN104795437A (zh) 金属栅极结构及其制造方法
TW201320340A (zh) 鰭式場效電晶體及其製造方法
CN106952874B (zh) 多阈值电压鳍式晶体管的形成方法
CN106952873A (zh) 鳍式场效应管的形成方法
TWI737007B (zh) 積體電路裝置及其形成方法
CN110323180A (zh) 半导体装置及其形成方法
CN106486374B (zh) 半导体结构的形成方法
CN108987275A (zh) 半导体装置的制造方法
CN109860275A (zh) 半导体器件及其制造方法
CN109585278A (zh) 用以形成多层式光罩的方法
JP2022546293A (ja) 高度に選択的な窒化ケイ素エッチングのための改良された配合物
CN114730697A (zh) 氧自由基辅助的介电膜致密化
US10837115B2 (en) Pre-treatment composition before etching SiGe and method of fabricating semiconductor device using the same
US11309316B1 (en) Semiconductor device with single step height and method for fabricating the same
CN103839806B (zh) 半导体器件及其制造方法
CN107045981B (zh) 半导体结构的形成方法
CN109786254B (zh) 后栅极工艺中的选择性高k形成
CN104183538B (zh) 一种半导体器件的制造方法
CN106960796A (zh) 形成半导体结构的方法
JP2006093242A (ja) 半導体装置の製造方法
CN103531459B (zh) 半导体器件制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant