CN108228405A - 一种数据传输方法及装置 - Google Patents

一种数据传输方法及装置 Download PDF

Info

Publication number
CN108228405A
CN108228405A CN201611158978.6A CN201611158978A CN108228405A CN 108228405 A CN108228405 A CN 108228405A CN 201611158978 A CN201611158978 A CN 201611158978A CN 108228405 A CN108228405 A CN 108228405A
Authority
CN
China
Prior art keywords
data
controller
emmc
buffer zone
data buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611158978.6A
Other languages
English (en)
Inventor
庄开锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201611158978.6A priority Critical patent/CN108228405A/zh
Publication of CN108228405A publication Critical patent/CN108228405A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明实施例公开了一种数据传输方法及装置，其中，eMMC通过转接板与上位机连接，所述转接板内置有控制器，且所述控制器内置有数据缓冲区，该方法包括：所述控制器检测所述数据缓冲区是否处于已满状态；若是，则所述控制器通过时钟信号控制所述eMMC停止发送数据。本发明实施例通过采用上述技术方案，使得eMMC发送的数据能够存储在数据缓冲区中，并通过硬件检测数据缓冲区的状态，进而控制eMMC停止发送数据，提高数据的传输效率，并能够有效改善数据包丢失的情况。

Description

一种数据传输方法及装置
技术领域
本发明实施例涉及电子产品的检测技术领域，尤其涉及一种数据传输方法及装置。
背景技术
eMMC(Embedded Multi Media Card)为嵌入式多媒体卡。eMMC是MMC协会订立的、主要针对手机或平板电脑等电子产品的内嵌式存储器标准规格。eMMC在封装中集成了一个控制器，它提供标准接口并管理闪存，使得手机厂商能专注于产品开发的其他部分，并缩短向市场推出产品的时间。
随着eMMC的应用越来越广泛，对eMMC的性能测试需求也越来越迫切。eMMC的性能测试主要包括：电源测试、信号测试、功耗测试及稳定性测试等。目前，eMMC性能测试大多采用芯片的测试方法，即通过芯片测试座与智能装置相连，从而测试其基本的读写功能，但现有的测试方法可能造成数据包丢失，并且数据传输效率低。
发明内容
有鉴于此，本发明实施例提供一种数据传输的方法及装置，以解决现有eMMC测试方法易造成数据包丢失，数据传输效率低的技术缺陷。
第一方面，本发明实施例提供了一种数据传输方法，其中eMMC通过转接板与上位机连接，所述转接板内置有控制器，且所述控制器内置有数据缓冲区，该方法包括：
所述控制器检测所述数据缓冲区是否处于已满状态；
若是，则所述控制器通过时钟信号控制所述eMMC停止发送数据。
第二方面，本发明实施例还提供了一种数据传输装置，其中eMMC通过转接板与上位机连接，所述转接板内置有控制器，且所述控制器内置有数据缓冲区，该装置包括：
检测模块，用于所述控制器检测所述数据缓冲区是否处于已满状态；
第一控制模块，用于若是，则所述控制器通过时钟信号控制所述eMMC停止发送数据。
本发明实施例提供的技术方案，通过在转接板的控制器内置数据缓冲区，由控制器检测数据缓冲区的状态，若数据缓冲区为已满状态，则由控制器通过时钟信号控制eMMC停止发送数据。本实施例通过采用上述技术方案，使得eMMC发送的数据能够存储在数据缓冲区中，并通过硬件检测数据缓冲区的状态，进而控制eMMC停止发送数据，提高数据的传输效率，并能够有效改善数据包丢失的情况。
附图说明
图1为本发明实施例一提供的一种数据传输方法的流程示意图；
图2为本发明实施例二提供的一种数据传输装置的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理，但是其中的许多步骤可以被并行地、并发地或者同时实施。此外，各步骤的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
本实施例提供的技术方案中，eMMC通过转接板与上位机连接，转接板内置有控制器，且控制器内置有数据缓冲区。
图1为本发明实施例一提供的一种数据传输方法的流程示意图，该方法适用于eMMC测试的情况，该方法可以由数据传输装置执行，其中该装置可由软件和/或硬件实现，一般可集成在eMMC测试平台中。如图1所示，该方法可以包括：
步骤110、控制器检测数据缓冲区是否处于已满状态。
典型的，eMMC测试开发平台通常由上位机和下位机组成，上位机是指可以直接发出操控命令的计算机，下位机是直接控制设备获取设备状况的计算机，上位机发出的命令首先给下位机，下位机再根据此命令解析成相应时序信号直接控制相应设备。
示例性的，本实施例中eMMC与转接板构成上述下位机，在eMMC读写测试中，当下位机收到上位机发出的读命令时，如收到命令CMD18，eMMC立即发送数据到控制器的数据缓冲区，控制器能够检测其内置的数据缓冲区内是否已满，并由控制器将数据缓冲区内的数据发送给上位机。
步骤120、若是，则控制器通过时钟信号控制eMMC停止发送数据。
示例性的，当数据缓冲器区处于已满状态时，控制器则通过停止时钟信号(Clock，CLK)来控制eMMC暂停发送数据。
可选的，当数据缓冲器区处于未满状态时，控制器则开启CLK，即控制CLK使能，来控制eMMC继续发送数据。
可选的，上述控制器可以是GD32F103芯片。
具体的，以eMMC测试开发平台使用的控制器GD32F103芯片为例，该芯片内部的数据先进先出存储器(First In First Out，FIFO)具有发送和接收的数据缓冲区，FIFO能够通过安全数字输入输出卡(Secure Digital Input and Output Card，SDIO)，将数据缓冲区中的数据发送给上位机。FIFO包含一个每字32位宽、共32个字的数据缓冲区，当FIFO不能接收和发送数据时，即GD32F103芯片中的数据缓冲区域满时，D32F103芯片会停止CLK并冻结数据状态机，从而控制eMMC暂停发送数据。
通常当eMMC收到读命令时，会立即向上位机发送数据，如果上位机不能立即接收eMMC发送过来的数据，转接板的控制器可以通过CLK来控制eMMC发送的数据，但上位机只能控制转接板，由转接板控制eMMC，而eMMC传输协议在数据传输过程中只能在数据块之间停止CLK，并且中间有时间限制，从而很难由转接板的控制器发送命令停止CLK来暂停eMMC发送数据，易造成数据包丢失，并影像数据传输效率。
本实施例提供的技术方案，通过在转接板的控制器内置数据缓冲区，由控制器检测数据缓冲区的状态，若数据缓冲区为已满状态，则由控制器通过时钟信号控制eMMC停止发送数据。根据数据缓冲区的状态来控制CLK，即使在数据传输过程中，仍能停止CLK，通过将eMMC发送的数据先存储在数据缓冲区中，再发送至上位机，使得在上位机不能立即接收eMMC发送过来的数据时，eMMC发送的数据能够存储在数据缓冲区中，并通过硬件检测数据缓冲区的状态，进而控制eMMC停止发送数据，提高数据的传输效率，并能够有效改善数据包丢失的情况。
实施例二
本实施例提供的数据传输装置中eMMC通过转接板与上位机连接，转接板内置有控制器，且控制器内置有数据缓冲区。
图2为本发明实施例二提供的一种数据传输装置的结构示意图，该装置可由软件和/或硬件实现，可通过执行数据传输方法来进行eMMC测试。如图2所示，该装置可以包括：检测模块210和第一控制模块220。
其中，检测模块210，用于控制器检测数据缓冲区是否处于已满状态；
第一控制模块220，用于若是，则控制器通过时钟信号控制eMMC停止发送数据。
本实施例提供的技术方案，通过在转接板的控制器内置数据缓冲区，由控制器检测数据缓冲区的状态，若数据缓冲区为已满状态，则由控制器通过时钟信号控制eMMC停止发送数据。根据数据缓冲区的状态来控制CLK，即使在数据传输过程中，仍能停止CLK，通过将eMMC发送的数据先存储在数据缓冲区中，再发送至上位机，使得在上位机不能立即接收eMMC发送过来的数据时，eMMC发送的数据能够存储在数据缓冲区中，并通过硬件检测数据缓冲区的状态，进而控制eMMC停止发送数据，进一步提高数据的传输效率，并能够有效改善数据包丢失的情况。
在上述实施例的基础上，上述装置还可以包括：
第二控制模块，用于在控制器检测数据缓冲区是否处于已满状态之后，若否，则控制器通过时钟信号控制eMMC继续发送数据。
在上述实施例的基础上，上述控制器可以是GD32F103芯片。
上述实施例中提供的数据处理装置可执行本发明任意实施例所提供的数据处理方法，具备执行该方法相应的功能模块和有益效果。未在上述实施例中详尽描述的技术细节，可参见本发明任意实施例所提供的数据处理方法。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (6)

1.一种数据传输方法，其特征在于，eMMC通过转接板与上位机连接，所述转接板内置有控制器，且所述控制器内置有数据缓冲区，所述方法包括：
所述控制器检测所述数据缓冲区是否处于已满状态；
若是，则所述控制器通过时钟信号控制所述eMMC停止发送数据。
2.根据权利要求1所述的方法，其特征在于，所述控制器检测所述数据缓冲区是否处于已满状态之后，包括：
若否，则所述控制器通过时钟信号控制所述eMMC继续发送数据。
3.根据权利要求1所述的方法，其特征在于，所述控制器是GD32F103芯片。
4.一种数据传输装置，其特征在于，eMMC通过转接板与上位机连接，所述转接板内置有控制器，且所述控制器内置有数据缓冲区，所述装置包括：
检测模块，用于所述控制器检测所述数据缓冲区是否处于已满状态；
第一控制模块，用于若是，则所述控制器通过时钟信号控制所述eMMC停止发送数据。
5.根据权利要求4所述的装置，其特征在于，还包括：
第二控制模块，用于在所述控制器检测所述数据缓冲区是否处于已满状态之后，若否，则所述控制器通过时钟信号控制所述eMMC继续发送数据。
6.根据权利要求4所述的装置，其特征在于所述控制器是GD32F103芯片。
CN201611158978.6A 2016-12-15 2016-12-15 一种数据传输方法及装置 Pending CN108228405A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611158978.6A CN108228405A (zh) 2016-12-15 2016-12-15 一种数据传输方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611158978.6A CN108228405A (zh) 2016-12-15 2016-12-15 一种数据传输方法及装置

Publications (1)

Publication Number Publication Date
CN108228405A true CN108228405A (zh) 2018-06-29

Family

ID=62650304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611158978.6A Pending CN108228405A (zh) 2016-12-15 2016-12-15 一种数据传输方法及装置

Country Status (1)

Country Link
CN (1) CN108228405A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024088076A1 (zh) * 2022-10-24 2024-05-02 北京智芯微电子科技有限公司 一种基于单总线信息传输的数据流控方法、装置及通信***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280238A (zh) * 2013-06-27 2013-09-04 山东量子科学技术研究院有限公司 基于FPGA的eMMC控制器及其工作方法
CN103677665A (zh) * 2012-09-14 2014-03-26 三星电子株式会社 嵌入式多媒体卡、控制其的主机及操作其***的方法
CN103678193A (zh) * 2012-09-14 2014-03-26 三星电子株式会社 控制非易失性存储卡的主机、包括主机的***、操作方法
CN104679609A (zh) * 2015-02-11 2015-06-03 北京配天技术有限公司 数控***
CN104903841A (zh) * 2012-12-31 2015-09-09 桑迪士克科技股份有限公司 用于基于主机缓冲器的估计填充级别重新分配存储设备资源的存储设备和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103677665A (zh) * 2012-09-14 2014-03-26 三星电子株式会社 嵌入式多媒体卡、控制其的主机及操作其***的方法
CN103678193A (zh) * 2012-09-14 2014-03-26 三星电子株式会社 控制非易失性存储卡的主机、包括主机的***、操作方法
CN104903841A (zh) * 2012-12-31 2015-09-09 桑迪士克科技股份有限公司 用于基于主机缓冲器的估计填充级别重新分配存储设备资源的存储设备和方法
CN103280238A (zh) * 2013-06-27 2013-09-04 山东量子科学技术研究院有限公司 基于FPGA的eMMC控制器及其工作方法
CN104679609A (zh) * 2015-02-11 2015-06-03 北京配天技术有限公司 数控***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
秩名: "GigaDevice发布多款GD32F103和GD32F101系列大容量增强型MCU", 《电了发烧友》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024088076A1 (zh) * 2022-10-24 2024-05-02 北京智芯微电子科技有限公司 一种基于单总线信息传输的数据流控方法、装置及通信***

Similar Documents

Publication Publication Date Title
US10347354B2 (en) Boundary scan chain for stacked memory
US8170828B2 (en) Test method using memory programmed with tests and protocol to communicate between device under test and tester
US7233541B2 (en) Storage device
US20050038956A1 (en) Method and an apparatus of flash cards access
US7433229B2 (en) Flash memory device with shunt
CN104321824B (zh) 存储器i/o接口的非接触应力测试设备、方法和***
KR101848741B1 (ko) 온 칩 지연 발생을 활용하는 디바이스들에 대한 입/출력 지연 검사
US9159451B2 (en) Testing system and testing method thereof
US20110057677A1 (en) Die stacking, testing and packaging for yield
US11693802B2 (en) NAND switch
US20120166901A1 (en) Integrated circuit for testing smart card and driving method of the circuit
US9971644B2 (en) Serial I/O functional tester
CN111782154B (zh) 数据搬移方法、装置及***
US8825948B2 (en) Memory controller with emulative internal memory buffer
US9703748B2 (en) Method and apparatus of emulating interfaces using FIFOs
WO2005066827A3 (en) Buffer management via non-data symbol processing for a point to point link
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN108228405A (zh) 一种数据传输方法及装置
KR101990974B1 (ko) 시스템-온 칩의 동작 방법 및 이를 포함하는 장치들
US20070159201A1 (en) Built-in self test for system in package
CN103984586B (zh) 嵌入式Linux***下的EMIF与FPGA的接口驱动方法
CN100458724C (zh) 一种测试平台及其测试嵌入式文件***和协议的方法
CN106055268B (zh) 存储器件及其操作方法
US7369958B1 (en) System and method for setting motherboard testing procedures
TWI569284B (zh) 記憶體控制器與記憶體模組

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629

RJ01 Rejection of invention patent application after publication