CN106055268B - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN106055268B
CN106055268B CN201510845379.0A CN201510845379A CN106055268B CN 106055268 B CN106055268 B CN 106055268B CN 201510845379 A CN201510845379 A CN 201510845379A CN 106055268 B CN106055268 B CN 106055268B
Authority
CN
China
Prior art keywords
interface
data
level
mode
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510845379.0A
Other languages
English (en)
Other versions
CN106055268A (zh
Inventor
金大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106055268A publication Critical patent/CN106055268A/zh
Application granted granted Critical
Publication of CN106055268B publication Critical patent/CN106055268B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)

Abstract

一种存储器件可以包括：多个单元阵列；第一接口，适用于在所述多个单元阵列与主机装置之间输入/输出第一数据；第二接口，适用于在所述多个单元阵列与除主机装置以外的设备之间输入/输出第二数据；以及数据擦除电路，适用于当在其中第一接口被使用的第一模式切换至在其中第二接口被使用的第二模式时，擦除所述多个单元阵列中的第一数据。

Description

存储器件及其操作方法
相关申请的交叉引用
本申请要求2015年4月6日提交的第10-2015-0048445号的韩国专利申请的优先权，该韩国专利申请通过引用整体合并于此。
技术领域
本发明的示例性实施例涉及一种存储器件，更具体地，涉及一种用于改善存储器件的数据安全性的技术。
背景技术
在大部分电子***中，半导体存储器件被用作储存器件。正在开发半导体存储器件以不仅增大其数据储存容量，也增大其数据处理速度。此外，正在做出各种尝试来将更大容量的存储器件安装在更小的面积之内并且高效地驱动该存储器件。
为了改善存储器件集成度，二维(2D)布置方法已经被三维(3D)布置方法所替代，在三维布置方法中，存储芯片被层叠。高带宽存储器(HBM)和三维层叠(3DS)存储器件通常包括用于连接主机装置的接口和用于测试的单独的接口等。然而，可能存在主机装置的数据通过另一接口而丢失的数据安全性问题。
发明内容
此发明的各种实施例是针对一种用于改善存储器件的数据安全性的技术。
在实施例中，存储器件可以包括：多个单元阵列；第一接口，适用于在所述多个单元阵列与主机装置之间输入/输出第一数据；第二接口，适用于在所述多个单元阵列与除主机装置以外的设备之间输入/输出第二数据；以及数据擦除电路，适用于当在其中第一接口被使用的第一模式切换至在其中第二接口被使用的第二模式时擦除所述多个单元阵列中的第一数据。
在实施例中，存储器件可以包括接口芯片和多个存储芯片，多个存储芯片层叠在接口芯片之上并且每个存储芯片包括单元阵列。接口芯片可以包括：第一接口，适用于在所述多个存储芯片与主机之间输入/输出第一数据；第二接口，适用于在所述多个存储芯片与除主机以外的设备之间输入/输出第二数据；以及数据擦除电路，适用于当在其中第一接口被使用的第一模式切换至在其中第二接口被使用的第二模式时擦除所述多个存储芯片中的第一数据。
在实施例中，存储器件的操作方法可以包括：在第一模式中，使用第一接口来在单元阵列与主机之间输入/输出第一数据；在第二模式中，使用第二接口来在除主机以外的设备与单元阵列之间输入/输出第二数据；以及当从第一模式切换至第二模式时，擦除单元阵列中的第一数据。
在实施例中，存储器件可以包括：接口芯片，适用于在第一模式和第二模式中，分别通过使用第一接口和第二接口来输入/输出数据；以及多个存储芯片，层叠在接口芯片之上并且适用于储存所述数据，其中，当从第一模式切换至第二模式时，接口芯片擦除所述多个存储芯片中的数据。
附图说明
图1是图示根据本发明的实施例的存储器件100的视图。
图2是图示根据本发明的实施例的图1的存储器件100的接口芯片110的实施例的配置图。
图3是图示根据本发明的另一个实施例的图1的存储器件100的接口芯片110的配置图。
图4是图示图1的存储器件100的操作的流程图。
具体实施方式
以下将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施并且不应当被解释为局限于本文中所阐述的实施例。更确切地说，这些实施例被提供使得本公开将是彻底且完整的，且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中指代相同的部分。
图1是图示根据本发明的实施例的存储器件100的视图。
参照图1，存储器件100可以包括多个层叠的芯片110～150。接口芯片110可以被设置在存储器件100的底部处，而存储芯片120～150可以层叠在接口芯片110之上。存储芯片120～150中的每个可以包括单元阵列。接口芯片110可以包括用于与存储芯片120～150接口的元件。存储芯片120～150与接口芯片110可以通过硅通孔(TSV)来交换数据。存储芯片120～150仅包括用于储存数据的元件，而接口芯片110包括用于接口的元件。因此，可以从存储器件100中消除具有相同功能的冗余电路，从而减小存储器件100的总面积。
存储器件100可以通过***器1耦接至主机装置2。主机装置2可以包括用于控制存储器件100的存储器控制器。例如，主机装置2可以是其中内嵌有存储器控制器的图形处理单元(GPU)或中央处理单元(CPU)。
接口芯片110可以包括两种类型的接口111和115。第一接口111可以是用于通过***器1与主机装置2通信的接口。命令和地址可以通过第一接口111来从主机装置2传送至存储器件100，以及数据可以在主机装置2与存储器件100之间传输和接收。第二接口115可以是使存储器件100能够耦接至用于测试存储器件100的其他装置(例如，测试设备)而非主机装置2的接口。第二接口115可以使存储器件100能够经由耦接至接口芯片110的焊盘(或引脚或直接访问球)来直接耦接至测试设备。可选地，第二接口115可以使存储器件100能够经由耦接至接口芯片110的焊盘(或引脚或直接访问球)来耦接至***器1，并通过***器1来耦接至测试设备。存储器件100可以通过第二接口115来耦接至测试设备，从而使存储器件100能够被测试。
如果存储器件100仅包括第一接口111，则由于存储器件100通过***器1耦接至主机装置2，因此不能在不穿过主机装置2的情况下访问存储器件100。结果，可能难以测试存储器件100。如果存储器件100包括第二接口115，则存储器件100可以被测试，因为无论主机装置2如何，存储器件100都可以通过第二接口115来访问。
如果除第一接口111以外，存储器件100还包括第二接口115，则可能出现数据安全性问题。即，通过第一接口111而储存在存储器件100中的关于主机装置2的重要信息可以通过第二接口115来访问以及流失。以下描述用于解决这种数据安全性问题的技术。
在图1中，存储器件100包括接口芯片110和存储芯片120～150。在某些实施例中，存储器件100可以由单个芯片形成，而第一接口111、第二接口115和单元阵列可以被包括在单个芯片中。
图2是图示根据本发明的实施例的图1中的存储器件100的接口芯片110的配置图。
参照图2，接口芯片110可以包括第一接口111、第二接口115和数据擦除电路210。
第一接口111可以通过耦接至***器1的微凸块(micro bump)201来从主机装置2接收用于控制存储器件100的命令、地址、数据和信号。第一接口111可以将接收到的信号处理为适用于存储芯片120～150的信号，并且通过TSV将处理过的信号传送至存储芯片120～150。如果在读取操作中时数据要被从存储芯片120～150传送至主机装置2，则第一接口111可以通过TSV来接收从存储芯片120～150读取的数据，可以将接收到的数据处理为适用于主机装置2的数据，以及可以通过微凸块201来将处理过的数据发送至主机装置2。第一接口111可以在第一模式被设置时(即，模式信号MODE是第一电平(例如，“低”电平)时)被激活。
第二接口115可以通过耦接至接口芯片110的焊盘(或引脚或直接访问球)202来耦接至用于测试存储器件100的其他装置而非主机装置2。第二接口115可以例如从耦接至焊盘202的测试设备来接收用于控制存储器件100的命令、地址、数据和信号。此外，第二接口115可以将接收到的信号处理为适用于存储芯片120～150的信号，并且通过TSV来将处理过的信号传送至存储芯片120～150。此外，如果在读取操作中时数据被从存储芯片120～150传送至测试设备，则第二接口115可以通过TSV来从存储芯片120～150接收数据，可以将接收到的数据处理为适用于测试设备的数据，以及可以通过焊盘202来将处理过的数据发送至测试设备。第二接口115可以在第二模式被设置时(即，在模式信号MODE处于第二电平(例如，“高”电平)时)被激活。第二接口115不是用于将数据高速传输至主机装置2或从主机装置2高速接收数据，而是用于测试存储器件100。因此，第二接口115所用的焊盘202的数量可以小于第一接口111所用的微凸块201的数量。
接口设置焊盘203可以用于设置第一模式和第二模式。如果接口设置焊盘203的电压电平处于“低”电平，则可以使用第一模式(在第一模式中存储器件100使用第一接口111)。如果接口设置焊盘203的电压电平处于“高”电平，则可以使用第二模式(在第二模式中存储器件100使用第二接口115)。缓冲器204可以使用接口设置焊盘203的电压电平作为输入信号并且可以输出模式信号MODE。
当第一模式切换至第二模式时，即，当模式信号MODE从“低”电平转变为“高”电平时，数据擦除电路210可以被激活，从而擦除存储芯片120～150的数据。数据擦除电路210可以通过将预定样式的数据写入存储芯片120～150中来擦除存储芯片120～150的数据。例如，数据擦除电路210可以通过将数据“0”写入存储芯片120～150全部中，将数据“1”写入存储芯片120～150全部中，或者将重复样式“0101”写入存储芯片120～150全部中来擦除存储芯片120～150的数据。数据擦除电路210可以通过TSV来将预定样式的数据写入存储芯片120～150中。如果除主机装置2以外的设备通过第二接口115来访问存储器件100，则由主机装置2储存在存储芯片120～150中的数据被数据擦除电路210擦除。可以防止由主机装置2储存在存储芯片120～150中的安全数据泄露至其他设备。即，可以改善存储器件100的数据安全性的安全。
图3是图示根据本发明的另一个实施例的图1的存储器件100的接口芯片110的配置图。
参照图3，与图2的实施例相比，接口芯片110还可以包括计数器电路310。
如果在模式信号MODE从“低”电平转变为“高”电平之后，模式信号MODE维持“高”电平以预定时间或更长时间，例如，三个时钟周期，则计数器电路310可以激活擦除信号ERASE。具体地，当模式信号MODE被激活为“高”电平时，计数器电路310可以被激活，并且可以对被激活的时钟CLK的数量计数。如果已经被激活的时钟CLK的数量是三或更大，则计数器电路310可以激活擦除信号ERASE。
与在图2的实施例中不同的是，数据擦除电路210可以响应于擦除信号ERASE的激活来擦除存储芯片120～150的数据。
在图3的实施例中，在模式信号MODE从“低”电平转变为“高”电平之后不立即擦除存储芯片120～150的数据，而是在模式信号MODE维持“高”电平以特定时间或更长时间之后擦除存储芯片120～150的数据。因此，其可以防止在模式信号MODE因噪声或毛刺而错误地暂时转变为“高”电平时擦除存储芯片120～150的数据。
图4是图示图1的存储器件100的操作的流程图。
参照图4，在第一模式中，即，当模式信号MODE是“低”电平时，在步骤S410处可以使用第一接口111来在存储器件100与主机装置2之间输入和输出数据。
在步骤S420处，可以终止第一模式(在其中使用第一接口)，而可以开始第二模式(在其中使用第二接口115)。即，在步骤S420处，模式信号MODE可以从“低”电平转变为“高”电平。
当第二模式开始时，在步骤S430处数据擦除电路210可以被激活，因此可以擦除储存在存储芯片120～150中的数据。因此，可以避免由主机装置2储存在存储芯片120～150中的数据流失至除主机装置2以外的设备的风险。
在步骤S440处，可以使用第二接口115来在存储器件100与除主机装置2以外的设备之间输入以及输出数据。例如，存储器件100可以耦接至测试设备，并且存储器件100可以被测试。
虽然已经出于说明的目的而描述了各种实施例，但是对于本领域技术人员将明显的是，在不脱离如所附权利要求书限定的本发明的精神和范围的情况下，可以做出各种改变和变型。
通过以上实施例可以看出，本申请提供了以下的技术方案：
技术方案1.一种存储器件，包括：
多个单元阵列；
第一接口，适用于在所述多个单元阵列与主机装置之间输入/输出第一数据；
第二接口，适用于在所述多个单元阵列与除主机装置以外的设备之间输入/输出第二数据；以及
数据擦除电路，适用于当在其中第一接口被使用的第一模式切换至在其中第二接口被使用的第二模式时，擦除所述多个单元阵列中的第一数据。
技术方案2.如技术方案1所述的存储器件，还包括：
接口设置焊盘，适用于判断是使用第一接口还是第二接口。
技术方案3.如技术方案2所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；以及
当接口设置焊盘的电压电平处于第二电平时，激活第二接口。
技术方案4.如技术方案2所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；
当接口设置焊盘的电压电平处于第二电平时，激活第二接口；以及
如果接口设置焊盘的电压电平从第一电平转变为第二电平并且维持第二电平以预定时间或更长时间，则数据擦除电路擦除所述多个单元阵列中的第一数据。
技术方案5.如技术方案1所述的存储器件，其中，数据擦除电路通过将预定样式的数据写入所述多个单元阵列中来擦除所述多个单元阵列中的第一数据。
技术方案6.一种存储器件，包括：
接口芯片；以及
多个存储芯片，层叠在接口芯片之上并且每个存储芯片包括单元阵列，
其中，接口芯片包括：
第一接口，适用于在所述多个存储芯片与主机之间输入/输出第一数据；
第二接口，适用于在所述多个存储芯片与除主机以外的设备之间输入/输出第二数据；以及
数据擦除电路，适用于当在其中第一接口被使用的第一模式切换至在其中第二接口被使用的第二模式时，擦除所述多个存储芯片中的第一数据。
技术方案7.如技术方案6所述的存储器件，还包括：
接口设置焊盘，耦接至接口芯片并且适用于判断是使用第一接口还是第二接口。
技术方案8.如技术方案7所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；以及
当接口设置焊盘的电压电平处于第二电平时，激活第二接口。
技术方案9.如技术方案7所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；
当接口设置焊盘的电压电平处于第二电平时，激活第二接口；以及
当接口设置焊盘的电压电平从第一电平转变为第二电平并且维持第二电平以预定时间或更长时间时，数据擦除电路擦除所述多个存储芯片中的第一数据。
技术方案10.如技术方案6所述的存储器件，其中，数据擦除电路通过将预定样式的数据写入所述多个存储芯片中来擦除所述多个存储芯片中的第一数据。
技术方案11.如技术方案7所述的存储器件，其中，接口芯片还包括：
计数器电路，适用于如果接口设置焊盘的电压电平从第一电平转变为第二电平并且维持第二电平以预定时间或更长时间则产生用于激活数据擦除电路的擦除信号。
技术方案12.一种存储器件的操作方法，包括：
在第一模式中，使用第一接口来在单元阵列与主机之间输入/输出第一数据；
在第二模式中，使用第二接口来在除主机以外的设备与所述单元阵列之间输入/输出第二数据；
当从第一模式切换至第二模式时，擦除所述单元阵列中的第一数据。
技术方案13.如技术方案12所述的操作方法，其中，擦除所述单元阵列中的第一数据包括：
将预定样式的数据写入所述单元阵列中。
技术方案14.如技术方案11所述的操作方法，其中，在擦除所述单元阵列的第一数据中，如果第二模式被维持了预定时间或更长时间，则擦除所述单元阵列中的第一数据。
技术方案15.一种存储器件，包括：
接口芯片，适用于在第一模式和第二模式中分别通过使用第一接口和第二接口来输入/输出数据；以及
多个存储芯片，层叠在接口芯片之上并且适用于储存所述数据，
其中，当从第一模式切换至第二模式时，接口芯片擦除所述多个存储芯片中的数据。
技术方案16.如技术方案15所述的存储器件，其中：
在第一模式中，接口芯片激活第一接口，并且通过第一接口来在所述多个存储芯片与主机之间输入/输出第一数据；以及
在第二模式中，接口芯片激活第二接口，并且通过第二接口来在所述多个存储芯片与测试设备之间输入/输出第二数据。

Claims (16)

1.一种存储器件，包括：
多个单元阵列；
第一接口，适用于在所述多个单元阵列与主机装置之间输入/输出第一数据；
第二接口，适用于在所述多个单元阵列与除主机装置以外的设备之间输入/输出第二数据；以及
数据擦除电路，适用于当在其中第一接口被使用的第一模式切换至在其中第二接口被使用的第二模式时，擦除储存在所述多个单元阵列中的所述第一数据的全部。
2.如权利要求1所述的存储器件，还包括：
接口设置焊盘，适用于判断是使用第一接口还是第二接口。
3.如权利要求2所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；以及
当接口设置焊盘的电压电平处于第二电平时，激活第二接口。
4.如权利要求2所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；
当接口设置焊盘的电压电平处于第二电平时，激活第二接口；以及
如果接口设置焊盘的电压电平从第一电平转变为第二电平并且维持第二电平以预定时间或更长时间，则数据擦除电路擦除所述多个单元阵列中的第一数据。
5.如权利要求1所述的存储器件，其中，数据擦除电路通过将预定样式的数据写入所述多个单元阵列中来擦除所述多个单元阵列中的第一数据。
6.一种存储器件，包括：
接口芯片；以及
多个存储芯片，层叠在接口芯片之上并且每个存储芯片包括单元阵列，
其中，接口芯片包括：
第一接口，适用于在所述多个存储芯片与主机之间输入/输出第一数据；
第二接口，适用于在所述多个存储芯片与除主机以外的设备之间输入/输出第二数据；以及
数据擦除电路，适用于当在其中第一接口被使用的第一模式切换至在其中第二接口被使用的第二模式时，擦除储存在所述多个存储芯片中的所述第一数据的全部。
7.如权利要求6所述的存储器件，还包括：
接口设置焊盘，耦接至接口芯片并且适用于判断是使用第一接口还是第二接口。
8.如权利要求7所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；以及
当接口设置焊盘的电压电平处于第二电平时，激活第二接口。
9.如权利要求7所述的存储器件，其中：
当接口设置焊盘的电压电平处于第一电平时，激活第一接口；
当接口设置焊盘的电压电平处于第二电平时，激活第二接口；以及
当接口设置焊盘的电压电平从第一电平转变为第二电平并且维持第二电平以预定时间或更长时间时，数据擦除电路擦除所述多个存储芯片中的第一数据。
10.如权利要求6所述的存储器件，其中，数据擦除电路通过将预定样式的数据写入所述多个存储芯片中来擦除所述多个存储芯片中的第一数据。
11.如权利要求7所述的存储器件，其中，接口芯片还包括：
计数器电路，适用于如果接口设置焊盘的电压电平从第一电平转变为第二电平并且维持第二电平以预定时间或更长时间则产生用于激活数据擦除电路的擦除信号。
12.一种存储器件的操作方法，包括：
在第一模式中，使用第一接口来在单元阵列与主机之间输入/输出第一数据；
在第二模式中，使用第二接口来在除主机以外的设备与所述单元阵列之间输入/输出第二数据；
当从第一模式切换至第二模式时，擦除储存在所述单元阵列中的所述第一数据的全部。
13.如权利要求12所述的操作方法，其中，擦除所述单元阵列中的第一数据包括：
将预定样式的数据写入所述单元阵列中。
14.如权利要求12所述的操作方法，其中，在擦除所述单元阵列的第一数据中，如果第二模式被维持了预定时间或更长时间，则擦除所述单元阵列中的第一数据。
15.一种存储器件，包括：
接口芯片，适用于在第一模式和第二模式中分别通过使用第一接口和第二接口来输入/输出数据；以及
多个存储芯片，层叠在接口芯片之上并且适用于储存所述数据，
其中，当从第一模式切换至第二模式时，接口芯片擦除储存在所述多个存储芯片中的所述数据的全部。
16.如权利要求15所述的存储器件，其中：
在第一模式中，接口芯片激活第一接口，并且通过第一接口来在所述多个存储芯片与主机之间输入/输出第一数据；以及
在第二模式中，接口芯片激活第二接口，并且通过第二接口来在所述多个存储芯片与测试设备之间输入/输出第二数据。
CN201510845379.0A 2015-04-06 2015-11-26 存储器件及其操作方法 Active CN106055268B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150048445A KR20160119582A (ko) 2015-04-06 2015-04-06 메모리 장치 및 이의 동작 방법
KR10-2015-0048445 2015-04-06

Publications (2)

Publication Number Publication Date
CN106055268A CN106055268A (zh) 2016-10-26
CN106055268B true CN106055268B (zh) 2020-10-16

Family

ID=57016048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510845379.0A Active CN106055268B (zh) 2015-04-06 2015-11-26 存储器件及其操作方法

Country Status (3)

Country Link
US (1) US9570120B2 (zh)
KR (1) KR20160119582A (zh)
CN (1) CN106055268B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133503A (ja) * 2017-02-16 2018-08-23 東芝メモリ株式会社 半導体記憶装置
JP2018152147A (ja) 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置及び方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315845A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 半导体集成电路
CN103065673A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 组合存储模块和具有组合存储模块的数据处理***
CN103165586A (zh) * 2011-12-14 2013-06-19 爱思开海力士有限公司 半导体堆叠封装体及其制造方法
CN103578564A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体装置
CN103855165A (zh) * 2012-11-30 2014-06-11 爱思开海力士有限公司 半导体存储器件及其制造方法
CN104183276A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 集成电路芯片和包括其的多芯片***
CN104425038A (zh) * 2013-08-30 2015-03-18 爱思开海力士有限公司 包括测试焊盘的半导体集成电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127737B2 (ja) * 2009-02-04 2013-01-23 株式会社東芝 半導体装置
JP2012155814A (ja) * 2011-01-28 2012-08-16 Elpida Memory Inc 半導体装置及びこれを備える情報処理システム
US8853847B2 (en) 2012-10-22 2014-10-07 International Business Machines Corporation Stacked chip module with integrated circuit chips having integratable and reconfigurable built-in self-maintenance blocks
JP6235423B2 (ja) * 2014-06-30 2017-11-22 東芝メモリ株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315845A (zh) * 2010-07-06 2012-01-11 海力士半导体有限公司 半导体集成电路
CN103065673A (zh) * 2011-10-20 2013-04-24 爱思开海力士有限公司 组合存储模块和具有组合存储模块的数据处理***
CN103165586A (zh) * 2011-12-14 2013-06-19 爱思开海力士有限公司 半导体堆叠封装体及其制造方法
CN103578564A (zh) * 2012-08-08 2014-02-12 爱思开海力士有限公司 半导体装置
CN103855165A (zh) * 2012-11-30 2014-06-11 爱思开海力士有限公司 半导体存储器件及其制造方法
CN104183276A (zh) * 2013-05-28 2014-12-03 爱思开海力士有限公司 集成电路芯片和包括其的多芯片***
CN104425038A (zh) * 2013-08-30 2015-03-18 爱思开海力士有限公司 包括测试焊盘的半导体集成电路

Also Published As

Publication number Publication date
CN106055268A (zh) 2016-10-26
US20160293229A1 (en) 2016-10-06
KR20160119582A (ko) 2016-10-14
US9570120B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
US10410685B2 (en) Memory device for performing internal process and operating method thereof
CN107257998B (zh) 具有裸片以执行刷新操作的设备
US9971505B2 (en) Memory systems including an input/output buffer circuit
CN106648954B (zh) 包括片上错误校正码电路的存储器件和***
US7802157B2 (en) Test mode for multi-chip integrated circuit packages
KR20100115805A (ko) 네트워크 온 칩 방법들, 장치들, 및 시스템들을 갖는 메모리 디바이스
US9460813B2 (en) Memory system
EP3971895B1 (en) Semiconductor memory device and system including the same
CN113223582A (zh) 以高速和低功率发送和接收数据的存储器设备
US11101016B2 (en) Test modes for a semiconductor memory device with stacked memory chips using a chip identification
KR20210157749A (ko) 메모리 장치 및 메모리 컨트롤러 사이 인터페이스를 위한 장치, 이를 포함하는 패키지 및 시스템
CN106055268B (zh) 存储器件及其操作方法
CN112400163B (zh) 存储器***及控制方法
US10379978B2 (en) Semiconductor device and system relating to data mapping
US11574661B1 (en) Shared command shifter systems and methods
US9570121B1 (en) Semiconductor devices and semiconductor systems including the same
US9589670B2 (en) Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
US9805824B2 (en) Semiconductor devices and semiconductor systems
CN110364195B (zh) 存储器件以及包括其的存储***
CN112652334A (zh) 存储器
US9761327B2 (en) Semiconductor devices to store test data in memory cell array
CN106448743B (zh) 参数设置电路和使用其的半导体装置
EP4191382A2 (en) Memory device, method of driving the memory device, and method of driving host device
US8836360B2 (en) Semiconductor device including integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant