CN104378074A - 用于e类异相功率放大器的组合电路 - Google Patents
用于e类异相功率放大器的组合电路 Download PDFInfo
- Publication number
- CN104378074A CN104378074A CN201410363089.8A CN201410363089A CN104378074A CN 104378074 A CN104378074 A CN 104378074A CN 201410363089 A CN201410363089 A CN 201410363089A CN 104378074 A CN104378074 A CN 104378074A
- Authority
- CN
- China
- Prior art keywords
- inductance
- output
- capacitor
- input
- combinational circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0294—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using vector summing of two or more constant amplitude phase-modulated signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2176—Class E amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
- H03H7/463—Duplexers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种基于E希莱克组合器的集总元件,该组合器相当于四分之一波长传输线组合器。所提出的使用的E类当量功率放大器电路源自于并联调谐的E类实施。所提出的低通当量在E类性能方面表现类似,但包括90度传输线。
Description
技术领域
本申请涉及E类异相功率放大器。特别地,涉及希莱克组合器用于这种放大器。
背景技术
过去,希莱克(Chireix)异相组合器通常基于四分之一波长传输线(QWTL)。近年来,已经提出基于变压器的实施。另一种选择是用基于集总元件T形网络的组合器来代替这些传输线。
所有这些方法都具有缺点。使用QWTL方案,其效率取决于异相角度和频率,因为希莱克补偿元件和QWTL都与频率有关。这对于宽带发射机是非常不希望的。一些基于变压器的方法依靠接合线用于实现变压器结构。变压器的性能取决于达到期望的并联接合线之间的磁耦合量。耦合的量易受工艺变化的影响,这导致这些结构的制造复杂、昂贵和/或不可靠,潜在地导致低产量。另外的基于变压器的方法依靠印刷电路板(PCB)传输线来实现变压器结构。虽然这可以改善在制造时的准确度,但是这些实施使用裸芯片技术和多层射频电路板来产生这些组合器。这可以导致它们昂贵和/或难以组合。Beltran et al.提出了一种集总元件结构(Ramon Beltran,Frederick H.Raab,和Arturo Velazquez发表的“HFoutphasing transmitter using class-E power amplifiers”,IEEE MTT-SDigest,第757-760页,2009年6月)包括串联谐振器(L和C元件的组合串联在组合器的输入端和输出端之间)。这难以在半导体封装内部高质量地实现。这些电路还需要大量的集总元件(电感L和电容器C)。
发明内容
根据本发明的第一方面,提供一种用于E类异相功率放大器的组合电路,E类异相功率放大器包括第一和第二分支放大器,组合电路包括:
第一输入节点,用于接收第一分支放大器的输出信号;
第二输入节点,用于接收第二分支放大器的输出信号;和
输出节点,用于提供组合的输出信号到负载;
第一电感(LE),第一电感在第一输入节点处串联连接,第一电感具有输入端和输出端,第一电感的输入端连接到第一输入节点;
第二电感(LE),第二电感在第二输入节点串联连接,第二电感具有输入端和输出端,第二电感的输入端连接到第二输入节点;
补偿电感(LCHIR),补偿电感与第一电感串联连接并且直接连接到输出节点;和
补偿电容器(CCHIR),补偿电容器与第二电感串联连接并且直接连接到输出节点。
这个电路提供适当的E类阻抗终端用于负载调制和希莱克补偿元件。它包括相对少量的电路元件并且适于集成在晶体管封装的内部。这是通过包含E类元件和希莱克补偿元件的功能并以少量元件完成两者的功能来实现的。组合电路是通过将并联调谐E类实施转换为低通等效电路得到的。所提出的等效电路在E类性能方面表现类似,并包含四分之一波长传输线。低通部分在封装集成方面具有优点,因为它可以不需要在封装内部实现串联谐振电路。这个属性,和需要少量元件一起,可以潜在地导致更高的产量,较低的组合复杂性,以及较低的成本。
根据第一方面的组合电路,希莱克补偿元件被提供在低通部分的输出端。这样潜在地避免需要实现平行(并联)电感,因为实质的电感是串联配置。
补偿电感提供希莱克补偿电感;以及补偿电容器提供希莱克补偿电容器。
组合电路还可以包含:第一电容器(CE),第一电容器具有连接到第一电感的输出端的一个端子和连接到地的另一个端子;以及第二电容器(CE),第二电容器具有连接到第二电感的输出端的一个端子以及连接到地的另一个端子。
第一电感以及第一电容器形成E类低通当量用于第一分支放大器。第二电感以及第二电容器形成E类低通当量用于第二分支放大器。
第二电容器以及补偿电容器可以一起在单个芯片上实现为金属绝缘体金属电容器。
MIMcap结构结合了并联电容器(第二电容器)以及串联电容器(补偿电容器)。
补偿电感(LCHIR)可以直接连接到第一电感的输出端;以及补偿电容器(CCHIR)可以直接连接到第二电感的输出端。
可选择地,组合电路还包括在第二电感的输出端的连接用于连接直流偏置电源。
该布置提供直流引线给第二分支放大器。可以经由偏置网络连接直流电源。偏置网络优选地在期望的射频工作频率起到开路的作用和对于直流以及调制频带(一般的在0Hz-100MHz范围内)起到低欧姆电阻的作用。偏置网络可以包括电感或者射频扼流圈,优选地包括铁磁心。
根据本发明的第第二方面,提供一种用于E类异相功率放大器的组合电路,E类异相功率放大器包括第一和第二分支放大器,组合电路包括:
第一输入节点,用于接收第一分支放大器的输出信号;
第二输入节点,用于接收第二分支放大器的输出信号;和
输出节点,用于提供组合的输出信号到负载;
第一电感(L,LE),第一电感在第一输入节点处串联连接,第一电感具有输入端和输出端,第一电感的输入端连接到第一输入节点;
第二电感(L,LE),第二电感在第二输入节点处串联连接,第二电感具有输入端和输出端,第二电感的输入端连接到第二输入节点;和
补偿电感(LCHIR,LCHIR2),补偿电感并联连接在第二输入节点和地之间。
第二方面的组合电路的设计使用与上述第一方面类似的原理以及具有类似的优点。
组合电路还可以包含:第一电容器(2CE,2C,CE),第一电容器并联连接在输出节点和地之间。
组合电路还可以包含补偿电容器(CCHIR),补偿电容器并联连接在第一输入节点和地之间。
在该电路布置中,希莱克补偿元件(补偿电容器和补偿电感)与E类组合器的输入端口并联布置。
与其它的布置相比较,该布置可以减少电路中需要的电感的值。在电感实现为接合线的情况下,这可能意味着接合线可以更短,潜在地使组合更容易和/或提高产量。
组合电路还可以包含另外的补偿电感(LCHIR1),另外的补偿电感与第一电感串联连接并直接连接到输出节点。
这种布置可以避免在第一输入节点处对并联电容器的需要。它可以同时避免对长的接合线的需要(在电感使用接合线实现的实施例中)。
补偿电感可以通过接合线或者通过印刷电路板(PCB)上的走线实现。
组合电路还可以包含:第二电容器(CE),第二电容器具有连接到第一电感的输出端的一个端子和连接到地的另一个端子。
另外的补偿电感(LCHIR1)可以直接连接到第一电感的输出端。
每个电容器和/或电感优选地实现为集总元件。
优选地,一个或多个电容器实现为金属-氧化物-半导体电容器;和/或一个或多个电感实现为接合线。
组合电路还可以包含:输出节点和负载之间的匹配电路。
每个分支放大器优选地包括功率晶体管。
还提供一种E类异相功率放大器模块,包括:第一和第二分支放大器;和上述的组合电路,布置为组合分支放大器的输出信号。
优选地,第一和第二分支放大器和组合电路一起集成在单个物理封装中。封装可以包含金属头和陶器的或者塑造的盖板,封入至少一个晶体管芯片,至少一个无源的芯片(例如,提供金属一氧化物一半导体电容器),和接合线。芯片被焊接到封装。
附图说明
以下,本申请将通过示例的方式参考附图进行描述,其中:
图1示出了根据本发明的第一方面的实施例的一种组合器的电路图;
图2示出了图1的组合器的实际实施的示意图;
图3示出了图1的组合器的一种可选的实际实施的示意图;
图4示出了根据本发明第二方面的第一实施例的组合器的电路图;
图5示出了图4的组合器的实际实施的示意图;
图6示出了根据本发明的第二方面的第二实施例的组合器的电路图;
图7示出了图6的组合器的实际实施的示意图;
图8示出了根据本发明的第三方面的实施例的组合器的电路图;
图9示出了图8的组合器的实际实施的示意图。
具体实施方式
本发明的实施例可以提供基于E类希莱克组合器的集总元件,该E类希莱克组合器与四分之一波长传输线组合器等效。与Beltran等提出的方案相反,这些电路可以将E类和希莱克补偿元件包含在一个紧凑的结构中,该结构可以是封装集成的并且具有潜在性高产量(较低的组合复杂性)和较低的成本。
在下面描述的实施例中所提出的E类等效功率放大器电路可以源自于传统的并联调谐E类实施。所提出的低通当量在E类性能方面表现类似,但包含90度传输线,因为与Beltran等提出的方案中图5所示的电路相比,其低通部分在它的谐振频率处具有类似的相位响应。低通部分在封装集成方面具有主要优点,因为它可以不需要在封装内部实现串联谐振电路。
参考图1-3,以下将描述本发明第一方面的实施例。图1示出了本实施例的电路图。包括两个分支放大器,每个分支放大器包括功率晶体管。在电路图中,第一分支放大器的功率晶体管具有电压源V1和并联电容COUT。类似地,第二分支放大器的功率晶体管具有电压源V2和并联电容COUT。组合电路具有第一输入节点10,用于接收第一分支放大器的输出信号;和第二输入节点12,用于接收第二分支放大器的输出信号。在输出侧,具有输出节点18,用于提供组合的输出信号到负载22。在输出节点18和负载22之间提供阻抗匹配网络24。
组合电路包括第一电感LE,第一电感LE在第一输入节点10处串联连接。第一电感具有输入端和输出端14,第一电感的输入端连接到第一输入节点10。第二电感LE,第二电感LE在第二输入节点12处串联连接。第二电感具有输入端和输出端16,第二电感的输入端连接到第二输入节点12。希莱克补偿电感LCHIR在第一电感的输出端14处与第一电感串联连接。补偿电感的另一端直接连接到输出节点18。同时,希莱克补偿电容器CCHIR在第二电感的输出端16处与第二电感串联连接。补偿电容器的另一端直接连接到输出节点18。第一电容器CE并联连接在第一电感的输出端处。第一电容器的一个端子被连接到第一电感的输出端14和第一电容器的另一个端子被连接到地。第二电容器CE被并联连接在第二电感的输出端处。第二电容器的一个端子被连接到第二电感的输出端16和第二电容器的另一个端子被连接到地。第一和第二电容器CE和第一和第二感应器LE提供用于构成E类放大器的低通当量。
第二电感LE的输出端16经由铁磁心电感20连接到直流偏置电源VDC。这提供直流供电到第二分支放大器。铁磁心是偏置网络的一个示例,偏置网络起到在期望的RF工作频率开路的作用和对于直流和调制频带(在本实施例中,在0Hz-100MHz范围内)起到低欧姆电阻的作用。到第一分支放大器的直流供电在图中没有示出,但可以用传统的方法提供。例如,它可以在印刷电路板(PCB)上的射频输出端路径中由传统的偏置技术实现,该偏置技术使用就阻抗而言与第二分支放大器相同的要求。
可以使用下面的公式得到各种元件参数:
这里,LE,CE,和RE是最佳E类元件值和ωO是期望的射频谐振频率。对于负载调制或者移相,品质因子,q,是1.3。RE是出现在晶体管的漏极的最佳E类负载电阻。对于q=1.3,近似地RE=0.585/(ωO*COUT)。例如,这示出在M.P.van der Heijden,et al.,发表的″A 19W high-efficiencywide-band CMOS-GaN class-E Chireix RF outphasing poweramplifier.″IEEE MTT-SIMS Digest,2011年6月。用于确定希莱克补偿元件参数的角度θC通过以下公式得到:
θC=arccos(10-BO/20)
其中BO是用于效率峰值的回退水平。回退水平参考从峰值功率水平的dB中,定义相对于希莱克异相功率放大器的峰值功率,效率峰值的位置。
在传统的E类方法中,L-C串联网络形成谐振器。对于用于E类的合理的负载品质因子(>5),会导致跨过电容器的过度的电压摆动,这可以导致在实践中电压击穿或者串联电阻的高损失。虽然在本实施例中有串联电容器CCHIR,但它不是用于谐振电路。当假定一种实际的品质因子用于元件,实际的电压摆动相当缓和且不会导致可靠性问题或者高损失。
本实施例具有希莱克补偿元件,希莱克补偿元件转换到低通部分的输出端。这避免需要实现并联电感用于第二分支放大器,这是一种优点。
图1的电路的实际实施在图2中示意地示出。图2示出了一种模块,包括两个功率晶体管用于各自的分支放大器,和组合电路。提供两个输入端引线30和32,用于接收信号,所述信号分别通过第一和第二分支放大器放大。这些输入端30和32通过接合线(由图1中的黑线示出)连接到各自的功率晶体管34。E类电感LE是用接合线实现,该接合线连接功率晶体管34到E类电容器CE。第一电容器CE由另一组接合线连接到输出端引线36。这些接合线形成希莱克补偿电感LCHIR。在第二分支,第二电容器CE(并联连接)和希莱克补偿电容器CCHIR(串联连接)一起作为单个芯片上的金属一绝缘体一金属电容器(MIMcaps)实现。PCB***38由另外的接合线连接到MIMcap结构。这用于经由感应引线(在图2中标示为VDC)直流偏置连接。
分离的电容器实现为硅金属氧化物氧化物半导体电容器(MOScaps)。整个模块被封入封装35中,包含金属头和陶器的或者塑料的盖板,其中晶体管管芯,无源管芯(MOScap)和接合线被封入其内。管芯被焊接到封装。在示例性的实施中,金属头由铜制成,但可以由其他的金属,例如铜钨合金制成。
在图3中示出了图1的电路的可选的实际实施。同样的元件用同样的附图标记表示。在这实施例中,不是在MIMeap结构中一起提供第二电容器CE和希莱克补偿电容器CCHIR,而是使用双输入端引线,双输出端引线模块并且串联的希莱克补偿电感LCHIR和希莱克补偿电容器CCHIR实现在模块外。结果,本模块的输出端引线40和42不再与组合电路的输出节点对应。第一和第二E类电容器各自连接到输出端引线40和42。调整这些电容器的电容以将引线40和42的电容考虑在内,从而在各种情况下,电容器和引线的组合电容达到期待值CE。补偿电感由印刷电路板(PCB)走线44实现,印刷电路板(PCB)走线44此时形成组合电路的输出节点。印刷电路板(PCB)走线44被连接到本模块的第一输出端引线40。第二印刷电路板(PCB)走线46被连接到第二输出端引线42。
补偿电容器CCHIR实现为表面安装器件(SMD),补偿电容器CCHIR被连接在第一和第二印刷电路板(PCB)走线44和46之间。
现在参考图4和5描述本发明的第二方面的第一实施例。图4示出了电路图和图5示出了实际实施的示意图。该电路的基本结构与本发明的第一方面相似,所以以下描述将集中于差异处。
该组合电路具有第一电感LE,第一电感LE在第一输入节点10处串联连接,第一电感LE具有连接到第一输入节点的输入端和连接到输出节点18的输出端。第二电感LE,第二电感LE在第二输入节点12处串联连接,第二电感LE具有连接到第二输入节点12的输入端和连接到输出节点18的输出端。希莱克补偿电感LCHIR在第二输入节点12和地之间并联连接。希莱克补偿电容器(CCHIR)在第一输入节点10和地之间并联连接。第一电容器2CE在输出节点18和地之间并联连接。
用于希莱克补偿元件的元件参数由以下公式得到:
其它元件参数与前面描述的本发明第一方面的实施例相同。
在本实施例中,来自2个E类功率放大器的信号在本模块的输出端引线处(输出节点18)组合,这也是并联电容节点(2CE)。希莱克补偿元件(CCHIR和LCHIR)被配置为并联到E类组合器的输入端口10和12。唯一的缺点是这些CCHIR有效增加第一分支放大器的输出电容,降低E类性能。
图5描述的实施例示出了补偿电容器通过接合线连接到在第一分支放大器中的功率晶体管34。该输出端形成组合电路的第一输入节点10并且它也是通过更长的接合线连接到输出端引线36。这些更长的接合线形成第一电感LE。
在第二分支中有类似的结构,其中功率晶体管34的输出端再一次通过长的接合线连接到输出端引线36,形成第二电感LE。补偿电感LCHIR是由另一套连接到功率晶体管34输出端的接合线形成。注意补偿电感LCHIR不是直接连接到地。相反,放置电容器CDC用于终止LCHIR接合线。将该电容器CDC包括在内提供RF短路到地并且避免造成直流短路。(CDC没有在图1的电路图中示出,因为图1是AC图。)
为了在输出节点18实现正确的并联电容,在输出端引线36旁边增加额外的并联电容器(输出端引线36经短的接合线连接到引线)并且调谐从而引线和MOS电容器的总电容等于2CE。
现在参考图6和7描述本发明的第二方面的第二实施例。图6示出了一种电路图和图7示出了实际实施的示意图。该电路的基本结构与本发明的第二方面相似。与第一实施例唯一的差异是除去了补偿电容器。相反,它的功能被包含在E类组合器结构中。这需要低通部分的元件参数的变化(从LE和CE变化为新的值L和C)和补偿电感LCHIR的值的变化。与第一实施例相比较,制造第一和第二电感L的接合线比制造相应的第一实施例中的电感LE的接合线更长。在一些实施中,这可以意味着第一实施例比第二实施例更容易组合并且具有更高的产量。
第二实施例中的元件参数如下:
现在参考图8和9描述本发明的第二方面的第三实施例。图8示出了一种电路图和图9示出了实际实施的示意图。该电路的结构是本发明第一方面和第二方面的混合。电路的第一分支(在第一输入节点10处连接到第一分支放大器的输出端)与上述的图1中的第一分支相同。它包括希莱克补偿电感LCHIR1,希莱克补偿电感LCHIR1与第一电感LE串联连接,和第一电容器CE在第一电感LE的输出端并联连接。电路的第二分支(连接到第二分支放大器的输出端)具有希莱克补偿电感LCHIR2,希莱克补偿电感LCHIR2在第二输入节点12并联连接。这使第二分支的结构与上述的第二方面的其它实施例相似。与本发明的第一方面的实施例相比较,除去了图1的希莱克补偿电容器CCHIR并用图8所示的希莱克补偿电感LCHIR2代替。
图8的布置解决了上述第一实施例中的CCHIR的潜在缺点,其中CCHIR增加了第一分支放大器的输出电容,降低了E类性能。同时,它通过变换CCHIR为输出端(而不是简单通过校准元件参数将其包含在内)避免了第二实施例中的长接合线的潜在缺点。这种变换导致串联电感LCHIR1。这样,低通部分的元件,E类放大器的LE和CE,保持不变;然而这些元件不能直接连接到单个输出端引线,因为存在补偿电感LCHIR1。相反,双输入端引线,双输出端引线模块被用于这个目的。
在图9中示意性地示出了该封装,在输出侧上具有两个引线50和52。第一输出端引线50相当于图3中封装的输出端引线40。第二输出端引线52被连接到组合电路的第二分支。具体地,它通过接合线被连接到第二功率晶体管,该接合线形成E类电感LE。它还通过短的接合线连接到分离的电容器,选择电容器的值从而电容器和引线52的组合电容为CE。与第二方面的其它实施例类似(参见图5和图7),在第二分支中的功率晶体管34经由希莱克补偿电感LCHIR2和射频短路电容器CDC被连接到地。
其它希莱克补偿电感LCHIR1可以实现在封装内部或者外部。在封装内部,它可以通过输出端引线50和52和/或两个电容器CE之间的接合线实现。在图9中用虚线椭圆形表示该接合线组。在封装的外部补偿电感LCHIR1可以用印刷电路板(PCB)上的走线实现,如图9中用虚线矩形54所不。
第三实施例中的元件参数如下:
在附图和之前的描述中详细地记载了本发明,这种实施例和描述是说明性的或者是示范的而非限制;本发明不局限于实施例所披露的内容。
所披露实施例的其他变化可以通过本领域技术人员在实施所提出的发明、研究附图、披露和附加的权利要求后理解和影响。在权利要求中,术语”包括”不排除其他的元件或者步骤,以及不定冠词“一种”不排除那些元件的复数。任何在权利要求中的附图标记不应该被限制范围。
Claims (15)
1.一种用于E类异相功率放大器的组合电路,其特征在于,E类异相功率放大器包括第一和第二分支放大器,组合电路包括:
第一输入节点,用于接收第一分支放大器的输出信号;
第二输入节点,用于接收第二分支放大器的输出信号;和
输出节点,用于提供组合的输出信号到负载;
第一电感(LE),第一电感在第一输入节点处串联连接,第一电感具有输入端和输出端,第一电感的输入端连接到第一输入节点;
第二电感(LE),第二电感在第二输入节点处串联连接,第二电感具有输入端和输出端,第二电感的输入端连接到第二输入节点;
补偿电感(LCHIR),补偿电感与第一电感串联连接并且直接连接到输出节点;和
补偿电容器(CCHIR),补偿电容器与第二电感串联连接并且直接连接到输出节点。
2.根据权利要求1所述的组合电路,其特征在于,还包括:
第一电容器(CE),第一电容器具有连接到第一电感的输出端的一个端子和连接到地的另一个端子;和
第二电容器(CE),第二电容器具有连接到第二电感的输出端的一个端子和连接到地的另一个端子。
3.根据权利要求2所述的组合电路,其特征在于,第二电容器和补偿电容器一起在单个芯片上被实现为金属-绝缘体-金属电容器。
4.根据权利要求1-3任一项所述的组合电路,其特征在于,
补偿电感(LCHIR)直接连接到第一电感的输出端;和
补偿电容器(CCHIR)直接连接到第二电感的输出端。
5.根据权利要求1-5任一项所述的组合电路,其特征在于,还包括在第二电感的输出端的连接用于连接直流偏置电源。
6.一种用于E类异相功率放大器的组合电路,其特征在于,E类异相功率放大器包括第一和第二分支放大器,组合电路包括:
第一输入节点,用于接收第一分支放大器的输出信号;
第二输入节点,用于接收第二分支放大器的输出信号;和
输出节点,用于提供组合的输出信号到负载;
第一电感(L,LE),第一电感在第一输入节点处串联连接,第一电感具有输入端和输出端,第一电感的输入端连接到第一输入节点;
第二电感(L,LE),第二电感在第二输入节点处串联连接,第二电感具有输入端和输出端,第二电感的输入端连接到第二输入节点;和
补偿电感(LCHIR,LCHIR2),补偿电感并联连接在第二输入节点和地之间。
7.根据权利要求6所述的组合电路,其特征在于,还包括第一电容器(2CE,2C,CE),第一电容器并联连接在输出节点和地之间。
8.根据权利要求6或者7所述的组合电路,其特征在于,还包括补偿电容器(CCHIR),补偿电容器并联连接在第一输入节点和地之间。
9.根据权利要求6或7所述的组合电路,其特征在于,还包括另外的补偿电感(LCHIR1),另外的补偿电感与第一电感串联连接并且直接连接到输出节点。
10.根据权利要求9所述的组合电路,其特征在于,还包括:
第二电容器(CE),第二电容器具有连接到第一电感的输出端的一个端子和连接到地的另一个端子。
11.根据权利要求9或10的组合电路,其特征在于,另外的补偿电感(LCHIR1)直接连接到第一电感的输出端。
12.根据前述任一权利要求所述的组合电路,其特征在于,每个电容器和/或电感实现为集总元件。
13.根据权利要求12所述的组合电路,其特征在于,还包括:
一个或多个电容器实现为金属-氧化物-半导体电容器;和/或
一个或多个电感实现为接合线。
14.根据前述任一权利要求所述的组合电路,其特征在于,还包括输出节点和负载之间的匹配电路。
15.一种E类异相功率放大器模块,其特征在于,包括:
第一和第二分支放大器;和
根据前述任一权利要求所述的组合电路,所述组合电路被布置为组合分支放大器的输出信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP13180416.3A EP2838195B1 (en) | 2013-08-14 | 2013-08-14 | Combiner circuit for a class-e outphasing power amplifier |
EP13180416.3 | 2013-08-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104378074A true CN104378074A (zh) | 2015-02-25 |
CN104378074B CN104378074B (zh) | 2019-05-07 |
Family
ID=49000313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410363089.8A Active CN104378074B (zh) | 2013-08-14 | 2014-07-28 | 用于e类异相功率放大器的组合电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9444421B2 (zh) |
EP (1) | EP2838195B1 (zh) |
CN (1) | CN104378074B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107528554A (zh) * | 2016-06-17 | 2017-12-29 | 英飞凌科技美国公司 | 紧凑的希莱克合并器和阻抗匹配电路 |
CN108206677A (zh) * | 2016-12-20 | 2018-06-26 | 恩智浦美国有限公司 | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 |
CN108336975A (zh) * | 2018-01-05 | 2018-07-27 | 中兴通讯股份有限公司 | 异相功率放大器及其实现输出匹配的方法和装置、功放支路 |
CN108880501A (zh) * | 2018-06-22 | 2018-11-23 | 杭州电子科技大学 | 一种宽带异相功率合成器 |
CN112671357A (zh) * | 2020-12-31 | 2021-04-16 | 锐石创芯(深圳)科技有限公司 | 低噪声放大电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10547279B2 (en) | 2017-11-17 | 2020-01-28 | Kabushiki Kaisha Toshiba | Switched amplifier |
US10938358B2 (en) | 2018-10-31 | 2021-03-02 | Kabushiki Kaisha Toshiba | Digital power amplifier |
WO2021005633A1 (ja) * | 2019-07-05 | 2021-01-14 | 三菱電機株式会社 | アウトフェージング増幅器及び通信装置 |
US11356069B2 (en) | 2019-10-21 | 2022-06-07 | Kabushiki Kaisha Toshiba | Digital power amplifier |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5903827A (en) * | 1995-07-07 | 1999-05-11 | Fujitsu Compound Semiconductor, Inc. | Single balanced frequency downconverter for direct broadcast satellite transmissions and hybrid ring signal combiner |
US5939939A (en) * | 1998-02-27 | 1999-08-17 | Motorola, Inc. | Power combiner with harmonic selectivity |
US7696841B2 (en) * | 2005-06-23 | 2010-04-13 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Power amplifier utilizing quadrature hybrid for power dividing, combining and impedance matching |
US7893762B2 (en) * | 2005-12-30 | 2011-02-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Efficient composite amplifier |
EP2011231B1 (en) * | 2006-04-21 | 2011-06-08 | Telefonaktiebolaget LM Ericsson (publ) | Output networks in combination with chireix system |
US8174322B2 (en) * | 2010-05-04 | 2012-05-08 | Nxp B.V. | Power control of reconfigurable outphasing chireix amplifiers and methods |
US8203386B2 (en) * | 2010-05-04 | 2012-06-19 | Nxp B.V. | Reconfigurable outphasing Chireix amplifiers and methods |
EP2461335B1 (en) | 2010-12-03 | 2015-09-23 | Nxp B.V. | Bond wire transformer |
-
2013
- 2013-08-14 EP EP13180416.3A patent/EP2838195B1/en active Active
-
2014
- 2014-07-28 US US14/444,736 patent/US9444421B2/en active Active
- 2014-07-28 CN CN201410363089.8A patent/CN104378074B/zh active Active
Non-Patent Citations (3)
Title |
---|
M.THIAN ET AL: "Power combining techniques into unbalanced loads for class-e and inverse class-e amplifier", 《IET MICROWAVES ANTENNAS & PROPAGATION》 * |
REMBOLD B ET AL: "Power combiner for LINC amplifier", 《ELECTRONICS LETTERS, IEE STEVENAGE, GB》 * |
SUNGHO LEE ET AL: "A CMOS outphasing power amplifier with integrated single-ended Chireix combiner", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, IEEE, US》 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107528554A (zh) * | 2016-06-17 | 2017-12-29 | 英飞凌科技美国公司 | 紧凑的希莱克合并器和阻抗匹配电路 |
CN107528554B (zh) * | 2016-06-17 | 2021-02-09 | 英飞凌科技美国公司 | 紧凑的希莱克合并器和阻抗匹配电路 |
CN108206677A (zh) * | 2016-12-20 | 2018-06-26 | 恩智浦美国有限公司 | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 |
CN108206677B (zh) * | 2016-12-20 | 2023-09-26 | 恩智浦美国有限公司 | 用于具有增强视频带宽的rf功率放大器的多基带终端组件 |
CN108336975A (zh) * | 2018-01-05 | 2018-07-27 | 中兴通讯股份有限公司 | 异相功率放大器及其实现输出匹配的方法和装置、功放支路 |
CN108336975B (zh) * | 2018-01-05 | 2022-02-22 | 中兴通讯股份有限公司 | 异相功率放大器及其实现输出匹配的方法和装置、功放支路 |
CN108880501A (zh) * | 2018-06-22 | 2018-11-23 | 杭州电子科技大学 | 一种宽带异相功率合成器 |
CN112671357A (zh) * | 2020-12-31 | 2021-04-16 | 锐石创芯(深圳)科技有限公司 | 低噪声放大电路 |
Also Published As
Publication number | Publication date |
---|---|
EP2838195A1 (en) | 2015-02-18 |
CN104378074B (zh) | 2019-05-07 |
US9444421B2 (en) | 2016-09-13 |
EP2838195B1 (en) | 2018-10-03 |
US20150048899A1 (en) | 2015-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104378074A (zh) | 用于e类异相功率放大器的组合电路 | |
US9621115B1 (en) | Amplifier devices with in-package transmission line combiner | |
US10381984B2 (en) | Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors | |
US10284147B2 (en) | Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs | |
CN102480272B (zh) | 射频放大器 | |
US9531328B2 (en) | Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof | |
US10742178B2 (en) | Broadband power transistor devices and amplifiers and methods of manufacture thereof | |
EP3836210A1 (en) | Integrated multiple-path power amplifier | |
US9979360B1 (en) | Multi baseband termination components for RF power amplifier with enhanced video bandwidth | |
US9450545B2 (en) | Dual-band semiconductor RF amplifier device | |
TW201931764A (zh) | 以多種半導體技術實施的多級功率放大器 | |
EP3672072A1 (en) | Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture | |
CN108233881A (zh) | 紧凑型f类芯片和接线匹配拓扑结构 | |
US20200059204A1 (en) | Amplifiers with broadband impedance matching and methods of manufacture thereof | |
CN111510077A (zh) | 一种宽带多赫蒂放大器 | |
US11528012B2 (en) | Active balun circuit, power amplifier circuit, and power amplifier module | |
CN110417357B (zh) | 一种紧凑型集成多赫蒂放大器 | |
US9991854B1 (en) | Power amplifier output circuit arrangements with mutual coupling between inductors | |
US10784821B2 (en) | High power radio frequency amplifiers and methods of manufacture thereof | |
US9070565B2 (en) | Power RF amplifiers | |
Meshcheriakov et al. | Fully monolithically integrated X-band power amplifier without external matching | |
US20240162862A1 (en) | Amplifier device with low frequency resonance decoupling circuitry | |
Liu et al. | Integrated passive technology for wireless basestation applications | |
JP2022512148A (ja) | 高周波パワートランジスタと高周波電力増幅器 | |
Terlemez et al. | An X-Band SiGe driver amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20151106 Address after: Holland Ian Deho Finn Applicant after: NXP BV Address before: Holland Ian Deho Finn Applicant before: NXP BV |
|
CB02 | Change of applicant information |
Address after: Nijmegen Applicant after: AMPLEON NETHERLANDS B.V. Address before: Holland Ian Deho Finn Applicant before: NXP BV |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |