TWI742935B - 功率放大模組 - Google Patents

功率放大模組 Download PDF

Info

Publication number
TWI742935B
TWI742935B TW109140708A TW109140708A TWI742935B TW I742935 B TWI742935 B TW I742935B TW 109140708 A TW109140708 A TW 109140708A TW 109140708 A TW109140708 A TW 109140708A TW I742935 B TWI742935 B TW I742935B
Authority
TW
Taiwan
Prior art keywords
transistor
power
rows
block
amplifier module
Prior art date
Application number
TW109140708A
Other languages
English (en)
Other versions
TW202125969A (zh
Inventor
近藤将夫
竹中幹一郎
田中聡
筒井孝幸
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020155001A external-priority patent/JP2021100235A/ja
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202125969A publication Critical patent/TW202125969A/zh
Application granted granted Critical
Publication of TWI742935B publication Critical patent/TWI742935B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本發明提供能夠抑制電晶體列所占的區域的長度的長大化、且抑制從電晶體到阻抗轉換電路的寄生電阻的增大、寄生電感的偏差的增大的功率放大模組。半導體晶片包括複數個電晶體列。與複數個電晶體列對應地配置有與電晶體的集極連接的第一凸塊，配置有與射極連接的第二凸塊。電晶體列沿著凸多邊形的邊配置。設置於電路板的第一焊盤以及第二焊盤分別與第一凸塊以及的第二凸塊連接。第一阻抗轉換電路將第一焊盤和訊號輸出端子連接。電晶體列的複數個電晶體被分組為複數個組，第一阻抗轉換電路包括針對每個組配置的電抗元件。

Description

功率放大模組
本發明涉及功率放大模組。
在多級結構的高頻功率放大電路的最終級（功率級）使用相互並聯連接的複數個電晶體。在功率級的放大電路與負載之間***用於阻抗匹配的阻抗轉換電路。一般而言，使用將功率級放大電路的輸出阻抗轉換為高阻抗的阻抗轉換電路。
為了功率放大電路的高輸出化，需要使大電流流過從作為電晶體組的訊號輸出端口的集極到阻抗轉換電路的輸入端口的訊號路徑。訊號路徑中的損耗與電流的平方和寄生電阻的積成比例。因此，若流過的電流變大，則損耗與其平方成比例地變大。另一方面，由於在經由阻抗轉換電路後阻抗變高，電流減少，所以影響損耗的寄生電阻的貢獻量變小。因此，為了減少損耗來實現高輸出化，期望減少從電晶體的集極到阻抗轉換電路的輸入端口的大電流流過的訊號路徑的寄生電阻。
另外，在各個電晶體中，若在從集極到阻抗轉換電路的輸入端口的訊號路徑中產生的寄生電阻和寄生電感在複數個電晶體之間有偏差，則在複數個電晶體之間產生動作的偏差。複數個電晶體之間的動作的偏差成為使高頻功率放大電路的輸出降低的重要因素。
為了高輸出化，提出對功率級放大電路的複數個電晶體的配置下了工夫的功率放大模組（專利文獻1）。在該功率放大模組中，將複數個電晶體配置成1列，使複數個電晶體的集極相互連接並與訊號輸出用凸塊連接。
專利文獻1：日本特開2000－106386號公報
若為了實現功率放大電路的進一步的高輸出化而增加電晶體的個數，則排成一列的複數個電晶體所占的區域變長。其結果是，根據電晶體，從訊號輸出端口到阻抗轉換電路的訊號路徑變長，寄生電阻增加。另外，從電晶體的訊號輸出端口到阻抗轉換電路的長度的偏差變大。
本發明的目的在於提供即使增加電晶體的個數，也能夠抑制複數個電晶體列所占的區域的長度的長大化、且抑制從電晶體到阻抗轉換電路的寄生電阻的增大、寄生電感的偏差的增大的功率放大模組。
根據本發明的一個觀點，提供一種功率放大模組， 具有電路板和安裝於上述電路板的半導體晶片， 上述半導體晶片具備： 基板；以及 形成於上述基板的複數個電晶體列， 上述複數個電晶體列的每一列包括排列成直線狀的複數個功率級電晶體， 上述複數個功率級電晶體的每一個是具有作為接地端口的射極或者源極、作為訊號輸出端口的集極或者汲極、作為訊號輸入端口的基極或者閘極的雙極電晶體或者場效應電晶體， 上述半導體晶片進而具備： 複數個第一凸塊，與上述複數個電晶體列的每一列對應地配置，並與對應的電晶體列所包括的上述複數個功率級電晶體的訊號輸出端口連接；以及 複數個第二凸塊，與上述複數個電晶體列的每一列對應地配置，並與對應的電晶體列所包括的上述複數個功率級電晶體的接地端口連接， 上述複數個電晶體列分別沿著凸多邊形的複數個邊配置， 上述電路板具備： 複數個第一焊盤，分別與上述複數個第一凸塊連接； 複數個第二焊盤，分別與上述複數個第二凸塊連接； 接地圖案，與上述複數個第二焊盤連接； 訊號輸出端子；以及 第一阻抗轉換電路，將上述複數個第一焊盤和上述訊號輸出端子連接， 上述複數個功率級電晶體被分組為複數個組，上述第一阻抗轉換電路包括針對上述複數個組的每一組配置的複數個獨立電抗元件。
藉由將複數個電晶體列分別沿著凸多邊形的複數個邊配置，由此與沿著一條直線配置的情況相比，能夠抑制電晶體列的長度的長大化。藉由與功率級電晶體的每一組對應地配置第一阻抗轉換電路的獨立電抗元件，能夠縮短從功率級電晶體到第一阻抗轉換電路的訊號路徑。其結果是，可以抑制該訊號路徑的寄生電阻的增大、寄生電感的偏差的增大。
［第一實施例］ 參照圖1至圖5的圖式，對第一實施例的功率放大模組進行說明。
圖1是表示第一實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。第一實施例的功率放大模組具有半導體晶片和電路板。在圖1中，對形成於半導體晶片的導體膜附加相對濃的陰影，對形成於電路板的導體膜附加相對淡的陰影。
首先，對半導體晶片的結構進行說明。半導體晶片具備由半導體構成的基板、和配置在該基板上的2列電晶體列12。2列電晶體列12的每一列包括排列成直線狀的複數個（例如12個）功率級電晶體13。複數個功率級電晶體13的每一個屬於2列電晶體列12中的任意一列。功率級電晶體13的每一個是具備作為訊號輸出端口的集極、作為訊號輸入端口的基極以及作為接地端口的射極的雙極電晶體。對於功率級電晶體13的詳細的構造，之後參照圖3以及圖4進行說明。在本說明書中，有時將電晶體列12的複數個功率級電晶體13的訊號輸出端口、訊號輸入端口以及接地端口分別稱為電晶體列12的訊號輸出端口、電晶體列12的訊號輸入端口以及電晶體列12的接地端口。
複數個功率級電晶體13的每一個包括在俯視時在與功率級電晶體13的排列方向（以下，稱為電晶體列12的長度方向。）正交的方向上較長的集極檯面20。集極檯面20包括層疊的集極層、基極層、射極層。
2個電晶體列12分別在俯視時沿著長方形的虛擬的凸多邊形30的相互對向的兩條邊配置。與兩個電晶體列12的每一列對應地配置有第一凸塊21以及第二凸塊22。在從凸多邊形30的幾何中心觀察時，複數個第一凸塊21的每一個配置在比對應的第二凸塊22更遠的位置。兩個第一凸塊21的每一個分別經由集極佈線14與對應的電晶體列12的訊號輸出端口連接。兩個第二凸塊22的每一個與對應的電晶體列12的接地端口連接。在複數個功率級電晶體13的基極分別連接有基極佈線15（參照圖3）。即，在2列電晶體列12的每一列的訊號輸入端口連接有複數個基極佈線15。
在俯視時，基極佈線15分別從配置有功率級電晶體13的集極檯面20的區域朝向凸多邊形30的內側被引出。第二凸塊22被配置於在俯視時與功率級電晶體13的集極檯面20重疊的位置，具有在功率級電晶體13的排列方向上較長的形狀。集極佈線14從複數個功率級電晶體13的集極檯面20之間的區域朝向凸多邊形30的外側被引出，按每個電晶體列12而捆束成一個。第一凸塊21被配置在與集極佈線14的捆束的部分重疊的位置。每個第一凸塊21具有在與對應的電晶體列12的長度方向平行的方向上較長的形狀。
按照兩個電晶體列12的每一列配置的兩個集極佈線14經由設置於半導體晶片的電阻元件46而相互連接。
接下來，對電路板的結構進行說明。在俯視時，在與兩個第一凸塊21重疊的區域分別配置有第一焊盤101。輸出佈線103從兩個第一焊盤101的每一個朝向凸多邊形30的外側延伸。兩個輸出佈線103分別與第一電源佈線106連接。從第一電源佈線106經由輸出佈線103、第一焊盤101、第一凸塊21、集極佈線14對功率級電晶體13的集極施加電源電壓Vcc1。
在兩個輸出佈線103的前端分別連接有晶片電容121的一個端子。兩個晶片電容121的另一個端子分別與輸出佈線104連接。
輸出佈線104從與兩個晶片電容121的每一個連接的位置向2個方向延伸。輸出佈線104的向一個方向延伸的部分在其前端被接地。輸出佈線104中的、從與晶片電容121連接的位置到接地位置的部分作為電感122發揮作用。輸出佈線104中的、從與一個晶片電容121連接的位置向另一個方向延伸的部分、以及從與另一個晶片電容121連接的位置向另一個方向延伸的部分在合流位置104J連接。合流位置104J與訊號輸出端子110連接。從訊號輸出端子110輸出被放大的輸出訊號Pout。
在合流位置104J與連接於兩個晶片電容121的位置之間的輸出佈線104分別連接有晶片電容124的一個端子。兩個晶片電容124的另一個端子分別與接地用焊盤125連接。接地用焊盤125被接地。輸出佈線104中的、從與晶片電容121連接的位置到與晶片電容124連接的位置的部分作為電感123發揮作用。
與從合流位置104J到兩個接地位置的輸出佈線104分別連接的晶片電容121、124、以及由輸出佈線104構成的電感122、123構成第一阻抗轉換電路120。兩個第一阻抗轉換電路120分別連接第一焊盤101和訊號輸出端子110。兩個第一焊盤101分別作為第一阻抗轉換電路120的輸入位置發揮功能。
第一阻抗轉換電路120按照每個第一焊盤101配置。即，與兩個電晶體列12的各訊號輸出端口對應地配置第一阻抗轉換電路120。第一阻抗轉換電路120具有對對應的電晶體列12的輸出阻抗進行轉換的功能、和對從兩個電晶體列12分別輸出的高頻訊號的功率進行合成的功能。
從分別與兩個電晶體列12對應的第一凸塊21到訊號輸出端子110的訊號路徑的長度大致相等。因此，關於從一個電晶體列12輸出的高頻訊號和從另一個電晶體列12輸出的高頻訊號，在訊號輸出端子110不會產生相移。例如，如果兩個訊號路徑的長度的差為兩者的長度的平均值的20％以下，則能夠說“大致相等”。
圖2是第一實施例的功率放大模組的一部分的剖視圖。在電路板100倒裝安裝有半導體晶片10。作為電路板100，例如使用印刷電路板。半導體晶片10包括由半導體構成的基板11，在基板11的與電路板100對向的面設置有兩個集極墊27以及兩個射極墊28。在兩個集極墊27的表面分別形成有兩個第一凸塊21。在兩個射極墊28的表面分別形成有兩個第二凸塊22。
兩個集極墊27分別經由設置於半導體晶片10的集極佈線14（圖1）與複數個功率級電晶體13（圖1）的訊號輸出端口連接。兩個射極墊28分別與對應的電晶體列12的複數個功率級電晶體13（圖1）的射極（接地端口）連接。
電路板100具有設置於安裝有半導體晶片10的面的兩個第一焊盤101以及兩個第二焊盤102。兩個輸出佈線103分別從兩個第一焊盤101延伸。在電路板100的內層、以及與安裝有半導體晶片10的面相反側的面配置有複數個接地圖案105。複數個接地圖案105藉由複數個導通孔導體而相互連接。第二焊盤102與多個接地圖案105連接。
接下來，參照圖3以及圖4，對功率級電晶體13的結構進行說明。 圖3是表示功率級電晶體13的複數個構成要素的俯視時的位置關係的圖，圖4是圖3的點劃線4―4處的剖視圖。在圖4中，省略金屬佈線層間的絕緣膜的記載。
在由半導體構成的基板11上配置有n型的子集極層19。在子集極層19的一部分的區域上依次層疊n型的集極層18、p型的基極層17、n型的射極層16。集極層18、基極層17以及射極層16構成集極檯面20。在射極層16的一部分的區域上配置有n型的射極檯面16M。集極層18、基極層17以及射極層16例如分別由n型GaAs、p型GaAs、n型InGaP形成，構成異質結雙極電晶體（HBT）。
在子集極層19上配置有集極電極31，以在俯視時夾著集極檯面20。集極電極31經由子集極層19與集極層18連接。
在射極層16上配置有基極電極32，以在俯視時從三方圍繞射極檯面16M。基極電極32經由在厚度方向上貫通射極層16的合金層與基極層17連接。在射極檯面16M上配置有射極電極33。射極電極33經由射極檯面16M與射極層16連接。在圖1中未示出集極電極31、基極電極32以及射極電極33等。
在集極電極31上配置有集極佈線14。在射極電極33上配置有射極佈線34。在射極佈線34上配置有射極墊28。射極墊28與兩個電晶體列12的每一列對應地配置，並使對應的電晶體列12的複數個功率級電晶體13的射極電極33相互連接。在射極墊28上配置有第二凸塊22。
雖然在圖4所示的剖面中沒有出現，但在集極佈線14上還配置有配置於與射極墊28相同的導體層內的集極墊。第一凸塊21（圖1）經由該集極墊與集極佈線14連接。
基極佈線15與基極電極32連接。基極佈線15與級間訊號佈線35交叉，在交叉位置形成電容36。級間訊號佈線35與兩個電晶體列12的每一列對應地配置。基極佈線15經由基極鎮流電阻元件37與偏置佈線38連接。在圖1中，省略級間訊號佈線35、基極鎮流電阻元件37、偏置佈線38等的記載。
圖5是第一實施例的功率放大模組的等效電路圖。 形成於半導體晶片10的兩個電晶體列12分別構成兩個功率級放大電路45。並且，在半導體晶片10設置有前級放大電路40、第二阻抗轉換電路50以及電阻元件46。向前級放大電路40輸入高頻的輸入訊號Pin。
從第二電源佈線107經由電感51對前級放大電路40的訊號輸出端口施加電源電壓Vcc2。前級放大電路40的訊號輸出端口經由電容52與兩個功率級放大電路45連接。具體而言，前級放大電路40的訊號輸出端口經由電容52以及電容36、基極佈線15（圖3）與電晶體列12的訊號輸入端口連接。電容52以及電感51構成第二阻抗轉換電路50。第二阻抗轉換電路50具有使前級放大電路40的輸出阻抗與功率級放大電路45的輸入阻抗匹配的功能。在圖1中，省略前級放大電路40以及第二阻抗轉換電路50的記載。
分別從第一電源佈線106對兩個功率級放大電路45施加電源電壓Vcc1。在兩個功率級放大電路45的訊號輸出端口之間連接有電阻元件46。電阻元件46具有使高頻動作穩定的功能。
在電路板100設置有兩個第一阻抗轉換電路120。兩個第一阻抗轉換電路120的每一個包括晶片電容121、124以及電感122、123。兩個第一阻抗轉換電路120的輸出端均連接到訊號輸出端子110。從訊號輸出端子110輸出被放大的輸出訊號Pout。
兩個第一阻抗轉換電路120分別將功率級放大電路45的輸出阻抗轉換為高阻抗。並且，兩個第一阻抗轉換電路120具有對兩個功率級放大電路45的輸出訊號的功率進行合成的功能。
當將2列電晶體列12的每一列視為一個組以使得2列電晶體列12和兩個組一對一地對應時，構成第一阻抗轉換電路120的電感122、123以及晶片電容121、124等電抗元件與兩個組的每一組對應地配置。在本說明書中，將與每個組分別對應地配置的電抗元件稱為獨立電抗元件。在第一實施例中，由於2列電晶體列12和兩個組一對一地對應，所以無需特別區分電晶體列和組，但“電晶體列”是著眼於功率級電晶體13的幾何配置而定義的，“組”是著眼於電抗元件的連接而定義的。例如，可以說複數個功率級電晶體13中的集極彼此短路的功率級電晶體13屬於同一組。
接下來，與圖6、圖7、圖8所示的比較例進行對比，來說明第一實施例的優異的效果。
圖6、圖7、圖8分別是表示設置於比較例的功率放大模組的半導體晶片的複數個功率級電晶體13、以及電路板100上的佈線的俯視時的位置關係的圖。
在圖6所示的比較例中，複數個功率級電晶體13沿著一條虛擬的直線配置成一列。在由複數個功率級電晶體13構成的電晶體列的單側配置有與集極連接的第一凸塊21。電路板100上的第一焊盤101與第一凸塊21連接。第一焊盤101經由輸出佈線103以及一個第一阻抗轉換電路120與訊號輸出端子110連接。
在圖7所示的比較例中，複數個功率級電晶體13以鋸齒狀配置。
在圖6、圖7所示的功率放大模組中，為了實現進一步的高輸出化，需要增加功率級電晶體13。若增加功率級電晶體13，則電晶體列變長，其結果是，第一凸塊21或第一焊盤101也必須加長。因此，半導體晶片10的尺寸變大，導致製造成本的上升。並且，安裝於電路板時的配置的自由度降低。
與此相對，在第一實施例中，由於將複數個功率級電晶體13分為兩個電晶體列12進行配置，所以能夠抑制兩個電晶體列12的各自的長度的增大。其結果是，可以抑制半導體晶片10的尺寸的增大。由此，能夠抑制製造成本的上升，並且能夠抑制安裝於電路板100時的配置的自由度的降低。
在圖8所示的比較例中，與第一實施例的情況同樣地將複數個功率級電晶體13分為複數個電晶體列進行配置。複數個電晶體列相互平行地配置。與各功率級電晶體13的集極連接的第一凸塊21被配置在複數個電晶體列的一個端部的附近。複數個功率級電晶體13的集極經由集極佈線14與第一凸塊21連接。第一凸塊21與電路板的第一焊盤101連接。第一焊盤101經由輸出佈線103以及一個第一阻抗轉換電路120與訊號輸出端子110連接。
在圖8所示的比較例中，從複數個功率級電晶體13的集極到第一凸塊21的集極佈線14的長度按照每個功率級電晶體13而不大相同。由於集極佈線14由半導體晶片上的導體膜形成，所以比電路板上的導體膜薄，難以低電阻化、低電感化。因此，對於距第一凸塊21較遠的位置的功率級電晶體13而言，訊號路徑的寄生電阻、寄生電感變大，難以高輸出化。
與此相對，在第一實施例中，使在與複數個電晶體列12的長度方向平行的方向上較長的第一凸塊21（圖1）與電晶體列12接近配置。因此，從功率級電晶體13的各自的訊號輸入端口到第一凸塊21的訊號路徑變短，功率級電晶體13之間的路徑長的偏差也較小。能夠減少從第一凸塊21到複數個功率級電晶體13的訊號輸出端口的訊號路徑的寄生電阻以及寄生電感。
在電路板100中，從與第一凸塊21連接的第一焊盤101到第一阻抗轉換電路120的晶片電容121由輸出佈線103連接。由於輸出佈線103在與第一焊盤101的長邊方向的正交的方向上延伸，所以其寬度能夠被充分加寬。
並且，針對兩個第一焊盤101的每一個，即，針對兩個電晶體列的每個訊號輸出端口，配置晶片電容121等獨立電抗元件。因此，與針對兩個電晶體列12配置公共的阻抗轉換電路的結構相比，在任何的電晶體列12的訊號輸出端口，都能夠縮短從訊號輸出端口到第一阻抗轉換電路120的訊號路徑。由此，能夠減少從2列電晶體列12的各訊號輸出端口到對應的第一阻抗轉換電路120的訊號路徑的寄生電阻以及寄生電感。
另一方面，在從第一阻抗轉換電路120到訊號輸出端子110側的訊號路徑中，由於輸出阻抗被轉換為高阻抗，所以電流量較少。因此，起因於寄生電阻等的損耗的產生較少。由此，能夠抑制在從複數個功率級電晶體13的訊號輸出端口到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。
並且，由於在複數個功率級電晶體13之間，訊號路徑的寄生電阻和寄生電感的偏差變小，所以能夠獲得複數個功率級電晶體13之間的動作的偏差也變小這個優異的效果。
另外，在第一實施例中，從複數個功率級電晶體13的訊號輸出端口到訊號輸出端子110的訊號路徑中的大部分被設置在電路板100，被設置在半導體晶片10的訊號路徑較短。由於設置於電路板100的訊號路徑比設置於半導體晶片10的訊號路徑厚，所以有利於寄生電阻以及寄生電感的減少。並且，輸出訊號主要在第一凸塊21中與其長邊方向正交的短邊方向上流動。即，第一凸塊21的高度與長邊方向的尺寸的積相當於訊號路徑的剖面積。這樣，第一凸塊21的高度以及長度較大地有助於訊號路徑的剖面積的擴大。
並且，在第一實施例中，能夠根據兩個電晶體列12的位置分別配置第一阻抗轉換電路120。因此，能夠將兩個電晶體列12隔開間隔配置。若擴大兩個電晶體列12的間隔，則能夠減少兩者的熱干擾，提高散熱效率。其結果是，可以實現進一步的高輸出化。
接下來，參照圖9，對第一實施例的變形例進行說明。 圖9是表示第一實施例的變形例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在第一實施例中，針對兩個電晶體列12的每一列各配置一個第一凸塊21（圖1）。與此相對，在本變形例中，針對兩個電晶體列12的每一列各配置複數個第一凸塊21。複數個第一凸塊21排列配置在與對應的電晶體列的複數個功率級電晶體13的排列方向平行的方向上。
並且，第二凸塊22也與兩個電晶體列12的每一列對應地配置複數個，並在與對應的電晶體列的複數個功率級電晶體13的排列方向平行的方向上排列。
在本變形例中，在俯視時，第一凸塊21以及第二凸塊22的每一個的面積變小。由此，能夠提高第一凸塊21以及第二凸塊22的高度的均勻性。其結果是，能夠獲得向電路板100安裝半導體晶片10的工序變得容易這個優異的效果。
另外，在第一實施例中，對功率級電晶體13（圖3、圖4）使用HBT，但也可以代替HBT而使用場效應電晶體。在對功率級電晶體13使用場效應電晶體的情況下，在第一實施例中，將集極、基極、射極分別換成汲極、閘極、源極即可。
在第一實施例中，與複數個第一焊盤101的每一個對應地配置第一阻抗轉換電路120的全部的電抗元件。作為其它的結構，也可以為與複數個第一焊盤101的每一個對應地配置第一阻抗轉換電路120的一部分的電抗元件，由兩個第一焊盤101共用剩餘的一部分的電抗元件的結構。另外，在第一實施例中，使用複數個功率級電晶體13沿著一條虛擬的直線配置成一列的電晶體列12，但也可以代替該結構，而如圖7所示那樣，使用複數個功率級電晶體13以鋸齒狀配置的電晶體列。若將複數個功率級電晶體13以鋸齒狀配置，則能夠增加電晶體列12的每單位長度的功率級電晶體13的個數。
［第二實施例］ 接下來，參照圖10以及圖11，對第二實施例的功率放大模組進行說明。以下，對於與第一實施例的功率放大模組（圖1至圖5的圖式）共通的結構，省略說明。
圖10是表示第二實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在圖10中，也與圖1同樣地，對設置於半導體晶片10的導體膜附加相對濃的陰影，對設置於電路板100（圖2）的導體膜附加相對淡的陰影。
在第一實施例中，第一凸塊21和集極佈線14（圖1）以直流的方式連接。與此相對，在第二實施例中，第一凸塊21和集極佈線14經由電容24連接。在圖10中，用虛線表示配置有電容24的區域。該電容24具有金屬－絕緣體－金屬（MIM）構造，例如藉由在第一凸塊21的正下方的集極墊與集極佈線14之間配置介電膜來實現。集極墊以及集極佈線14分別作為電容24的一對電極發揮功能。
集極佈線14擴展到在俯視時與電路板100的第一焊盤101以及輸出佈線103的任何一個都不重疊的區域，在該擴展區域中配置有電源用凸塊23。從電路板100經由電源用凸塊23以及集極佈線14對功率級電晶體13的集極施加電源電壓Vcc1。
設置於半導體晶片10的電容24相當於第一實施例的功率放大模組的晶片電容121（圖1）。因此，在第二實施例中，不將晶片電容121（圖1）安裝於電路板100，而輸出佈線103與輸出佈線104直接連接。
並且，在第二實施例中，代替第一實施例的功率放大模組的晶片電容124，而使用設置於半導體晶片10的MIM構造的電容25。電容25由設置於半導體晶片10的不同的導體層的下部電極25A和上部電極25B、以及配置在兩者之間的介電膜構成。在俯視時，下部電極25A擴展到上部電極25B的外側，其一部分與輸出佈線104的合流位置104J重疊。
在下部電極25A和合流位置104J重疊的位置配置有凸塊26A。凸塊26A連接半導體晶片10的下部電極25A和電路板100的輸出佈線104。在俯視時，在與上部電極25B重疊的位置配置有凸塊26B。上部電極25B經由凸塊26B與電路板100的接地圖案105連接。
圖11是第二實施例的功率放大模組的等效電路圖。在第一實施例中，設置於電路板100的第一阻抗轉換電路120（圖5）由晶片電容121、124以及電感122、123構成。與此相對，在第二實施例中，設置於電路板100的第一阻抗轉換電路120僅包括電感122、123。代替晶片電容121而使用設置於半導體晶片10的MIM構造的電容24。並且，代替晶片電容124，而使用設置於半導體晶片10的MIM構造的電容25。電容器25由兩個第一阻抗轉換電路120共用。
在第二實施例中，設置於電路板100的第一阻抗轉換電路120和設置於半導體晶片10的電容24、25具有對功率級放大電路45的輸出阻抗進行轉換的功能、以及對輸出訊號的功率進行合成的功能。
接下來，對第二實施例的優異的效果進行說明。 在第二實施例中，與第一實施例同樣地，能夠抑制在從2列電晶體列12的各自的訊號輸出端口到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。並且，在第二實施例中，由於使用MIM構造的電容24、25來代替晶片電容121、124，所以與第一實施例相比能夠實現進一步的小型化。
［第三實施例］ 接下來，參照圖12，對第三實施例的功率放大模組進行說明。以下，對於與圖1至圖5的圖式所示的第一實施例的功率放大模組共通的結構，省略說明。
圖12是表示第三實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在第一實施例中，兩個電晶體列12沿著長方形的凸多邊形30的相互對向的兩條邊配置。與此相對，在第三實施例中，兩個電晶體列12沿著正方形的凸多邊形30的相互相鄰的兩條邊配置。
在俯視時，功率級電晶體13各自的集極檯面20具有在相對於凸多邊形30的邊成45°的方向上較長的形狀。在俯視時，第一凸塊21以及第一焊盤101也具有在與複數個功率級電晶體13的排列方向平行的方向上較長的形狀。第一凸塊21與第二實施例（圖10）的情況同樣地經由MIM構造的電容24與集極佈線14連接。在圖12中，用虛線表示配置有出電容24的區域。
設置於電路板100（圖2）的輸出佈線103與第二實施例（圖10）的情況同樣地與輸出佈線104直接連接。代替第一實施例的功率放大模組的兩個晶片電容124（圖1），將MIM構造的兩個電容25設置在半導體晶片。電容25各自的構造與第二實施例的功率放大模組的電容25（圖10）的構造相同。
接下來，對第三實施例的變形例進行說明。在第三實施例中，進行了沿著虛擬的正方形的相互相鄰的兩條邊配置兩個電晶體列12這樣的說明，但兩個電晶體列12也能夠沿著夾著直角等腰三角形的直角的兩條邊配置。即，虛擬的凸多邊形30並不限於偶數邊形，也可以是奇數邊形。另外，在虛擬的凸多邊形30為三角形的情況下，凸多邊形30並不限於直角等腰三角形，也可以是其它三角形，例如兩個等邊所成的角是直角以外的等腰三角形、正三角形等。
接下來，對第三實施例的優異的效果進行說明。在第三實施例中，也與第一實施例同樣地，能夠抑制在從2列電晶體列12的各自的訊號輸出端口到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。並且，與第二實施例同樣地可以實現功率放大模組的小型化。
［第四實施例］ 接下來，參照圖13以及圖14，對第四實施例的功率放大模組進行說明。以下，對於與圖1至圖5的圖式所示的第一實施例的功率放大模組共通的結構，省略說明。
圖13是表示第四實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在圖13中，也與圖1同樣地，對設置於半導體晶片10的導體膜附加相對濃的陰影，對設置於電路板100（圖2）的導體膜附加相對淡的陰影。
首先，對半導體晶片10的結構進行說明。在第一實施例中，兩個電晶體列12沿著長方形的凸多邊形30的相互對向的兩條邊配置。與此相對，在第四實施例中，四個電晶體列12分別沿著正方形的凸多邊形30的四條邊配置。四個電晶體列12各自的結構與第一實施例的功率放大模組的電晶體列12（圖1）的結構相同。
與沿著凸多邊形30的相互相鄰的邊的兩個電晶體列12對應地配置的集極佈線14在凸多邊形30的頂點（圖13中，上側以及下側的頂點）的位置相互連接。在集極佈線14相互連接的位置配置有電源用凸塊23。經由電源用凸塊23以及集極佈線14對四個電晶體列12的各功率級電晶體13的集極施加電源電壓Vcc1。
與四個電晶體列12對應地分別配置有第一凸塊21。第一凸塊21分別具有在與對應的電晶體列12的長度方向平行的方向上較長的形狀。四個第一凸塊21分別與第二實施例（圖10）的情況同樣地經由MIM構造的電容24與對應的集極佈線14連接。
在凸多邊形30的四個頂點中的、未配置電源用凸塊23的兩個頂點（圖13中右側以及左側的頂點）的位置配置有電阻元件46。電阻元件46將其兩側的兩個集極佈線14相互連接。
接下來，對電路板100的結構進行說明。在俯視時，在與四個第一凸塊21重疊的位置分別配置有第一焊盤101。四個第一焊盤101分別與對應的第一凸塊21連接。在俯視時，輸出佈線103從四個第一焊盤101的每一個朝向凸多邊形30的外側延伸。四個輸出佈線103在其前端與輸出佈線104連接。在俯視時，輸出佈線104具有圍繞四個電晶體列12的環形的形狀。
輸出佈線104在連接四個輸出佈線103的四個連接位置被劃分為四個部分。輸出佈線104中的相互對向的兩個部分（圖13中，右側以及左側的部分）分別在其中央被接地。輸出佈線112分別從輸出佈線104中的其它兩個部分（圖13中，上側以及下側的部分）的中央分支，兩個輸出佈線112在合流位置112J相互連接。合流位置112J與訊號輸出端子110連接。
在輸出佈線112和輸出佈線104的兩個連接位置與合流位置112J之間分別連接有晶片電容124的一個端子。兩個晶片電容124的另一個端子分別與接地用焊盤125連接。
輸出佈線104中的兩個接地位置的每一個和與其兩側的輸出佈線103連接的位置之間的四個部分分別作為電感122發揮功能。輸出佈線104中的輸出佈線112分支的兩個位置的每一個和與其兩側的輸出佈線103連接的位置之間的四個部分分別作為電感123發揮功能。輸出佈線112中的、與輸出佈線104的連接位置和與晶片電容124的連接位置之間的部分作為電感126發揮功能。
從四個第一凸塊21分別經由輸出佈線103、104、112到訊號輸出端子110的四個訊號路徑的長度全部相同。因此，在訊號輸出端子110的位置處不會產生從四個電晶體列12分別輸出的高頻訊號的相移。
圖14是第四實施例的功率放大模組的等效電路圖。第一實施例的功率放大模組（圖5）包括兩個功率級放大電路45。與此相對，在第四實施例中，功率放大模組包括與4列電晶體列12對應的四個功率級放大電路45。四個功率級放大電路45中的兩個功率級放大電路45的輸出端彼此藉由電阻元件46連接。並且，其它兩個功率級放大電路45的輸出端彼此藉由電阻元件46連接。
四個功率級放大電路45的輸出端分別經由電容24、電感123以及電感126與訊號輸出端子110連接。連接電容24和電感123的點經由電感122接地。電感126的訊號輸出端子110側的端部經由晶片電容124被接地。
四個電感122、四個電感123、兩個電感126、兩個晶片電容124構成第一阻抗轉換電路120。第一阻抗轉換電路120和四個MIM構造的電容24具有對四個功率級放大電路45的輸出阻抗進行轉換的功能。
電容24、電感122、123與4列電晶體列12的每一列對應地配置。電感126以及晶片電容124由2列電晶體列12共用。
接下來，對第四實施例的優異的效果進行說明。 在第四實施例中，與四個電晶體列12對應地分別設置有第一阻抗轉換電路120的電感122以及電感123。與4列電晶體列12的訊號輸出端口的每一個對應地配置有四個第一焊盤101，與四個第一焊盤101的每一個對應地配置有四個電容24、四個電感122、123。因此，縮短從4列電晶體列12的訊號輸出端口到與每個訊號輸出端口對應的第一阻抗轉換電路120的訊號路徑。由此，與第一實施例的情況同樣地，能夠抑制在從4列電晶體列12的訊號輸出端口的每一個到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。
並且，在第四實施例中，由於功率級放大電路45由四個電晶體列12構成，所以與功率級放大電路45由兩個電晶體列12（圖1）構成的第一實施例相比，可以在將電晶體列12的長度保持為相同的狀態下增加功率級電晶體13的個數。因此，可以實現功率放大模組的進一步的高輸出化。
［第五實施例］ 接下來，參照圖15，對第五實施例的功率放大模組進行說明。以下，對於與第四實施例的功率放大模組（圖13、圖14）共通的結構，省略說明。
圖15是示意性地表示第五實施例的功率放大模組的一部分的構成要素的圖。在第四實施例中，四個電晶體列12（圖13）分別沿著正方形的凸多邊形30的四條邊配置。與此相對，在第五實施例中，八個電晶體列12分別沿著正八邊形的凸多邊形30的八條邊配置。分別與複數個電晶體列12對應地配置有第一凸塊21。
在俯視時，電路板100（圖2）具有被配置為與八個第一凸塊21的每一個重疊的第一焊盤101。輸出佈線103從八個第一焊盤101的每一個朝向凸多邊形30的外側延伸。環形的輸出佈線104圍繞凸多邊形30，並與八個輸出佈線103的前端連接。
為了區分八個電晶體列12的各個，在凸多邊形30的周方向的第一旋轉方向（圖15中，順時針方向）上，按順序附加1至8的順序編號。在圖15中，用帶#符號的數字表示附加至各電晶體列12的順序編號。輸出佈線104中的、從和與第奇數個電晶體列12對應的輸出佈線103的連接位置到和與在周方向的第一旋轉方向上相鄰的電晶體列12對應的輸出佈線103的連接位置的部分的中間點128被接地。
輸出佈線104中的、從和與第偶數個電晶體列12對應的輸出佈線103的連接位置到和與在周方向的第一旋轉方向上相鄰的電晶體列12對應的輸出佈線103的連接位置的部分的中間點（以下，稱為輸出側中間點129。）連接於訊號輸出端子110。一個訊號輸出端子110和四個輸出側中間點129以競賽方式連接，從四個輸出側中間點129的每一個到訊號輸出端子110的訊號路徑的路徑長全部相等。
輸出佈線104的一部分與第四實施例的情況同樣地作為電感122、123發揮功能。從輸出側中間點129到訊號輸出端子110的訊號路徑作為電感126、127發揮功能。從輸出側中間點129到訊號輸出端子110的訊號路徑中的、從輸出側中間點129到最初的合流點的訊號路徑作為電感126發揮功能。在從輸出側中間點129觀察時，在從最初的合流點到下一個合流點的訊號路徑連接有晶片電容124的一個端子。晶片電容124的另一個端子被接地。在從輸出側中間點129觀察時，從最初的合流點到連接晶片電容124的位置的訊號路徑作為電感127發揮功能。
接下來，對第五實施例的優異的效果進行說明。 在第五實施例中，也與第四實施例的情況同樣地能夠抑制從電晶體列12到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。並且，在第五實施例中，在功率級電晶體13整體的個數為恒定的情況下，藉由增加電晶體列12的個數，從而電晶體列12各自的長度變短。其結果是，能夠進一步減小基於電晶體列12的位置的功率級電晶體13的動作條件的偏差。
接下來，對第五實施例的變形例進行說明。在第五實施例中，採用正八邊形作為虛擬的凸多邊形30，但作為凸多邊形30，也可以採用其它的一般的凸多邊形。此外，為了使從一個訊號輸出端子110到複數個電晶體列12的訊號路徑分支為比賽型來使訊號路徑的長度相等，較佳為將電晶體列12的個數設為2的冪。即使在電晶體列12的個數為2的冪的情況下，無需採用邊的數為2的冪的凸多邊形作為虛擬的凸多邊形30。從虛擬的凸多邊形30的複數個邊選擇相當於電晶體列12的個數的數目的邊，並以沿著所選擇的邊的每一個的方式配置複數個電晶體列12即可。
當考慮複數個電晶體列12的每一列沿著的虛擬直線時，在這些複數個虛擬直線構成凸多邊形的複數個邊中的至少一部分的邊的情況下，能夠稱為複數個電晶體列12沿著虛擬的凸多邊形的邊配置。
［第六實施例］ 接下來，參照圖16以及圖17，對第六實施例的功率放大模組進行說明。以下，對於與圖1至圖5的圖式所示的第一實施例的功率放大模組共通的結構，省略說明。在第一實施例中，詳細對功率級放大電路45（圖5）以及從功率級放大電路45到訊號輸出端子110（圖5）的結構進行了說明。在第六實施例中，詳細對從前級放大電路40（圖5）到功率級放大電路45（圖5）的結構進行說明。
圖16是表示設置於第六實施例的功率放大模組的半導體晶片10（圖2）的前級放大電路40以及功率級放大電路45（圖5）的複數個構成要素的俯視時的位置關係的圖。兩個電晶體列12、集極佈線14、第一凸塊21、第二凸塊22、電阻元件46的結構與第一實施例的功率放大模組（圖1）的這些的結構相同。另外，基極佈線15以及級間訊號佈線35的結構也與第一實施例的功率放大模組的基極佈線15（圖3）以及級間訊號佈線35（圖3）的結構相同。級間訊號佈線35與兩個電晶體列12的每一列對應地配置。在俯視時，在基極佈線15與級間訊號佈線35重疊的區域中形成電容36。
在俯視時，在凸多邊形30的內部配置有前級放大電路40。前級放大電路40包括複數個前級電晶體42。複數個前級電晶體42相互並聯連接。複數個前級電晶體42的每一個具有與功率級放大電路45（圖5）的功率級電晶體13（圖3、圖4）同樣的構造。此外，在前級電晶體42和功率級電晶體13中，各構成部分的俯視時的尺寸有時不同。與前級電晶體42的集極連接的集極佈線43連接於兩個級間訊號佈線35。在圖16中，省略基極鎮流電阻元件37（圖3）以及偏置佈線38（圖3）的記載。
在複數個前級電晶體42各自的基極連接有基極佈線44。在俯視時，一條訊號輸入佈線47的一端與複數個基極佈線44重疊。在複數個基極佈線44與訊號輸入佈線47重疊的區域分別形成電容48。訊號輸入佈線47在另一個端部與訊號輸入凸塊49連接。從電路板100（圖2）經由訊號輸入凸塊49、訊號輸入佈線47、電容48以及基極佈線44向前級電晶體42的基極輸入輸入訊號Pin。在圖16中，對於前級電晶體42的偏置電路，省略記載。
與前級電晶體42的集極連接的集極佈線43經由漩渦狀（螺旋狀）的電感51與電源用凸塊53連接。在構成電感51的佈線彼此交叉的位置處，藉由多層佈線構造確保絕緣。電源用凸塊53與電路板100（圖2）的第二電源佈線107連接。從第二電源佈線107經由電感51以及集極佈線43對前級電晶體42的集極施加電源電壓Vcc2。
電感51以及複數個電容36構成第二阻抗轉換電路50。此外，複數個電容36也作為禁止直流電流從電源電壓Vcc2向功率級電晶體13的基極流入的直流截斷電容發揮功能。與2列電晶體列12的每一列對應地配置有複數個電容36。一個電感51由2列電晶體列12共用。
圖17是前級放大電路40、第二阻抗轉換電路50以及功率級放大電路45的等效電路圖。在圖17中，僅示出兩個功率級放大電路45（圖5）中的一個。
構成前級放大電路40的前級電晶體42的集極作為前級放大電路40的訊號輸出端口發揮功能。在前級電晶體42的訊號輸出端口連接有集極佈線43。從訊號輸出端口輸出被前級放大電路40放大的高頻訊號。構成功率級放大電路45的複數個功率級電晶體13的基極作為訊號輸入端口發揮功能。在功率級電晶體13的訊號輸入端口經由基極佈線15連接有電容36。第二阻抗轉換電路50被***到前級放大電路40的訊號輸出端口與複數個功率級電晶體13的訊號輸入端口之間。
與複數個功率級電晶體13對應地設置的複數個電容36相當於第一實施例的第二阻抗轉換電路50的電容52（圖5）。複數個功率級電晶體13的集極經由集極佈線14與第一凸塊21連接。複數個功率級電晶體13的射極與第二凸塊22連接。
接下來，對第六實施例的優異的效果進行說明。 在第六實施例中，基極佈線15從功率級電晶體13的訊號輸入端口朝向凸多邊形30的內側延伸。並且，在俯視時，前級放大電路40被配置在凸多邊形30的內部。因此，能夠針對所有電晶體列12，縮短從前級放大電路40的訊號輸出端口到功率級電晶體13的訊號輸入端口的距離。其結果是，能夠減少在從前級放大電路40到功率級放大電路45的、包括第二阻抗轉換電路50的訊號路徑中的損耗，能夠確保功率放大模組的增益較高。
另外，能夠將前級放大電路40的複數個元件集中在較窄的區域內進行配置。因此，能夠容易地由功率級放大電路45的複數個電晶體列12共用複數個前級電晶體42。並且，在第六實施例中，由功率級放大電路45的複數個電晶體列12共用第二阻抗轉換電路50的電感51。這樣，藉由由複數個電晶體列12共用前級放大電路40或第二阻抗轉換電路50的一部分的電抗元件，從而能夠在半導體晶片10（圖2）中減少第二阻抗轉換電路50的一部分的電抗元件的專有面積。
接下來，對第六實施例的變形例進行說明。在第六實施例中，在兩個電晶體列12之間共用第二阻抗轉換電路50的電感元件亦即電感51。作為其它結構，也可以在兩個電晶體列12之間共用電容元件。另外，在第六實施例中，使用漩渦狀的電感作為電感51，但也可以根據需要的電感而使用弧狀、螺旋狀（Helical）的電感。
［第七實施例］ 接下來，參照圖18，對第七實施例的功率放大模組進行說明。以下，對於與第六實施例的功率放大模組（圖16、圖17）共通的構成，省略說明。
圖18是表示設置於第七實施例的功率放大模組的半導體晶片10（圖2）的前級放大電路40以及功率級放大電路45（圖5）的複數個構成要素的俯視時的位置關係的圖。在第六實施例中，配置有2列電晶體列12。與此相對，在第七實施例中，與第四實施例（圖13）的情況同樣地配置有四個電晶體列12。與四個電晶體列12的每一個對應地配置有級間訊號佈線35。
在第七實施例中，也與第六實施例的情況同樣地，在俯視時，在凸多邊形30的內部配置有前級放大電路40以及電感51。與構成前級放大電路40的複數個前級電晶體42的集極（訊號輸出端口）連接的集極佈線43連接於四個級間訊號佈線35。在俯視時形成於級間訊號佈線35和基極佈線15重疊的區域的電容36與電感51一起構成第二阻抗轉換電路50。
接下來，對第七實施例的優異的效果進行說明。 在第七實施例中，也與第六實施例的情況同樣地能夠減少在從前級放大電路40到功率級放大電路45的、包括第二阻抗轉換電路50的訊號路徑中的損耗，能夠確保功率放大模組的增益較高。並且，能夠將前級放大電路40的複數個元件集中在較窄的區域內來配置。
［第八實施例］ 接下來，參照圖19A至圖23D的圖式，對第八實施例的功率放大模組進行說明。以下，對於與圖1至圖5的圖式所示的第一實施例的功率放大模組共通的結構，省略說明。
圖19A是表示第八實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在圖19A中，與圖1同樣地，對設置於半導體晶片10（圖2）的導體膜附加相對濃的陰影，對設置於電路板100（圖2）的導體膜附加相對淡的陰影。
首先，對半導體晶片10（圖2）進行說明。在第八實施例中，也與第一實施例（圖1）的情況同樣地，2列電晶體列12沿著長方形的凸多邊形30的相互對向的兩條邊配置。
在第八實施例中，2列電晶體列12的每一列在其長度方向的中央被劃分成兩個塊。複數個功率級電晶體13屬於任意一個塊。將兩個塊中的一方定義為第一塊12A，將另一方定義為第二塊12B。另外，定義第一塊12A和第二塊12B，以在凸多邊形30的周方向上交替地配置第一塊12A和第二塊12B。在2列電晶體列12相互平行地配置的情況下，一個電晶體列12的第一塊12A與另一個電晶體列12的第二塊12B對向。
集極佈線14、第一凸塊21以及級間訊號佈線35與複數個塊的每個塊對應地配置。集極佈線14與對應的塊內的複數個功率級電晶體13的集極（訊號輸出端口）連接。複數個第一凸塊21分別與對應的集極佈線14連接。級間訊號佈線35與從對應的塊內的複數個功率級電晶體13的基極（訊號輸入端口）分別被引出的基極佈線15重疊。在兩者的重疊區域形成電容器36。
經由級間訊號佈線35、電容36以及基極佈線15向屬於第一塊12A的功率級電晶體13的訊號輸入端口（以下，有時稱為第一塊12A的訊號輸入端口。）輸入高頻的輸入訊號Pin＋。向屬於第二塊12B的功率級電晶體13的訊號輸入端口（以下，有時稱為第二塊12B的訊號輸入端口。）輸入與輸入訊號Pin＋反相的輸入訊號Pin－。這樣，向第一塊12A的訊號輸入端口和第二塊12B的訊號輸入端口輸入差動訊號。對於產生差動訊號的電路結構，之後參照圖20進行說明。
MIM構造的電容68將分別與同一電晶體列12內的第一塊12A以及第二塊12B對應的集極佈線14相互連接。
接下來，對電路板100（圖2）進行說明。在俯視時，在與四個第一凸塊21重疊的位置分別配置有第一焊盤101。與一個電晶體列12的第二塊12B對應的第一焊盤101和與另一個電晶體列12的第一塊12A對應的第一焊盤101藉由第一變壓器130的1次線圈131而連接。換言之，1次線圈131將與複數個電晶體列12的每一列的第二塊12B對應的第一焊盤101、和與沿凸多邊形30的周方向的第一旋轉方向根據電晶體列12的數目移動了1列後的位置的電晶體列12的第一塊12A對應的第一焊盤101連接。
兩個1次線圈131分別被配置在凸多邊形30的外側，繞凸多邊形30大致半圈。兩個1次線圈131的長度大致相等。此處，“大致相等”意味著如之後參照圖21所說明那樣，允許不妨礙功率級放大電路45的差動動作的程度的長度的偏差。作為一個例子，如果兩個1次線圈的長度（並不是電氣長度，而是實際的長度）的差為兩者的長度的平均值的20％以下，則能夠稱為“大致相等”。1次線圈131被配置為兩個大致圍繞凸多邊形30的整周。
在俯視時，1次線圈131分別包括從第一焊盤101朝向凸多邊形30的外側延伸的第一部分131A、和從第一部分131A的前端沿凸多邊形30的周方向延伸的第二部分131B。第一部分131A的俯視時的形狀是梯形。第一部分131A在梯形的下底與第一焊盤101連接，在上底與第二部分131B連接。下底比上底長。梯形的兩個腳中的位於電晶體列12的中央側的腳和下底正交。
1次線圈131分別在長度方向的大致中央與第一電源佈線106連接。此處，“大致中央”意味著如之後參照圖21說明那樣，允許不妨礙功率級放大電路45的差動動作的程度的位置的偏差。從第一電源佈線106經由1次線圈131、第一焊盤101、第一凸塊21以及集極佈線14對功率級電晶體13的集極施加電源電壓Vcc1。
以在俯視時沿著兩個1次線圈131的第二部分131B的方式配置第一變壓器130的2次線圈132。2次線圈132大致繞凸多邊形30的周圍兩圈。2次線圈132的一端被接地，另一端經由第一輔助阻抗轉換電路135與訊號輸出端子110連接。以被接地的端部為起點，2次線圈132的第一圈的部分被配置在比1次線圈131的第二部分131B靠內側，第二圈的部分被配置在比1次線圈131的第二部分131B靠外側。根據該結構，在2次線圈132的第一圈的部分和第二圈的部分，使與1次線圈131的耦合的強度均勻化。2次線圈132被分散在電路板100（圖2）的表層或者內層的複數個層來配置。
接下來，參照圖19B，對分類複數個功率級電晶體13的組進行說明。 圖19B是用於說明電晶體列12與組70的不同的示意圖。如參照圖19A所說明那樣，兩個電晶體列12的每一列被劃分為第一塊12A和第二塊12B。一方的電晶體列12的第一塊12A的功率級電晶體13和另一方的電晶體列12的第二塊12B的功率級電晶體13屬於一個組70。1次線圈131連接同一組70內的第一塊12A的功率級電晶體13和第二塊12B的功率級電晶體13。
對於分別屬於第一塊12A、第二塊12B的複數個功率級電晶體13，集極彼此相互短路。集極彼此相互短路的複數個功率級電晶體13屬於同一組。並且，即使集極彼此相互未短路，經由共用的1次線圈131而集極彼此相互連接的複數個功率級電晶體13也屬於同一組。這樣，複數個功率級電晶體13能夠根據是否與共用的1次線圈131連接而劃分為兩個組70。
圖20是表示生成輸入至複數個功率級電晶體13的差動訊號的電路、以及前級放大電路40的構成要素的俯視時的位置關係的圖。生成差動訊號的電路以及前級放大電路40被設置在半導體晶片10（圖2）。
在凸多邊形30的內部配置有前級放大電路40。前級放大電路40與第六實施例的功率放大模組（圖16）的前級放大電路40同樣地由相互並聯連接的兩個前級電晶體42構成。與前級電晶體42的基極連接的基極佈線44經由電容48連接於訊號輸入佈線47。訊號輸入佈線47與訊號輸入凸塊49連接。從訊號輸入凸塊49經由訊號輸入佈線47、電容48、基極佈線44向前級電晶體42的基極輸入高頻的輸入訊號Pin。
在與前級電晶體42的集極（訊號輸出端口）連接的集極佈線43連接有第二變壓器140的1次線圈141的一端。1次線圈141的另一端被接地。1次線圈141圍繞前級電晶體42，繞前級電晶體42的周圍兩圈。在圖20中，對1次線圈141、集極佈線43、訊號輸入佈線47附加相對淡的陰影。
與兩個電晶體列12的第一塊12A、第二塊12B對應地分別配置有級間訊號佈線35。與相同的電晶體列12的第一塊12A以及第二塊12B對應的兩個級間訊號佈線35藉由MIM構造的電容69而連接。
第二變壓器140的2次線圈142連接與一個電晶體列12的第二塊12B對應的級間訊號佈線35和與另一個電晶體列12的第一塊12A對應的級間訊號佈線35。在兩個2次線圈142之間配置前級放大電路40。兩個2次線圈142的長度大致相等，在各自的長度方向的大致中央被接地。此處，“大致相等”以及“大致中央”意味著如之後參照圖21說明那樣，允許不妨礙功率級放大電路45的差動動作的程度的長度以及位置的偏差。2次線圈142的一部分被配置為沿著1次線圈141，1次線圈141和2次線圈142構成第二變壓器140。第二變壓器140的2次線圈142中的沿著1次線圈141的部分被配置在1次線圈141的第一圈的部分與第二周的部分之間。
2次線圈142與級間訊號佈線35的連接位置在級間訊號佈線35的長度方向上被配置在偏向電晶體列12的長度方向的中心側的位置。即，2次線圈142與級間訊號佈線35的連接位置偏向兩個2次線圈142的每一個的匝數變多的方向。2次線圈142經由級間訊號佈線35、電容36、基極佈線15與功率級電晶體13的基極（訊號輸入端口）連接。此外，在圖20中，省略向前級電晶體42供給電源的電路的記載。
圖21是第八實施例的功率放大模組的等效電路圖。前級放大電路40的訊號輸出端口和功率級放大電路45的訊號輸入端口經由第二變壓器140連接。在前級放大電路40的訊號輸出端口和地線之間連接有1次線圈141。兩個2次線圈142與1次線圈141耦合。
2次線圈142分別連接一個電晶體列12的第一塊12A的訊號輸入端口和另一個電晶體列12的第二塊12B的訊號輸入端口。2次線圈142分別在長度方向的中央被接地。藉由第二變壓器140，向第一塊12A的功率級放大電路45和第二塊12B的功率級放大電路45輸入相互反相的高頻訊號。另外，向兩個第一塊12A的功率級放大電路45輸入同相的高頻訊號，也向兩個第二塊12B的功率級放大電路45輸入同相的高頻訊號。
第二變壓器140與第一實施例的功率放大模組（圖5）的第二阻抗轉換電路50同樣地具有使前級放大電路40的輸出阻抗與功率級放大電路45的輸入阻抗匹配的功能。例如，大致2匝的1次線圈141與大致1／2匝的2次線圈142的匝數比約為4：1。根據1次線圈141與2次線圈142的匝數之比，前級放大電路40的輸出阻抗被轉換為約1／16倍。並且，藉由功率級放大電路45進行差動動作，輸出阻抗進一步被轉換為1／4倍。結果，前級放大電路40的輸出阻抗被轉換為約1／64倍。
並且，第二變壓器140具有將從前級放大電路40輸出的高頻訊號轉換為差動訊號並輸入至功率級放大電路45的功能。一個前級放大電路40和一個第二變壓器140由2列電晶體列12共用。與功率級放大電路45的訊號輸入端口以及訊號輸出端口連接的電容68、69是為了實現高頻動作的穩定化而設置的。
一個電晶體列12的第一塊12A的訊號輸出端口和另一個電晶體列12的第二塊12B的訊號輸出端口由第一變壓器130的1次線圈131連接。1次線圈131與第一變壓器130的2次線圈132耦合。對1次線圈131的長度方向的中央的位置施加電源電壓Vcc1。1次線圈131在長度方向的中央以交流的方式被接地。
第一變壓器130具有將功率級放大電路45的輸出阻抗轉換為高阻抗的功能，並且具有對從複數個功率級放大電路45輸出的高頻訊號的功率進行合成的功能。第一變壓器130的2次線圈132引起高頻訊號經由第一輔助阻抗轉換電路135從訊號輸出端子110輸出。第一變壓器130以及第一輔助阻抗轉換電路135具有與第一實施例的功率放大模組（圖5）的第一阻抗轉換電路120同樣的功能。由此，能夠使功率放大模組的輸出阻抗同與訊號輸出端子110連接的天線等負載的輸入阻抗匹配。此外，在僅利用第一變壓器130便取得充分的阻抗匹配的情況下，不需要第一輔助阻抗轉換電路135。
接下來，對第八實施例的優異的效果進行說明。 將複數個功率級電晶體13分組成兩個組70，以使屬於一個電晶體列12的第一塊12A的複數個功率級電晶體13和屬於另一個電晶體列12的第二塊12B的複數個功率級電晶體13屬於同一組70。此時，第一變壓器130的兩個1次線圈131能夠視為與兩個組70的每一組對應地配置的獨立電抗元件。由於針對複數個功率級電晶體13的每個組70配置第一變壓器130的獨立電抗元件，所以與在複數個功率級電晶體13的全部連接一個電抗元件的情況相比，能夠靠近功率級電晶體13的訊號輸出端口來配置獨立電抗元件。
例如，在第八實施例中，四個第一焊盤101分別與2列電晶體列12的第一塊12A以及第二塊12B對應地配置，第一焊盤101分別與第一變壓器130的1次線圈131連接。因此，能夠不取決於電晶體列12的配置，而縮短從功率級電晶體13的訊號輸出端口到第一變壓器130的輸入端的訊號路徑長。因此，與第一實施例的情況同樣地，可以抑制在從複數個功率級電晶體13的訊號輸出端口到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。
另外，在第八實施例中，藉由使第二變壓器140的1次線圈141與2次線圈142的匝數比變化，能夠使阻抗轉換比變化。由此，能夠使前級放大電路40與功率級放大電路45的級間的阻抗匹配更接近理想的狀態。其結果是，可以提高功率放大模組的增益。並且，在第八實施例中，也與第一實施例（圖1至圖5的圖式）同樣地，能夠抑制在從複數個功率級電晶體13的訊號輸出端口到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。並且，能夠獲得複數個功率級電晶體13之間的動作的偏差變小這樣的優異的效果、有利於寄生電阻以及寄生電感的減少這樣的優異的效果、提高散熱效果這樣的優異的效果。
接下來，參照圖22，對第二變壓器140的1次線圈141與2次線圈142的匝數比與第八實施例的情況不同的變形例進行說明。
圖22是表示生成被輸入至本變形例的功率放大模組的複數個功率級電晶體13的差動訊號的電路、以及前級放大電路40的構成要素的俯視時的位置關係的圖。在圖22中，省略電容69（圖20）的記載。
在第八實施例中，2次線圈142分別連接相互不同的電晶體列12的第一塊12A的訊號輸入端口和第二塊12B的訊號輸入端口。與此相對，在本變形例中，2次線圈142分別連接同一電晶體列12的第一塊12A的訊號輸入端口和第二塊12B的訊號輸入端口。根據2次線圈142的連接結構的不同，在本變形例中，2次線圈142分別大致繞前級放大電路40的周圍一圈。2次線圈142分別與第八實施例的情況同樣地在長度方向的中央被接地。
另外，在第八實施例中，第二阻抗轉換電路50的1次線圈141的匝數約為2匝，但在本變形例中，為1匝。因此，在本變形例中，第二變壓器140的1次線圈141與2次線圈142的匝數比約為1：1。因此，不進行與匝數比對應的阻抗轉換。藉由功率級放大電路45進行差動動作，從而前級放大電路40的輸出阻抗被轉換為1／4倍。因此，總體上，前級放大電路40的輸出阻抗被轉換為1／4倍。
如第八實施例或者本變形例那樣，根據所需的阻抗轉換比來設定第二變壓器140的1次線圈141與2次線圈142的匝數比即可。
接下來，參照圖23A至圖23D的圖式，對基於1次線圈131的第一部分131A（圖19A）的形狀的優異的效果進行說明。
圖23A是表示第八實施例的功率放大模組的1次線圈131的俯視時的形狀的圖。在俯視時，配置有兩個電晶體列12、四個第一凸塊21以及四個第一焊盤101的區域被兩個1次線圈131圍繞。兩個1次線圈131分別連接在俯視時隔著凸多邊形30而對向的兩個第一焊盤101彼此。
1次線圈131的第一部分131A在其一端與第一焊盤101連接，沿遠離電晶體列12的方向（朝向凸多邊形30的外側的方向）延伸。第二部分131B從第一部分131A的前端朝向與電晶體列12的長度方向平行的方向（凸多邊形30的周方向）的單側延伸。
如參照圖19A所說明那樣，第一部分131A的俯視時的形狀為梯形。第一部分131A在梯形的下底與第一焊盤101連接，在上底與第二部分131B連接。下底比上底長。梯形的兩個腳中的位於電晶體列12的中央側的腳和下底正交。即，第一部分131A在第二部分131B的長度變長的方向上從第一焊盤101朝向第一部分131A的前端不均。
圖23B、圖23C以及圖23D分別是表示比較例的第一部分131A的俯視時的形狀的圖。在圖23B所示的比較例中，第一部分131A與第八實施例的第一部分131A相比，在整個長度方向變細。因此，第一部分131A的寄生電阻以及寄生電感變大。
在圖23C所示的比較例中，與圖23B所示的比較例的情況相比，第一部分131A變短。此時，減少第一部分131A本身的寄生電阻或寄生電感，但第一焊盤101和第二部分131B的端部靠近。其結果是，兩者之間的磁耦合變大。第二部分131B中的與第一焊盤101磁耦合的部分不作為第一變壓器130的1次線圈發揮功能，第一變壓器130的性能降低。
在圖23D所示的比較例中，與圖23B所示的比較例的情況相比，第一部分131A變粗。該情況下，第二部分131B中的與第一部分131A連接的部分不作為第一變壓器130的1次線圈發揮功能，第一變壓器130的性能降低。
在第八實施例中，與圖23B的比較例相比，第一部分131A的平均的寬度較寬。因此，能夠抑制第一部分131A的寄生電阻或寄生電感增大。另外，在第八實施例中，與圖23C的比較例相比，使第二部分131B的端部遠離第一焊盤101。因此，抑制第一焊盤101與第二部分131B之間的磁耦合的增大。另外，在第八實施例中，相當於第一部分131A的俯視時的形狀的梯形的上底比下底短。因此，抑制第二部分131B中的不作為第一變壓器130的1次線圈發揮功能的部分的擴展。在第八實施例中，能夠藉由這些效果來抑制功率放大模組的輸出的降低。
1次線圈131的第一部分131A的俯視時的形狀並不限於梯形。例如，較佳為第一部分131A的寬度設為從第一焊盤101朝向第一部分131A的前端變窄的形狀。此處，將第一部分131A的寬度方向定義為和與該第一部分131A對應的電晶體列12的長度方向平行的方向。另外，較佳為以與電晶體列12的長度方向正交的方向為基準，使連接第一部分131A的寬度方向的中心點的線133向第二部分131B變長的方向傾斜。
［第九實施例］ 接下來，參照圖24、圖25以及圖26，對第九實施例的功率放大模組進行說明。以下，對於與第八實施例的功率放大模組（圖19A、圖20、圖21）共通的構成，省略說明。
圖24是表示第九實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在圖24中，與圖19A同樣地，對設置於半導體晶片10（圖2）的導體膜附加相對濃的陰影，對設置於電路板100（圖2）的導體膜附加相對淡的陰影。
在第八實施例（圖19A）中，配置有2列電晶體列12，但在第九實施例中，沿著正方形的凸多邊形30的四條邊分別配置有電晶體列12。電晶體列12分別與第八實施例的情況同樣地在電晶體列12的長度方向的中央被劃分為第一塊12A和第二塊12B。在俯視時，在凸多邊形30的周方向上，交替地配置第一塊12A和第二塊12B。
與第八實施例（圖19A）的情況同樣地，半導體晶片10（圖2）上的集極佈線14、第一凸塊21、級間訊號佈線35以及電路板100（圖2）上的第一焊盤101與電晶體列12的第一塊12A以及第二塊12B的各個塊對應地配置。MIM構造的電容68連接與同一電晶體列12的第一塊12A對應的集極佈線14和與第二塊12B對應的集極佈線14。電容68是為了高頻動作的穩定化而設置的。
與在凸多邊形30的周方向上相鄰、且屬於不同的電晶體列12的第一塊12A和第二塊12B分別對應的第一焊盤101藉由第一變壓器130的1次線圈131而連接。1次線圈131分別與第八實施例（圖19A）的情況同樣地由兩個第一部分131A和連接兩個第一部分131A的第二部分131B構成。四個1次線圈131的長度相同，在長度方向的中央與第一電源佈線106連接。
在第八實施例中，1次線圈131（圖19A）分別大致繞凸多邊形30的周圍半圈，但在第九實施例中，1次線圈131分別大致繞凸多邊形30的周圍1／4圈。1次線圈131以四個來大致繞凸多邊形30的周圍一圈。
在第八實施例中，第一變壓器130的2次線圈132（圖19A）大致繞凸多邊形30的周圍兩圈，但在第九實施例中，第一變壓器130的2次線圈132大致繞凸多邊形30的周圍一圈。
向第一塊12A的訊號輸入端口輸入高頻的輸入訊號Pin＋。向第二塊12B的訊號輸入端口輸入與輸入訊號Pin＋逆相的輸入訊號Pin－。
圖25是表示生成被輸入至複數個功率級電晶體13的差動訊號的電路、以及前級放大電路40的構成要素的俯視時的位置關係的圖。生成差動訊號的電路以及前級放大電路40被設置在半導體晶片10（圖2）。前級放大電路40在俯視時被配置在凸多邊形30的內部。
在凸多邊形30的周方向上相鄰、且屬於不同的電晶體列12的第一塊12A的訊號輸入端口和第二塊12B的訊號輸入端口藉由2次線圈142而連接。在第八實施例中，兩個2次線圈142（圖20）分別繞前級放大電路40的周圍約半圈，但在第九實施例中，四個2次線圈142分別繞前級放大電路40的周圍約1／4圈。四個2次線圈142的長度相等，在長度方向的中央被接地。
與同一電晶體列12的第一塊12A以及第二塊12B分別對應的級間訊號佈線35藉由MIM構造的電容69而連接。電容69具有使高頻動作穩定化的功能。
在第八實施例中，前級放大電路40（圖20）由兩個前級電晶體42構成，但在第九實施例中，前級放大電路40由相互並聯連接的四個前級電晶體42構成。在四個前級電晶體42的基極經由電容48連接有訊號輸入佈線47。與前級電晶體42的集極（訊號輸出端口）連接的第二變壓器140的1次線圈141繞前級放大電路40的周圍兩圈。在圖25中，對1次線圈141以及訊號輸入佈線47附加相對淡的陰影。
圖26是第九實施例的功率放大模組的等效電路圖。由1次線圈141和四個2次線圈142構成第二變壓器140。第二變壓器140具有對前級放大電路40的輸出阻抗進行轉換，並與功率級放大電路45的輸入阻抗匹配的阻抗匹配電路的功能。並且，第二變壓器140作為向與第一塊12A對應的功率級放大電路45、和與第二塊12B對應的功率級放大電路45供給相互反相的高頻訊號的差動訊號產生電路發揮功能。
在第九實施例中，第二變壓器140的大致2卷的1次線圈141與分別約1／4卷的2次線圈142的匝數比約為8：1。根據該匝數比，將前級放大電路40的輸出阻抗轉換為約1／64倍。並且，藉由功率級放大電路45進行差動動作，輸出阻抗進一步被轉換為1／4倍。結果，前級放大電路40的輸出阻抗被轉換為約1／256倍。
由四個1次線圈131和2次線圈132構成第一變壓器130。第一變壓器130以及第一輔助阻抗轉換電路135作為將功率級放大電路45的輸出阻抗轉換為高阻抗的阻抗轉換電路發揮功能。由此，能夠使功率級放大電路45的輸出阻抗與天線等負載的輸入阻抗匹配。此外，在僅利用第一變壓器130便能夠實現充分的阻抗匹配的情況下，第一輔助阻抗轉換電路135可以省略。並且，第一變壓器130具有對從八個功率級放大電路45輸出的高頻訊號的功率進行合成的功能。
在第九實施例中，與第八實施例的情況同樣地，針對被分組為複數個組的複數個功率級電晶體13的每個組，配置第一變壓器130的1次線圈131。能夠將1次線圈131視為與複數個組分別對應地配置的第一變壓器130的獨立電抗元件。
接下來，對第九實施例的優異的效果進行說明。 在第九實施例中，也與第八實施例（圖19A、圖20、圖21）的情況同樣地能夠抑制在從複數個功率級電晶體13的訊號輸出端口到訊號輸出端子110的訊號路徑中產生的損耗，能夠實現高輸出化。並且，在第九實施例中，由於電晶體列12配置有4列，所以與第八實施例的情況相比，能夠增加功率級電晶體13的個數，實現進一步的高輸出化。
另外，在第九實施例中，藉由使第二變壓器140的1次線圈141與2次線圈142的匝數比變化，能夠使阻抗轉換比變化。由此，可以使前級放大電路40和功率級放大電路45的級間的阻抗匹配更接近理想的狀態。其结果是，可以提高功率放大模块的增益。
接下來，參照圖27以及圖28，對第二變壓器140的1次線圈141與2次線圈142的匝數比與第九實施例的情況不同的變形例進行說明。在圖27以及圖28中，對1次線圈141附加相對淡的陰影，對2次線圈142附加相對濃的陰影。
圖27是表示將第二變壓器140的匝數比設為約2：1的變形例的功率放大模組的第二變壓器140的複數個功率級電晶體13、第二變壓器140以及前級放大電路40的構成要素的俯視時的位置關係的圖。
在第九實施例中，在凸多邊形30的周方向上相鄰、且屬於不同的電晶體列12的第一塊12A的訊號輸入端口和第二塊12B的訊號輸入端口由2次線圈142連接。與此相對，在本變形例中，沿著凸多邊形30的相互對向的邊的兩個電晶體列12中的一個電晶體列12的第一塊12A的訊號輸入端口和另一個電晶體列12的第二塊12B的訊號輸入端口藉由2次線圈142而連接。第二變壓器140的1次線圈141繞前級放大電路40的周圍一圈。
在本變形例中，第二變壓器140的匝數比約為2：1。根據該匝數比，前級放大電路40的輸出阻抗被轉換為約1／4倍。並且，藉由功率級放大電路45進行差動動作，輸出阻抗進一步被轉換為1／4倍。結果，前級放大電路40的輸出阻抗被轉換為約1／16倍。
圖28是表示將第二變壓器140的匝數比設為約4：3的變形例的功率放大模組的第二變壓器140的複數個功率級電晶體13、第二變壓器140以及前級放大電路40的構成要素的俯視時的位置關係的圖。
在凸多邊形30的周方向上相鄰、且屬於不同的電晶體列12的第一塊12A的訊號輸入端和第二塊12B的訊號輸入端藉由2次線圈142連接這個點上，本變形例和第九實施例相同。但是，在第九實施例中，2次線圈142分別繞前級放大電路40的周圍約1／4圈，而在本變形例中，2次線圈142分別繞前級放大電路40的周圍約3／4圈。
第二變壓器140的1次線圈141繞前級放大電路40的周圍一圈。此外，1次線圈141由相互並聯連接的兩個環形的佈線構成，但1次線圈的匝數為1匝。在比構成1次線圈141的內周側的環形的佈線更靠內側、內周側的環形的佈線與外周側的環形的佈線之間、以及比外周側的環形的佈線更靠外側的任意一個位置配置有2次線圈142。由兩個環形的佈線構成1次線圈141是為了減少2次線圈142的每一個與1次線圈141的耦合的強度的偏差。
在本變形例中，第二變壓器140的匝數比約為4：3。根據該匝數比，前級放大電路40的輸出阻抗被轉換為約9／16倍。並且，藉由功率級放大電路45進行差動動作，輸出阻抗進一步被轉換為1／4倍。結果，前級放大電路40的輸出阻抗被轉換為約9／64倍。
如圖27以及圖28所示的變形例那樣，藉由調整第二變壓器140的匝數比，能夠使前級放大電路40的輸出阻抗的阻抗轉換比變化。根據使前級放大電路40和功率級放大電路45之間的阻抗匹配所需的阻抗轉換比來選擇第二變壓器140的匝數比即可。例如，第二變壓器140的1次線圈141的匝數從任意的整數選擇即可。
如第八實施例（圖19A、圖20）那樣，在電晶體列12配置2列的情況下，從約1／2的整數倍的值選擇2次線圈142的匝數即可。如第九實施例（圖24、圖25）那樣，在電晶體列12配置4列的情況下，從約1／4的整數倍的值選擇2次線圈142的匝數即可。
［第二變壓器的2次線圈的連接形態］ 接下來，參照圖29A至圖31F的圖式，對應用於第八實施例、第九實施例以及它們的變形例的功率放大模組的第二變壓器140的2次線圈的連接形態進行說明。
圖29A至圖29D的圖式是表示電晶體列12配置2列的情況下的第二變壓器140的2次線圈142的連接形態的示意圖。沿著長方形的凸多邊形30的相互對向的兩條邊分別配置有電晶體列12。電晶體列12分別被劃分成第一塊12A和第二塊12B。在電晶體列12的每列中，定義第一塊12A以及第二塊12B，以使從第一塊12A朝向第二塊12B的方向與在凸多邊形30的周方向上順時針旋轉的方向相等。在圖29A至圖29D的圖式中，僅顯示複數個2次線圈142中的一個。
電晶體列12的每一列的第二塊12B的訊號輸入端口和沿凸多邊形30的周方向的順時針根據電晶體列12的數目移動了m列後的位置的電晶體列12的第一塊12A的訊號輸入端口由2次線圈142連接。此處，參數m為自然數。
圖29A相當於m＝1的情況。該連接構成相當於圖20所示的第八實施例。
圖29B相當於m＝2的情況。即，同一電晶體列12的第二塊12B的訊號輸入端口和第一塊12A的訊號輸入端口藉由在凸多邊形30的周方向上繞約一圈的2次線圈142而連接。該連接構成相當於圖22所示的變形例。
圖29C相當於m＝3的情況。訊號輸入端口彼此連接的第一塊12A與第二塊12B的組合與m＝1的情況下（圖29A）相同，但在m＝3的情況下，2次線圈142在凸多邊形30的周方向上繞約1.5圈。
圖29D相當於m＝4的情況。訊號輸入端口彼此連接的第一塊12A與第二塊12B的組合與m＝2的情況下（圖29B）相同，但在m＝4的情況下，2次線圈142在凸多邊形30的周方向繞約2圈。
圖30A至圖31F的圖式是表示電晶體列12配置4列的情況下的第二變壓器140的2次線圈142的連接形態的示意圖。沿著正方形的凸多邊形30的四條邊分別配置有電晶體列12。電晶體列12分別被劃分成第一塊12A和第二塊12B。與圖29A至圖29D的圖式所示的情況同樣地，在電晶體列12的每一列中定義第一塊12A以及第二塊12B，以使從第一塊12A朝向第二塊12B的方向與在凸多邊形30的周方向上順時針旋轉的方向相等。在圖30A至圖31F的圖式中，僅顯示複數個2次線圈142中的一個。
2次線圈142將電晶體列12的每一列的第二塊12B的訊號輸入端口、和該電晶體列12沿凸多邊形30的周方向的順時針或者逆時針根據電晶體列12的數目移動了m列後的位置的電晶體列12的第一塊12A的訊號輸入端口連接。此處，參數m為自然數。圖30A、圖30C、圖30E、圖31A、圖31C、圖31E是順時針的移動的例子，分別相當於m＝1、m＝2、m＝3、m＝4、m＝5、m＝6的情況。圖30B、圖30D、圖30F、圖31B、圖31D、圖31F是逆時針的移動的例子，分別相當於m＝1、m＝2、m＝3、m＝4、m＝5、m＝6的情況。
藉由使參數m變化，來使第二變壓器140的匝數比變化，其結果是，能夠使阻抗轉換比變化。將第二變壓器140的2次線圈142的匝數記載為m 2，將1次線圈141的匝數記載為m 1。在電晶體列12配置2列的情況下，能夠將2次線圈的匝數m 2設定為約1／2的整數倍，在電晶體列12配置4列的情況下，能夠將2次線圈的匝數m 2設定為約1／4的整數倍。
根據第二變壓器140的匝數比，前級放大電路40的輸出阻抗被轉換為（m 2／m 1） 2倍。並且，藉由功率級電晶體13的差動動作，阻抗被轉換為1／4倍。因此，總體上，阻抗轉換比被轉換為（m 2／m 1） 2／4倍。
在圖29A至圖31F的例子中，更嚴格來說，2次線圈142的匝數根據2次線圈142同與第一塊12A以及第二塊12B的訊號輸入端口連接的級間訊號佈線35（圖20、圖25、圖27）的連接位置而變化。根據較佳的匝數來決定2次線圈142與級間訊號佈線35的連接位置即可。
［第一變壓器的1次線圈的連接形態］ 接下來，參照圖32A至圖33D的圖式，對應用於第八實施例、第九實施例以及它們的變形例的功率放大模組的第一變壓器130的1次線圈131的連接形態進行說明。
圖32A以及圖32B是表示電晶體列12配置2列的情況下的第一變壓器130的1次線圈131的連接形態的示意圖。在圖32A以及圖32B中，僅顯示複數個1次線圈131中的一個。沿著長方形的凸多邊形30的相互對向的兩條邊分別配置有電晶體列12。電晶體列12分別與圖29A至圖29D的圖式的情況同樣地被劃分為第一塊12A和第二塊12B。
圖33A至圖33D的圖式是表示電晶體列12配置4列的情況下的第一變壓器130的1次線圈131的連接形態的示意圖。在圖33A至圖33D的圖式中，僅顯示複數個1次線圈131中的一個。沿著正方形的凸多邊形30的四條邊分別配置有電晶體列12。電晶體列12分別與圖30A至圖31F的圖式的情況同樣地被劃分為第一塊12A和第二塊12B。
如圖32A至圖33D的圖式所示，1次線圈131將與複數個電晶體列12的每一列的第二塊12B對應的第一焊盤101、和與將該電晶體列12沿凸多邊形30的周方向的順時針根據電晶體列12的數目移動了n列後的位置的電晶體列12的第一塊12A對應的第一焊盤101連接。此處，參數n為自然數。圖32A以及圖32B所示的連接形態分別相當於n＝1、n＝2的情況。圖33A、圖33B、圖33C以及圖33D所示的連接形態分別相當於n＝1、n＝2、n＝3、n＝4的情況。
藉由使參數n變化，能夠使第一變壓器130的匝數比變化。其結果是，能夠使第一變壓器130的阻抗轉換比變化。
［第十實施例］ 接下來，參照圖34以及圖35，對第十實施例的功率放大模組進行說明。以下，對於與第八實施例的功率放大模組（圖19A、圖20、圖21）共通的結構，省略說明。
圖34是表示第十實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在與第八實施例對應的圖19A中，與功率級電晶體13的射極（接地端口）連接的電路板100（圖2）上的導體膜未被顯示，但在圖34中，顯示與射極連接的導體膜108。在圖34中，對電路板100（圖2）上的導體膜的中的、與功率級電晶體13的集極（訊號輸出端口）連接的導體膜以及第一變壓器130的2次線圈132附加相對淡的陰影，對與射極連接的導體膜附加相對濃的陰影。
功率級電晶體13的射極經由第二凸塊22與電路板100（圖2）上的第二焊盤102連接。第二焊盤102按照每個電晶體列12而配置。在俯視時，包括兩個第二焊盤102來作為其一部分的導體膜108圍繞第二變壓器140。
圖35是第十實施例的功率放大模組的剖視圖。在半導體晶片10的基板11的、與電路板100對向的面配置有集極墊27、射極墊28以及第二變壓器140。第二變壓器140由1次線圈141以及2次線圈142構成。
在電路板100的、安裝有半導體晶片10的面配置有第一焊盤101、第二焊盤102以及第一變壓器130。第二焊盤102構成環形的導體膜108（圖34）的一部。集極墊27經由第一凸塊21與第一焊盤101連接，射極墊28經由第二凸塊22與第二焊盤102連接。第一變壓器130由1次線圈131以及2次線圈132構成。第二焊盤102與設置於電路板100的接地圖案105連接。
接下來，對第十實施例的優異的效果進行說明。藉由流過第一變壓器130的高頻電流而產生高頻磁場。若該高頻磁場與第二變壓器140的1次線圈141以及2次線圈142交鏈，則在第二變壓器140的1次線圈141以及2次線圈142中感應出高頻電流。若該高頻電流被反饋給功率級放大電路45，則功率級放大電路45的動作變得不穩定。
在第十實施例中，若高頻電流流過第一變壓器130，則在環形的導體膜108感應出高頻電流。在導體膜108中感應出的高頻電流所產生的磁場抵消由流過第一變壓器130的高頻電流產生的磁場。其結果是，能夠減少對第二變壓器140的影響。由此，獲得難以產生功率級放大電路45的動作變得不穩定的現象這樣的優異的效果。
接下來，參照圖36，對第十實施例的變形例的功率放大模組進行說明。
圖36是表示第十實施例的變形例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。在第十實施例中，導體膜108具有在俯視時圍繞第二變壓器140的環形的形狀。與此相對，在圖36所示的變形例中，在俯視時，導體膜108包含第二變壓器140。
在本變形例中，與第十實施例的情況相比，能夠提高由流過第一變壓器130的高頻電流引起的高頻磁場的影響難以波及到第二變壓器140這樣的效果。
接下來，對第十實施例的其它變形例進行說明。在第十實施例中，將導體膜108配置在電路板100的最上層（從安裝面數第一層），但也可以配置於從安裝面數第二層。
［第十一實施例］ 接下來，參照圖37以及圖38，對第十一實施例的功率放大模組進行說明。以下，對於與第八實施例的功率放大模組（圖19A、圖20、圖21）共通的結構，省略說明。
圖37是表示生成被輸入至第十一實施例的功率放大模組的複數個功率級電晶體13的差動訊號的電路、以及前級放大電路40的構成要素的俯視時的位置關係的圖。在第八實施例中，與前級放大電路40（圖20）的訊號輸出端口連接的集極佈線43直接連接於第二變壓器140的1次線圈141。與此相對，在圖37所示的變形例中，在集極佈線43與第二變壓器140的1次線圈141之間***第二輔助阻抗轉換電路59。
第二輔助阻抗轉換電路59包括電感57和MIM構造的電容58。電感57的一端與集極佈線43連接，另一端與電路板100（圖2）的第二電源佈線107連接。電容58以串聯的方式***到集極佈線43與1次線圈141之間。
圖38是第十一實施例的功率放大模組的等效電路圖。在前級放大電路40的訊號輸出端口與第二變壓器140的1次線圈141之間***第二輔助阻抗轉換電路59。其它結構與第八實施例的功率放大模組的等效電路圖（圖21）相同。
接下來，對第十一實施例的優異的效果進行說明。 在第八實施例的功率放大模組（圖21）中，由於前級放大電路40的輸出阻抗的轉換比由第二變壓器140的匝數比決定，所以較難使其連續地變化。在第十一實施例中，藉由設置第二輔助阻抗轉換電路59，能夠進行阻抗轉換比的微調。由此，能夠使前級放大電路40和功率級放大電路45之間的阻抗更正確地匹配。其結果是，能夠獲得功率放大模組的增益更大這個優異的效果。
上述的各實施例為例示的，當然可進行不同實施例所示的結構的局部置換或組合。對於基於複數個實施例的同樣的結構的同樣的作用效果，在每個實施例中沒有依次提及。並且，本發明並不限於上述的實施例。例如能夠進行各種變更、改進、組合等，這對於發明所屬技術領域中具有通常知識者來說是顯而易見的。
10:半導體晶片 11:基板 12:電晶體列 12A:第一塊 12B:第二塊 13:功率級電晶體 14:集極佈線 15:基極佈線（訊號輸入端） 16:射極層 16M:射極檯面 17:基極層 18:集極層 19:子集極層 20:集極檯面 21:第一凸塊（集極凸塊） 22:第二凸塊（射極凸塊） 23:電源用凸塊 24、25:電容 25A:下部電極 25B:上部電極 26A、26B:凸塊 27:集極墊 28:射極墊 30:凸多邊形 31:集極電極 32:基極電極 33:射極電極 34:射極佈線 35:級間訊號佈線 36:電容 37:基極鎮流電阻元件 38:偏置佈線 40:前級放大電路 42:前級電晶體 43:集極佈線 44:基極佈線 45:功率級放大電路 46:電阻元件 47:訊號輸入佈線 48:電容 49:訊號輸入凸塊 50:第二阻抗轉換電路 51:電感 52:電容 53:電源用凸塊 57:電感 58:電容 59:第二輔助阻抗轉換電路 68、69:電容 70:功率級電晶體的組 100:電路板 101:第一焊盤 102:第二焊盤 103、104:輸出佈線 104J:合流位置 105:接地圖案 106:第一電源佈線 107:第二電源佈線 108:第一導體膜 110:訊號輸出端子 112:輸出佈線 112J:合流位置 120:第一阻抗轉換電路 121:晶片電容 122、123:電感 124:晶片電容 125:接地焊盤 126、127:電感 128:中間點 129:輸出側中間點 130:第一變壓器 131:1次線圈 131A:1次線圈的第一部分 131B:1次線圈的第二部分 132:2次線圈 133:連接第一部分的寬度的中心點的線 135:第一輔助阻抗轉換電路 140:第二變壓器 141:1次線圈 142:2次線圈 Pin、Pin＋、Pin－:輸入訊號 Pout:輸出訊號 Vcc1、Vcc2:電源電壓
[圖1]是表示第一實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖2]是第一實施例的功率放大模組的一部分的剖視圖。 [圖3]是表示功率級電晶體的複數個構成要素的俯視時的位置關係的圖。 [圖4]是圖3的點劃線4―4處的剖視圖。 [圖5]是第一實施例的功率放大模組的等效電路圖。 [圖6]是表示設置於比較例的功率放大模組的半導體晶片的複數個功率級電晶體、以及電路板上的佈線的俯視時的位置關係的圖。 [圖7]是表示設置於其它比較例的功率放大模組的半導體晶片的複數個功率級電晶體、以及電路板上的佈線的俯視時的位置關係的圖。 [圖8]是表示設置於另外的其他比較例的功率放大模組的半導體晶片的複數個功率級電晶體、以及電路板上的佈線的俯視時的位置關係的圖。 [圖9]是表示第一實施例的變形例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖10]是表示第二實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖11]是第二實施例的功率放大模組的等效電路圖。 [圖12]是表示第三實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖13]是表示第四實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖14]是第四實施例的功率放大模組的等效電路圖。 [圖15]是示意性地表示第五實施例的功率放大模組的一部分的構成要素的圖。 [圖16]是表示設置於第六實施例的功率放大模組的半導體晶片的前級放大電路以及功率級放大電路的複數個構成要素的俯視時的位置關係的圖。 [圖17]是前級放大電路、第二阻抗轉換電路以及功率級放大電路的等效電路圖。 [圖18]是表示設置於第七實施例的功率放大模組的半導體晶片的前級放大電路以及功率級放大電路的複數個構成要素的俯視時的位置關係的圖。 [圖19A]是表示第八實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖19B]是用於對電晶體列與功率級電晶體的組的不同進行說明的示意圖。 [圖20]是表示生成輸入至複數個功率級電晶體的差動訊號的電路、以及前級放大電路的構成要素的俯視時的位置關係的圖。 [圖21]是第八實施例的功率放大模組的等效電路圖。 [圖22]是表示生成輸入至本變形例的功率放大模組的複數個功率級電晶體的差動訊號的電路、以及前級放大電路的構成要素的俯視時的位置關係的圖。 [圖23A]是表示第八實施例的功率放大模組的1次線圈的俯視時的形狀的圖，[圖23B、圖23C以及圖23D]分別是表示比較例的第一部分的俯視時的形狀的圖。 [圖24]是表示第九實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖25]是表示生成輸入至複數個功率級電晶體的差動訊號的電路、以及前級放大電路的構成要素的俯視時的位置關係的圖。 [圖26]是第九實施例的功率放大模組的等效電路圖。 [圖27]是表示將第二變壓器的匝數比設為2：1的變形例的功率放大模組的第二變壓器的複數個功率級電晶體、第二變壓器以及前級放大電路的構成要素的俯視時的位置關係的圖。 [圖28]是表示將第二變壓器的匝數比設為約4：3的變形例的功率放大模組的第二變壓器的複數個功率級電晶體、第二變壓器以及前級放大電路的構成要素的俯視時的位置關係的圖。 [圖29A至圖29D]的圖式是表示電晶體列被配置成2列的情況下的第二變壓器的2次線圈的連接形態的示意圖。 [圖30A至圖30F]的圖式是表示電晶體列被配置成4列的情況下的第二變壓器的2次線圈的連接形態的示意圖。 [圖31A至圖31F]的圖式是表示電晶體列被配置成4列的情況下的第二變壓器的2次線圈的連接形態的示意圖。 [圖32A以及圖32B]是表示電晶體列被配置成2列的情況下的第一變壓器的2次線圈的連接形態的示意圖。 [圖33A至圖33D]的圖式是表示電晶體列被配置成4列的情況下的第一變壓器的2次線圈的連接形態的示意圖。 [圖34]是表示第十實施例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖35]是第十實施例的功率放大模組的剖視圖。 [圖36]是表示第十實施例的變形例的功率放大模組的功率級放大電路以及輸出阻抗轉換電路的複數個構成要素的俯視時的位置關係的圖。 [圖37]是表示生成輸入至第十一實施例的功率放大模組的複數個功率級電晶體的差動訊號的電路、以及前級放大電路的構成要素的俯視時的位置關係的圖。 [圖38]是第十一實施例的功率放大模組的等效電路圖。
12:電晶體列 13:功率級電晶體 14:集極佈線 20:集極檯面 21:第一凸塊（集極凸塊） 22:第二凸塊（射極凸塊） 30:凸多邊形 46:電阻元件 101:第一焊盤 103、104:輸出佈線 104J:合流位置 106:第一電源佈線 110:訊號輸出端子 120:第一阻抗轉換電路 121:晶片電容 122、123:電感 124:晶片電容 125:接地焊盤 Pout:輸出訊號 Vcc1:電源電壓

Claims (21)

  1. 一種功率放大模組，具有電路板和安裝於上述電路板的半導體晶片； 上述半導體晶片具備： 基板；以及 形成於上述基板的複數個電晶體列； 上述複數個電晶體列的每一列包括排列成直線狀的複數個功率級電晶體； 上述複數個功率級電晶體的每一個是具有作為接地端口的射極或者源極、作為訊號輸出端口的集極或者汲極、作為訊號輸入端口的基極或者閘極的雙極電晶體或者場效應電晶體； 上述半導體晶片進而具備： 複數個第一凸塊，與上述複數個電晶體列的每一列對應地配置，並與對應的電晶體列所包括的上述複數個功率級電晶體的訊號輸出端口連接；以及 複數個第二凸塊，與上述複數個電晶體列的每一列對應地配置，並與對應的電晶體列所包括的上述複數個功率級電晶體的接地端口連接； 上述複數個電晶體列分別沿著凸多邊形的複數個邊配置； 上述電路板具備： 複數個第一焊盤，分別與上述複數個第一凸塊連接； 複數個第二焊盤，分別與上述複數個第二凸塊連接； 接地圖案，與上述複數個第二焊盤連接； 訊號輸出端子；以及 第一阻抗轉換電路，將上述複數個第一焊盤和上述訊號輸出端子連接； 上述複數個功率級電晶體被分組為複數個組，上述第一阻抗轉換電路包括針對上述複數個組的每一組配置的複數個獨立電抗元件。
  2. 如請求項1所述之功率放大模組，其中， 上述複數個第一凸塊的每一個的俯視時的形狀，在與屬於與上述複數個第一凸塊的每一個對應的電晶體列的上述複數個功率級電晶體的排列方向平行的方向上較長。
  3. 如請求項1所述之功率放大模組，其中， 上述複數個第一凸塊與上述複數個電晶體列的每一列對應地配置有複數個，並且在與對應的電晶體列所包括的上述複數個功率級電晶體的排列方向平行的方向上排列配置。
  4. 如請求項1至3中之任一項所述之功率放大模組，其中， 上述半導體晶片進而具備電容； 上述電容連接在上述複數個第一凸塊的每一個第一凸塊、和與該每一個第一凸塊對應的電晶體列所包括的上述複數個功率級電晶體的訊號輸出端口之間。
  5. 如請求項1至3中之任一項所述之功率放大模組，其中， 在從上述凸多邊形的幾何中心觀察時，上述複數個第一凸塊的每一個被配置在比對應的第二凸塊更遠的位置； 上述半導體晶片進而具備： 前級放大電路，在俯視時被配置在上述凸多邊形的內部，並且輸出被輸入至上述複數個功率級電晶體的高頻訊號；以及 第二阻抗轉換電路，連接在上述前級放大電路與上述複數個功率級電晶體之間。
  6. 如請求項5所述之功率放大模組，其中， 上述第二阻抗轉換電路包括： 電抗元件，與上述複數個電晶體列的每一列對應地配置；以及 其它電抗元件，由上述複數個電晶體列共用。
  7. 如請求項1至3中之任一項所述之功率放大模組，其中， 上述複數個電晶體列與上述複數個組一對一地對應。
  8. 如請求項1至3中之任一項所述之功率放大模組，其中， 上述複數個電晶體列的每一列在上述複數個電晶體列的每一列的長度方向的中心被劃分為第一塊和第二塊，以在上述凸多邊形的周方向上交替地配置上述第一塊和上述第二塊； 上述複數個第一凸塊以及上述複數個第一焊盤與上述複數個電晶體列的上述第一塊以及上述第二塊的各個對應地配置； 上述電路板進而具備電源佈線； 上述第一阻抗轉換電路包括第一變壓器； 設參數n為自然數，上述第一阻抗轉換電路的上述複數個獨立電抗元件的每一個，將與上述複數個電晶體列的每一列的上述第二塊對應的第一焊盤、和與沿上述凸多邊形的周方向的第一旋轉方向根據電晶體列的數目移動了n列後的位置的電晶體列的上述第一塊對應的第一焊盤連接，來構成上述第一變壓器的1次線圈； 上述第一變壓器進而包括與上述訊號輸出端子連接的2次線圈； 複數個上述1次線圈的長度大致相同，複數個上述1次線圈的每一個在長度方向的大致中央與上述電源佈線連接。
  9. 如請求項8所述之功率放大模組，其中， 上述凸多邊形是正方形或者長方形； 上述複數個電晶體列由沿著上述凸多邊形的相互對向的兩條邊分別配置的兩個電晶體列構成； 上述參數n是1； 上述第一變壓器的複數個1次線圈圍繞上述凸多邊形。
  10. 如請求項8所述之功率放大模組，其中， 上述凸多邊形是正方形； 上述複數個電晶體列由沿著上述凸多邊形的4條邊分別配置的四個電晶體列構成； 上述參數n是1； 上述第一變壓器的複數個1次線圈圍繞上述凸多邊形。
  11. 如請求項8所述之功率放大模組，其中， 上述電路板進而具備第一輔助阻抗轉換電路，上述第一輔助阻抗轉換電路被***到上述第一變壓器的2次線圈與上述訊號輸出端子之間。
  12. 如請求項8所述之功率放大模組，其中， 在俯視時，複數個上述1次線圈的每一個包括從上述第一焊盤朝向上述凸多邊形的外側延伸的第一部分、以及從上述第一部分的前端沿上述凸多邊形的周方向延伸的第二部分，上述第一部分的寬度從上述第一焊盤朝向上述第一部分的前端而變窄。
  13. 如請求項12所述之功率放大模組，其中， 在將上述第一部分的寬度方向定義為與同上述第一部分連接的上述複數個功率級電晶體的排列方向平行的方向時，連接上述第一部分的寬度的中心點的線以與上述複數個功率級電晶體的排列方向正交的方向為基準向上述第二部分變長的方向傾斜。
  14. 如請求項8所述之功率放大模組，其中， 至少一個前級電晶體由上述複數個電晶體列共用。
  15. 如請求項8所述之功率放大模組，其中， 上述凸多邊形是正方形或者長方形； 上述複數個電晶體列由沿著上述凸多邊形的相互對向的兩條邊分別配置的兩個電晶體列構成； 在從上述凸多邊形的幾何中心觀察時，上述複數個第一凸塊的每一個被配置在比對應的第二凸塊更遠的位置； 上述半導體晶片進而具備： 前級放大電路，在俯視時被配置在上述凸多邊形的內部，並且輸出被輸入至上述複數個功率級電晶體的高頻訊號；以及 第二阻抗轉換電路，連接在上述前級放大電路與複數個功率級電晶體之間； 上述第二阻抗轉換電路向上述兩個電晶體列的上述第一塊的上述複數個功率級電晶體輸入同相的高頻訊號，並且向上述兩個電晶體列的上述第二塊的上述複數個功率級電晶體輸入與被輸入至上述第一塊的上述複數個功率級電晶體的高頻訊號反相的高頻訊號。
  16. 如請求項15所述之功率放大模組，其中， 上述第二阻抗轉換電路包括第二變壓器； 上述第二變壓器具備： 1次線圈，與上述前級放大電路連接；以及 兩個2次線圈，分別將上述兩個電晶體列的上述第一塊的上述複數個功率級電晶體的訊號輸入端口、與相同的電晶體列或者另一電晶體列的上述第二塊的上述複數個功率級電晶體的訊號輸入端口連接； 上述兩個2次線圈的每一個在長度方向的大致中央被接地。
  17. 如請求項8所述之功率放大模組，其中， 上述凸多邊形是正方形； 上述複數個電晶體列由沿著上述凸多邊形的4條邊分別配置的四個電晶體列構成； 在從上述凸多邊形的幾何中心觀察時，上述複數個第一凸塊的每一個被配置在比對應的第二凸塊更遠的位置； 上述半導體晶片進而具備： 前級放大電路，在俯視時被配置在上述凸多邊形的內部，並且包括輸出高頻訊號的訊號輸出端；以及 第二阻抗轉換電路，被***到上述前級放大電路、與上述四個電晶體列的每一列的上述第一塊以及上述第二塊分別包括的複數個功率級電晶體的訊號輸入端口之間的訊號路徑； 上述第二阻抗轉換電路向上述四個電晶體列的上述第一塊的上述複數個功率級電晶體輸入同相的高頻訊號，並且向上述四個電晶體列的上述第二塊的上述複數個功率級電晶體輸入與被輸入至上述第一塊的上述複數個功率級電晶體的高頻訊號反相的高頻訊號。
  18. 如請求項17所述之功率放大模組，其中， 上述第二阻抗轉換電路包括第二變壓器； 上述第二變壓器具備： 1次線圈，與上述前級放大電路連接；以及 複數個2次線圈，在將參數m設為自然數時，將上述四個電晶體列的每一列的上述第二塊的上述複數個功率級電晶體的訊號輸入端口、與沿上述凸多邊形的周方向的第一旋轉方向根據電晶體列的數目移動了m列後的位置的電晶體列的上述第一塊的上述複數個功率級電晶體的訊號輸入端口連接； 上述複數個2次線圈的每一個在長度方向的大致中央被接地。
  19. 如請求項16所述之功率放大模組，其中， 上述電路板進而具備與上述複數個第二焊盤連接的導體膜； 在俯視時，上述複數個第二焊盤以及上述導體膜圍繞上述第二變壓器。
  20. 如請求項16所述之功率放大模組，其中， 上述電路板進而具備與上述第二焊盤連接的導體膜； 在俯視時，上述導體膜包含上述第二變壓器。
  21. 如請求項16所述之功率放大模組，其中， 上述半導體晶片進而具備第二輔助阻抗轉換電路，上述第二輔助阻抗轉換電路被***到上述前級放大電路與上述第二變壓器之間的訊號路徑。
TW109140708A 2019-12-20 2020-11-20 功率放大模組 TWI742935B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019230221 2019-12-20
JPJP2019-230221 2019-12-20
JPJP2020-155001 2020-09-15
JP2020155001A JP2021100235A (ja) 2019-12-20 2020-09-15 電力増幅モジュール

Publications (2)

Publication Number Publication Date
TW202125969A TW202125969A (zh) 2021-07-01
TWI742935B true TWI742935B (zh) 2021-10-11

Family

ID=76383622

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140708A TWI742935B (zh) 2019-12-20 2020-11-20 功率放大模組

Country Status (3)

Country Link
US (1) US11791782B2 (zh)
CN (1) CN113014212B (zh)
TW (1) TWI742935B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
CA3174929A1 (en) * 2022-09-20 2024-03-20 Idenergie Inc. Printed circuit board comprising a plurality of power transistor switching cells in parallel

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106386A (ja) * 1998-09-28 2000-04-11 Sharp Corp 高周波増幅器
US8970516B2 (en) * 2010-09-23 2015-03-03 Qualcomm Mems Technologies, Inc. Integrated passives and power amplifier
TW201728077A (zh) * 2012-06-14 2017-08-01 Skyworks Solutions Inc 功率放大器模組，包括相關之系統、裝置及方法
TW201729398A (zh) * 2015-12-14 2017-08-16 村田製作所股份有限公司 功率放大電路
US9979360B1 (en) * 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth
US20190131937A1 (en) * 2016-05-19 2019-05-02 Mitsubishi Electric Corporation High-frequency power amplifier

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111157A (en) * 1991-05-01 1992-05-05 General Electric Company Power amplifier for broad band operation at frequencies above one ghz and at decade watt power levels
JPH10163772A (ja) * 1996-10-04 1998-06-19 Sanyo Electric Co Ltd 電力増幅器およびチップキャリヤ
US9741673B2 (en) * 2007-06-22 2017-08-22 Cree, Inc. RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
JP2012109320A (ja) * 2010-11-15 2012-06-07 Panasonic Corp 電力増幅器
JP6203103B2 (ja) * 2014-03-31 2017-09-27 株式会社東芝 高周波半導体装置
CN108511411B (zh) * 2017-02-28 2021-09-10 株式会社村田制作所 半导体装置
US10742178B2 (en) * 2018-05-18 2020-08-11 Nxp Usa, Inc. Broadband power transistor devices and amplifiers and methods of manufacture thereof
SG11202105159SA (en) * 2019-01-10 2021-06-29 Skyworks Solutions Inc Apparatus and methods for biasing of power amplifiers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106386A (ja) * 1998-09-28 2000-04-11 Sharp Corp 高周波増幅器
US8970516B2 (en) * 2010-09-23 2015-03-03 Qualcomm Mems Technologies, Inc. Integrated passives and power amplifier
TW201728077A (zh) * 2012-06-14 2017-08-01 Skyworks Solutions Inc 功率放大器模組，包括相關之系統、裝置及方法
TW201729398A (zh) * 2015-12-14 2017-08-16 村田製作所股份有限公司 功率放大電路
US20190131937A1 (en) * 2016-05-19 2019-05-02 Mitsubishi Electric Corporation High-frequency power amplifier
US9979360B1 (en) * 2016-12-20 2018-05-22 Nxp Usa, Inc. Multi baseband termination components for RF power amplifier with enhanced video bandwidth

Also Published As

Publication number Publication date
CN113014212A (zh) 2021-06-22
CN113014212B (zh) 2023-10-31
US11791782B2 (en) 2023-10-17
TW202125969A (zh) 2021-07-01
US20210194444A1 (en) 2021-06-24

Similar Documents

Publication Publication Date Title
JP5247367B2 (ja) Ｒｆ電力増幅器
US6927664B2 (en) Mutual induction circuit
TWI742935B (zh) 功率放大模組
US7880547B2 (en) Systems and methods for power amplifiers with voltage boosting multi-primary transformers
US7936215B2 (en) Multi-segment primary and multi-turn secondary transformer for power amplifier systems
US7525407B2 (en) Integrated circuit having integrated inductors
US8493152B2 (en) Power amplifier
US12009790B2 (en) Transmission line transformer and amplifying circuit
TWI404085B (zh) 變壓器及其結構與功率放大裝置
JP2019114763A (ja) 半導体装置
US20240212926A1 (en) Transformer structure
JP2021100235A (ja) 電力増幅モジュール
TWI747145B (zh) 半導體裝置及放大器模組
JPH0389548A (ja) 半導体集積回路
JP2018032916A (ja) 高周波増幅器モジュール
US11239187B2 (en) Semiconductor device
US11271530B2 (en) Transmission line transformer and amplifying circuit
US20240146271A1 (en) Unbalanced-to-balanced transformation circuit and radio-frequency amplifier
TW202113981A (zh) 半導體裝置
JP2011061019A (ja) 高周波増幅器