CN108183710B - 基于fpga的时间交织模数转换器的校正方法及*** - Google Patents

基于fpga的时间交织模数转换器的校正方法及*** Download PDF

Info

Publication number
CN108183710B
CN108183710B CN201810077376.0A CN201810077376A CN108183710B CN 108183710 B CN108183710 B CN 108183710B CN 201810077376 A CN201810077376 A CN 201810077376A CN 108183710 B CN108183710 B CN 108183710B
Authority
CN
China
Prior art keywords
channel
error
floating point
time
time error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810077376.0A
Other languages
English (en)
Other versions
CN108183710A (zh
Inventor
张劲东
贾逸群
徐乃清
李旭
吴悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Yingsibei Electronic Technology Co ltd
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN201810077376.0A priority Critical patent/CN108183710B/zh
Publication of CN108183710A publication Critical patent/CN108183710A/zh
Application granted granted Critical
Publication of CN108183710B publication Critical patent/CN108183710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1085—Measuring or testing using domain transforms, e.g. Fast Fourier Transform
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种基于FPGA的时间交织模数转换器的校正方法及***，该方法包括获取偏置误差估计值、增益误差估计值、时间误差估计值；根据时间误差估计值，利用上位机计算时间误差插值滤波参数和时间误差相位调整参数；获取时间交织模数转换器中各个通道的定点采样数据；利用单精度浮点运算对上述数据进行处理得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数、浮点采样数据；在FPGA内部采用盲均衡误差校正算法对上述浮点数据进行处理确定误差校正后的数据。本方法通过软硬件结合的方式，由上位机估计误差参数，由FPGA实现盲均衡校正算法，校正精度高，可有效抑制雷达宽带杂散。

Description

基于FPGA的时间交织模数转换器的校正方法及***
技术领域
本发明涉及模数转换器校正技术领域，特别涉及一种基于FPGA的时间交织模数转换器的校正方法及***。
背景技术
ADC(Analog-to-Digital Converter，模数转换器)在通信、计算机、仪器仪表等领域有着广泛的应用，例如现代军事战争中，雷达信号频率常高达几百兆甚至几十吉赫兹，带宽也达到几百兆赫兹，为截获并准确分析雷达信号，这就要求ADC的采样速率至少高达几百Msps。但是同时要求提高单片ADC的采样率与分辨率十分困难。采用时间交织的采样结构，利用M片ADC实现并行交替采样，可将采样率提高为原单片ADC的M倍，有效提高采样率。然而，由于时间交织ADC芯片在生产过程中，受到制造工艺的制约，子通道芯片不可能做到完全一致，产生诸如偏置、增益、时间等误差，这些误差称之为通道失配误差，极大地限制了时间交织ADC采样性能，需要对误差进行校正。
针对时间交织ADC的失配误差，目前已存在多种校正方法。根据处理方式，可分为模拟域校正、数模混合域校正以及数字域校正方法。模拟域校正需要根据实际误差对电路修调，操作困难且存在误差、精度不高；数模混合域校正利用FPGA估计误差，反馈模拟域进行校正，实现难度较低，但校正过程需对模拟域电路进行修调，增大电路复杂度，同时也会带来误差，影响校正精度；数字域采用纯数字方式，校正精度高，但计算量大，对硬件功耗、性能提出较高要求，且不容易实现实时校正。
发明内容
本发明的目的是针对以上技术的缺点，而提供了一种基于FPGA的时间交织模数转换器的校正方法及***，能够提高校正精度、简化校正步骤、降低计算量，且易于硬件实现。
为实现上述目的，本发明提供了如下方案：
一种基于FPGA的时间交织模数转换器的校正方法，所述校正方法包括：
获取时间交织模数转换器中各个通道的偏置误差估计值、增益误差估计值以及时间误差估计值；
根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数；
获取所述时间交织模数转换器中各个通道的定点采样数据；
对每个通道的所述偏置误差估计值、所述增益误差估计值、所述时间误差插值滤波参数、所述时间误差相位调整参数以及所述定点采样数据进行浮点转换，得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数以及浮点采样数据；
根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据；
根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据；
根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据；
对所述时间误差校正数据进行定点转换，确定转换后的时间误差校正数据。
可选的，所述根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数，具体包括：
根据每个通道的所述时间误差估计值，利用盲均衡校正算法，计算各个通道的时间误差插值滤波参数和时间误差相位调整参数。
可选的，所述根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据，具体包括：
将每个通道的所述浮点采样数据减去与所述浮点采样数据对应通道的浮点偏置误差估计值，确定各个通道的偏置误差校正数据。
可选的，所述根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据，具体包括：
将每个通道的所述偏置误差校正数据除以与所述偏置误差校正数据对应通道的浮点增益误差估计值，确定各个通道的增益误差校正数据。
可选的，所述根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据，具体包括：
利用FPGA中的IP核对每个通道的所述增益误差校正数据进行快速傅里叶变换，得到各个通道的频域序列；所述频域序列为增益误差校正数据频域序列；
将每个通道的所述频域序列与所述频域序列对应通道的浮点时间误差插值滤波参数相乘，确定各个通道的插值子序列；
将每个通道的所述插值子序列与所有的所述浮点时间误差相位调整参数相乘后求和，确定各个通道的相位校正频域序列；
利用FPGA中的IP核对每个通道的所述相位校正频域序列进行快速傅里叶逆变换，确定各个通道的时间误差校正数据。
本发明还提供了一种基于FPGA的时间交织模数转换器的校正***，所述校正***包括上位机、FPGA以及时间交织模数转换器；所述上位机包括获取模块、计算模块以及第一定点浮点转换模块；FPGA包括第二定点浮点转换模块、偏置误差校正模块、增益误差校正模块、时间误差校正模块以及浮点定点转换模块；其中，
所述获取模块，用于获取时间交织模数转换器中各个通道的偏置误差估计值、增益误差估计值以及时间误差估计值；
所述计算模块，与所述获取模块连接，用于根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数；
所述第一定点浮点转换模块，与所述获取模块、所述计算模块均连接，用于对每个通道的所述偏置误差估计值、所述增益误差估计值、所述时间误差插值滤波参数、所述时间误差相位调整参数进行浮点转换，得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数；
所述时间交织模数转换器，用于输出各个通道的定点采样数据；
所述第二定点浮点转换模块，与所述时间交织模数转换器连接，用于对所述定点采样数据进行浮点转换，得到浮点采样数据；
所述偏置误差校正模块，与所述第一定点浮点转换模块、所述第二定点浮点转换模块均连接，用于根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据；
所述增益误差校正模块，与所述第一定点浮点转换模块、所述偏置误差校正模块均连接，用于根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据；
所述时间误差校正模块，与所述第一定点浮点转换模块、所述增益误差校正模块均连接，用于根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据；
所述浮点定点转换模块，与所述时间误差校正模块连接，用于对所述时间误差校正数据进行定点转换，确定转换后的时间误差校正数据。
可选的，所述FPGA还包括偏置误差寄存器、增益误差寄存器、时间误差插值滤波参数寄存模块、时间误差相位调整参数寄存模块；
所述偏置误差寄存器用于存储浮点偏置误差估计值；
所述增益误差寄存器用于存储浮点增益误差估计值；
所述时间误差插值滤波参数寄存模块用于存储浮点时间误差插值滤波参数；
所述时间误差相位调整参数寄存模块用于存储浮点时间误差相位调整参数。
可选的，所述校正***还包括用于连接所述上位机和所述FPGA的以太网；
所述以太网，与所述第一定点浮点转换模块、所述偏置误差寄存器均连接，用于将所述浮点偏置误差估计值发送至所述偏置误差寄存器；
所述以太网，与所述第一定点浮点转换模块、所述增益误差寄存器均连接，用于将所述浮点增益误差估计值发送至所述增益误差寄存器；
所述以太网，与所述第一定点浮点转换模块、所述时间误差插值滤波参数寄存模块均连接，用于将所述浮点时间误差插值滤波参数发送至所述时间误差插值滤波参数寄存模块；
所述以太网，与所述第一定点浮点转换模块、所述时间误差相位调整参数寄存模块均连接，用于将所述浮点时间误差相位调整参数发送至所述时间误差相位调整参数寄存模块。
可选的，所述偏置误差校正模块，与所述偏置误差寄存器、所述第二定点浮点转换模块均连接，用于根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据；
所述增益误差校正模块，与所述增益误差寄存器、所述偏置误差校正模块均连接，用于根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据；
所述时间误差校正模块，与所述增益误差校正模块、所述时间误差插值滤波参数寄存模块、所述时间误差相位调整参数寄存模块均连接，用于根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据。
可选的，所述时间误差插值滤波参数寄存模块包括多个时间误差插值滤波参数寄存器；所述时间误差插值滤波参数寄存器的个数与所述时间交织模数转换器的通道个数相同；所述时间误差相位调整参数寄存模块包括多个时间相位调整参数寄存器；所述时间相位调整参数寄存器的个数与所述时间交织模数转换器的通道个数相同。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供了一种基于FPGA的时间交织模数转换器的校正方法及***，该方法包括获取时间交织模数转换器中各个通道的偏置误差估计值、增益误差估计值以及时间误差估计值；根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数，简化校正步骤，降低计算量；获取所述时间交织模数转换器中各个通道的定点采样数据；将每个通道的所述偏置误差估计值、所述增益误差估计值、所述时间误差插值滤波参数、所述时间误差相位调整参数以及所述定点采样数据进行浮点转换，得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数以及浮点采样数据，提高校正精度；根据以上浮点数据，利用FPGA中的IP核以及简单加减乘除运算，确定时间交织模数转换器的误差校正数据，降低计算量。因此，本发明提供的方法或***能够提高校正精度、简化校正步骤、降低计算量，且易于硬件实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例基于FPGA的时间交织模数转换器校正方法的流程示意图；
图2为本发明四通道时间交织ADC结构示意图；
图3为100MHz单频信号未经校正采样数据频谱图；
图4为100MHz单频信号经校正后采样数据频谱图；
图5为中频500MHz、带宽500MHz线性调频信号未经校正采样数据频谱图；
图6为中频500MHz、带宽500MHz线性调频信号经校正后采样数据频谱图；
图7为本发明实施例基于FPGA的时间交织模数转换器校正***的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
采用时间交织结构，并行多片ADC，在相同周期、不同相位时钟控制下，交替采样，可有效提高采样速率，但由于采用多片ADC，芯片间的不同导致通道间出现失配误差，影响采样效果。时间交织ADC主要存在三种误差：偏置误差、增益误差、时间误差，为提高采样效果，需对三种误差进行校正。
随着FPGA芯片的发展，电路集成和功耗有了很大程度的降低，FPGA包含大量IP核，可以进行各种复杂的数字信号处理，同时，丰富的布线资源、IO接口，利用FPGA实现对采样数据的算法处理，使在FPGA内部实现误差校正逐渐成为可能。
数字域校正方式中，盲均衡校正方法是在已知估计误差的基础上，首先减去偏置误差，然后除以增益误差，最后将采样数据转换到频域，在频域内进行插值滤波，再将频域校正数据转换到时域，实现时间误差校正。该方法校正精度高，但计算量很大，硬件不易实现。
基于以上内容，本发明的目的是提供了一种基于FPGA的时间交织模数转换器的校正方法及***，能够提高校正精度、简化校正步骤、降低计算量，且易于硬件实现。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明实施例基于FPGA的时间交织模数转换器校正方法的流程示意图，如图1所示，本发明提供的校正方法具体包括以下几个步骤：
步骤101：获取时间交织模数转换器中各个通道的偏置误差估计值、增益误差估计值以及时间误差估计值。
步骤102：根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数。
步骤103：获取所述时间交织模数转换器中各个通道的定点采样数据。
步骤104：对每个通道的所述偏置误差估计值、所述增益误差估计值、所述时间误差插值滤波参数、所述时间误差相位调整参数以及所述定点采样数据进行浮点转换，得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数以及浮点采样数据。
步骤105：根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据。
步骤106：根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据。
步骤107：根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据。
步骤108：对所述时间误差校正数据进行定点转换，确定转换后的时间误差校正数据。
其中，步骤102具体包括：根据每个通道的所述时间误差估计值，利用盲均衡校正算法，计算各个通道的时间误差插值滤波参数和时间误差相位调整参数。具体为：
A.根据盲均衡校正算法，对于M通道、Ts采样周期的时间交织ADC，该时间交织ADC的第i通道时间误差插值滤波参数
Figure BDA0001559968340000081
为：
Figure BDA0001559968340000082
式中，对角矩阵E为：
Figure BDA0001559968340000083
范德蒙矩阵A为：
Figure BDA0001559968340000091
向量B为：
Figure BDA0001559968340000092
根据时间误差估计值αi，分别计算式(2)、式(3)；计算公式(4)，并将结果带入式(1)，得出第i通道的
Figure BDA0001559968340000093
并将
Figure BDA0001559968340000094
切片处理，切片大小为1024，则
Figure BDA0001559968340000095
为M行1024列的矩阵。
B.循环处理步骤A，计算所有通道的时间误差插值滤波参数，获得M组长度为M行1024列的矩阵Η。
C.根据盲均衡校正算法，该时间交织ADC的第i通道时间误差相位调整参数W(i)为：
Figure BDA0001559968340000096
并将W(i)切片处理，切片大小为1024，则W(i)为长度1024×M的向量。
D.循环处理步骤C，计算所有通道的时间误差相位调整参数，获得M组长度为1024×M的向量W。
步骤104具体包括：
将各通道定点采样数据进行定点到单精度浮点转换，并行输出32位单精度浮点采样数据。
将时间误差插值滤波参数、时间误差相位调整参数、偏置误差估计值Δoi、增益误差估计值Δgi全部转换为32位单精度浮点数，并保存成格式为.dat的误差参数文件。
在上位机设置IP地址，点击发送按钮，发送误差参数文件。
以太网传输浮点偏置误差估计值至FPGA内的偏置误差寄存器中。
以太网传输浮点增益误差估计值至FPGA内的增益误差寄存器中。
以太网传输浮点时间误差插值滤波参数至FPGA内的时间误差插值滤波参数寄存模块中。
以太网传输浮点时间误差相位调整参数至FPGA内的时间误差相位调整参数寄存模块中。
步骤105具体包括：并行读取偏置误差寄存器中的各通道中的浮点偏置误差估计值，将每个通道的所述浮点采样数据减去与所述浮点采样数据对应通道的浮点偏置误差估计值，确定各个通道的偏置误差校正数据。
步骤106具体包括：并行读取增益误差寄存器中的各通道中的浮点增益偏置误差估计值，将每个通道的所述偏置误差校正数据除以与所述偏置误差校正数据对应通道的浮点增益误差估计值，确定各个通道的增益误差校正数据。
步骤107具体包括：
首先，对并行读取的时间误差插值滤波参数寄存模块、时间误差相位调整参数寄存模块中的相关参数进行切片处理，切片大小为1024。
其次，利用FPGA中的IP核对每个通道的所述增益误差校正数据进行快速傅里叶变换，得到各个通道的频域序列；所述频域序列为增益误差校正数据频域序列；具体为利用FPGA内部FFT IP核对所述增益误差校正数据进行快速傅立叶变换，变换长度设为1024，达到切片大小为1024的目的，输出X通道频域序列fft_data_X；IP核为FPGA名词，为一段具有特定电路功能的硬件描述语言程序。
然后，将每个通道的所述频域序列与所述频域序列对应通道的浮点时间误差插值滤波参数相乘，确定各个通道的插值子序列；具体为读取时间误差插值滤波参数寄存模块中各通道时间误差插值滤波参数H_X，输出至相应X通道，与频域序列fft_data_X相乘，输出各通道插值子序列H_fft_data_X。
再者，将每个通道的所述插值子序列与所有的所述浮点时间误差相位调整参数相乘后求和，确定各个通道的相位校正频域序列；具体为读取时间误差相位调整参数寄存模块中M组相位调整参数W_X，每组参数长度为1024×M。插值子序列H_fft_data_X与W_X的第1～1024列、1025～2048列、···、1024×(M-1)+1～1024×M列循环相乘，输出M组长度为1024×M的相位频域序列，再将每组相位频域序列对应位置累加求和，最终输出1组长度为1024×M的经校正的相位频域序列。其中，对插值子序列进行循环相乘，对M通道时间交织ADC，需循环M次。为实现实时校正，第一片插值子序列H_fft_data_X与W_X的1025～2048列相乘时，第二片插值子序列与W_X的1～1024列相乘；第二片插值子序列与W_X的1025～2048列相乘时，第三片插值子序列与W_X的1～1024列相乘；第三片插值子序列与W_X的1025～2048列相乘时，第四片插值子序列与W_X的1～1024列相乘；依次类推，构成流水结构。
最后，利用FPGA中的IP核对每个通道的所述相位校正频域序列进行快速傅里叶逆变换，确定各个通道时间误差校正数据。
本发明提供的方法最高可采用200MHz时钟进行数据校正。对单通道采样率小于200MSPS、M通道采样率小于M×200MSPS的时间交织ADC，可实现实时校正；对雷达脉冲信号，根据信号占空比，可实现更高采样率的采样***的误差实时校正。
本发明另一目的是利用FPGA技术，实现时间交织ADC盲均衡校正算法的硬件设计。本发明在已知偏置误差估计值、增益误差估计值以及时间误差估计值的情况下，由上位机计算时间误差插值滤波参数H、时间误差相位调整参数W，通过以太网将误差参数输入到FPGA中；对M通道时间交织ADC进行采样，采样数据并行输出至FPGA中，将定点采样输出转换为浮点输出；然后利用FPGA将并行M通道采样序列减去各通道偏置误差估计值，输出偏置误差校正数据，对偏置误差校正数据除以各通道增益误差估计值，输出增益误差校正数据，将增益误差校正数据转为频域序列，并根据差值滤波参数H与相位调整参数W，对频域序列进行校正，将校正后的频域序列转换为时域序列，完成时间误差校正，最后将浮点数据转换为定点数据，完成校正。
相较于现有技术，本发明技术方案的有益效果是：
1、本发明利用FPGA技术，从硬件层面，实纯数字域盲均衡误差校正算法；采用单精度浮点数运算，FPGA校正结果与软件采用双精度浮点校正结果基本一致。因此，具有较高的校正精度；对单频信号，可有效提高信噪失真比、有效位数、无杂散动态范围等参数；对雷达线性调频信号，可有效抑制宽带杂散。
2、本发明在尽可能小影响校正精度的基础上，对数据进行切片处理，每片数据子通道量大小为1024，M通道切片量共计1024×M；通过上位机分析参考信号，将误差估计值、插值滤波参数以及相位调整参数通过以太网发送到FPGA的RAM中；对实测信号的误差校正仅需简单加减乘除、FFT运算，其结构简单易实现，资源消耗大幅降低。
3、本发明可实现对采样率小于800MSPS的采样***的采样数据进行实时校正处理；对雷达脉冲信号，根据信号占空比，可实现更高采样率的采样***的误差实时校正。
实施例1
实施例1的***为四通道时间交织ADC。
图2为四通道时间交织ADC结构示意图，如图2所示，四通道时间交织ADC分为A、B、C、D四个通道，并行输出各通道采样数据data_A、data_B、data_C、data_D。已知各通道的偏置误差估计值，分别为ΔoA、ΔoB、ΔoC、ΔoD，增益误差估计值，分别为ΔgA、ΔgB、ΔgC、ΔgD，时间误差估计值，分别为ΔαA、ΔαB、ΔαC、ΔαD。
采用本发明提供的方法包括如下步骤：
(1)根据已知的偏置误差估计值Δoi、增益误差估计值Δgi、时间误差估计值αi，利用上位机计算时间误差插值滤波参数H、时间误差相位调整参数W，并将各通道偏置误差估计值、增益误差估计值、时间误差插值滤波参数、时间误差相位调整参数通过以太网分别传输到FPGA内的偏置误差寄存器、增益误差寄存器、时间误差插值滤波参数寄存模块、时间误差相位调整参数寄存模块中。
步骤(1)包含以下步骤：
①上位机根据时间误差估计值αi，计算时间误差插值滤波参数H、时间误差相位调整参数W。
步骤①包含以下步骤：
A.根据盲均衡校正算法，对采样周期为Ts的四通道时间交织ADC，第i通道时间误差插值滤波参数
Figure BDA0001559968340000131
为：
Figure BDA0001559968340000132
式中，四阶对角矩阵E为：
Figure BDA0001559968340000133
范德蒙矩阵A为：
Figure BDA0001559968340000134
向量B为：
Figure BDA0001559968340000135
得出第i通道的
Figure BDA0001559968340000136
并对
Figure BDA0001559968340000137
进行切片处理，切片大小为1024，则
Figure BDA0001559968340000138
为4行1024列的矩阵。
B.循环处理步骤A四次，计算所有通道的时间误差插值滤波参数，得4组4行1024列的矩阵H。
C.根据盲均衡校正算法，第i通道时间误差相位调整参数W(i)为：
Figure BDA0001559968340000139
并将W(i)切片处理，切片大小为1024，则W(i)是长度为4096的向量。
D.循环处理步骤C四次，计算所有通道的时间误差相位调整参数，得4组长度为4096的向量W。
②将时间误差插值滤波参数、时间误差相位调整参数、偏置误差估计值Δoi、增益误差估计值Δgi全部转换为32位单精度浮点数，并保存成格式为.dat的误差参数文件。
③在上位机设置IP地址，点击发送按钮，发送误差参数文件。
④以太网传输浮点偏置误差估计值至FPGA内的偏置误差寄存器RAM_oerror中。
⑤以太网传输浮点增益误差估计至FPGA内的增益误差寄存器RAM_gerror中。
⑥以太网传输浮点时间误差插值滤波参数至FPGA内的时间误差插值滤波参数寄存模块中，时间误差插值滤波参数寄存模块含四块RAM：RAM_H_A、RAM_H_B、RAM_H_C、RAM_H_D，深度设为1024，分别存储A、B、C、D四通道的时间误差插值滤波参数。
⑦以太网传输浮点时间误差相位调整参数至FPGA内的时间误差相位调整参数寄存模块中，时间误差相位调整参数寄存模块含四块RAM：RAM_W_A、RAM_W_B、RAM_W_C、RAM_W_D，深度设为4096，分别存储A、B、C、D四通道的时间误差相位调整参数。
(2)四通道时间交织ADC对输入信号进行采样，并行输出各通道定点采样数据data_A、data_B、data_C、data_D。
(3)将各通道定点采样数据进行定点到单精度浮点转换，并行输出32位单精度浮点采样数据fl_data_A、fl_data_B、fl_data_C、fl_data_D。
(4)并行读取偏置误差寄存器中的各通道中的浮点偏置误差估计值oerror_A、oerror_B、oerror_C、oerror_D，将每个通道的所述浮点采样数据减去与所述浮点采样数据对应通道的浮点偏置误差估计，并行输出偏置误差校正数据ocomp_A、ocomp_B、ocomp_C、ocomp_D。
(5)并行读取增益误差寄存器中的各通道中的浮点增益偏置误差估计值gerror_A、gerror_B、gerror_C、gerror_D，将每个通道的所述偏置误差校正数据除以与所述偏置误差校正数据对应通道的浮点增益误差估计值，并行输出增益误差校正数据gcomp_A、gcomp_B、gcomp_C、gcomp_D。
(6)将并行读取的时间误差插值滤波参数寄存模块、时间误差相位调整参数寄存模块中的相关参数进行切片处理，切片大小为1024，对子通道每1024个采样数据进行时间误差校正。
步骤(6)包含以下步骤：
a.利用FFT IP核对每个通道的所述增益误差校正数据进行快速傅里叶变换，变换长度设为1024，达到切片大小为1024的目的，输出四通道频域序列fft_data_A、fft_data_B、fft_data_C、fft_data_D。
b.读取时间误差插值滤波参数寄存模块中各通道浮点时间误差插值滤波参数H_A、H_B、H_C、H_D，并行输入输出至A、B、C、D通道，与四通道频域序列相乘，输出各通道插值子序列H_fft_data_A、H_fft_data_B、H_fft_data_C、H_fft_data_D。
c.读取时间误差相位调整参数寄存模块中四组浮点时间误差相位调整参数W_A、W_B、W_C、W_D，每组参数长度为1024×4，插值子序列H_fft_data_A、H_fft_data_B、H_fft_data_C、H_fft_data_D分别与W_A、W_B、W_C、W_D循环相乘，以A通道为例，长度为1024的H_fft_data_A分别W_A的第1～1024列、1025～2048列、2049～3072列、3073～4096列循环相乘，输出4列长度为4096的相位频域序列W_fft_data_1、W_fft_data_2、W_fft_data_3、W_fft_data_4。
d.步骤c对插值子序列进行循环相乘，对四通道时间交织ADC而言，需循环4次；为实现实时校正，第一片插值子序列H_fft_data_X与W_X的1025～2048列相乘时，第二片插值子序列H_fft_data_X与W_X的1～1024列相乘，依次类推，构成流水结构，输出16列长度为4096的相位频域序列。
e.16列长度为4096的相位频域序列，每四列为一组，记为W_data_I、W_data_II、W_data_III、W_data_IV。每组W_data_X所含相位频域序列为W_fft_data_1、W_fft_data_2、W_fft_data_3、W_fft_data_4，对四列序列对应位置累加求和，输出1组长度为4096的校正后的频域序列sum_data_X。四组W_data_X可输出四组校正后的频域序列sum_data_X。
f.将四组经校正后的相位频域的总序列sum_data_X通过四组并行的FFTIP核，进行快速时间逆傅立叶变换，实现频域序列到时域序列的转换，输出四组时序序列i_fft_data_I、i_fft_data_II、i_fft_data_III、i_fft_data_IV。
(7)将四组校正结果时序序列输入进行单精度浮点到定点转换，输出四列定点校正结果comp_data_I、comp_dataII、comp_data_III、comp_data_IV，校正结果排列顺序为I、II、III、IV、I、II···。
本方法最高可采用200MHz时钟进行数据校正；对实施例1中的单通道采样率小于200MSPS、四通道采样率小于800MSPS的四通道时间交织ADC可实现实时校正；对雷达脉冲信号，根据信号占空比，可实现更高采样率采样***的误差实时校正。
实施例2
实施例2中的采样***选用单通道采样时钟为1.25GHz，四通道采样时钟为5GHz的四通道时间交织ADC，分辨率为10bit。对100MHz单频信号进行采样校正。未经校正情况下，采样数据频谱如图3所示，存在3条较高的频率杂散，有效位数为5.29bit，信噪失真比为33.69dB，无杂散动态范围为45.91dB。经本发明提供的方法校正后，如图4所示，杂散基本被消除，有效位数提高到7.95bit，信噪失真比提高到47.51dB，无杂散动态范围提高到53.98dB。
实施例3。
实施例3中的采样***选用单通道采样时钟设为1.25GHz，四通道采样时钟为5GHz的四通道时间交织ADC，分辨率为10bit。对中频500MHz、带宽500MHz线性调频信号进行采样校正。未经校正情况下，采样数据频谱如图5所示存在宽带杂散，经本发明提供的方法校正后，如图6所示，宽带杂散基本被抑制。
为实现上述目的，本发明还提供了一种基于FPGA的时间交织模数转换器的校正***。
图7为本发明实施例基于FPGA的时间交织模数转换器的校正***的结构示意图。如图7所示，本发明提供的所述校正***包括上位机、以太网、FPGA以及时间交织模数转换器1。
所述上位机包括获取模块2、计算模块3以及第一定点浮点转换模块4。
FPGA包括偏置误差寄存器5、增益误差寄存器6、时间误差插值滤波参数寄存模块7、时间误差相位调整参数寄存模块8、第二定点浮点转换模块9、偏置误差校正模块10、增益误差校正模块11、时间误差校正模块12以及浮点定点转换模块13。
所述时间交织模数转换器1，用于输出各个通道的定点采样数据。
所述获取模块2，用于获取时间交织模数转换器1中各个通道的偏置误差估计值、增益误差估计值以及时间误差估计值。
所述计算模块3，与所述获取模块2连接，用于根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数。
所述第一定点浮点转换模块4，与所述获取模块2、所述计算模块3均连接，用于对每个通道的所述偏置误差估计值、所述增益误差估计值、所述时间误差插值滤波参数、所述时间误差相位调整参数进行浮点转换，得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数。其中，第一定点浮点转换模块4内并行多组Floating-Point IP核，用于进行定点到单精度浮点转换，并行输出32位单精度浮点数据。
所述以太网，与所述第一定点浮点转换模块4、所述偏置误差寄存器5均连接，用于将所述浮点偏置误差估计值发送至所述偏置误差寄存器5。
所述以太网，与所述第一定点浮点转换模块4、所述增益误差寄存器6均连接，用于将所述浮点增益误差估计值发送至所述增益误差寄存器6。
所述以太网，与所述第一定点浮点转换模块4、所述时间误差插值滤波参数寄存模块7均连接，用于将所述浮点时间误差插值滤波参数发送至所述时间误差插值滤波参数寄存模块7。
所述以太网，与所述第一定点浮点转换模块4、所述时间误差相位调整参数寄存模块8均连接，用于将所述浮点时间误差相位调整参数发送至所述时间误差相位调整参数寄存模块8。
所述偏置误差寄存器5用于存储浮点偏置误差估计值；
所述增益误差寄存器6用于存储浮点增益误差估计值；
所述时间误差插值滤波参数寄存模块7用于存储浮点时间误差插值滤波参数；
所述时间误差相位调整参数寄存模块8用于存储浮点时间误差相位调整参数。
所述第二定点浮点转换模块9，与所述时间交织模数转换器1连接，用于对所述定点采样数据进行浮点转换，得到浮点采样数据。其中，第二定点浮点转换模块9内并行多组Floating-Point IP核，用于进行定点到单精度浮点转换，并行输出32位单精度浮点采样数据。
所述偏置误差校正模块10，与所述偏置误差寄存器5、所述第二定点浮点转换模块9均连接，用于根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据；
所述增益误差校正模块11，与所述增益误差寄存器6、所述偏置误差校正模块10均连接，用于根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据；
所述时间误差校正模块12，与所述增益误差校正模块11、所述时间误差插值滤波参数寄存模块7、所述时间误差相位调整参数寄存模块8均连接，用于根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据。
所述浮点定点转换模块13，与所述时间误差校正模块12连接，用于对所述时间误差校正数据进行定点转换，确定转换后的时间误差校正数据。
所述时间误差插值滤波参数寄存模块7包括多个时间误差插值滤波参数寄存器；所述时间误差插值滤波参数寄存器的个数与所述时间交织模数转换器的通道个数相同；所述时间误差相位调整参数寄存模块8包括多个时间相位调整参数寄存器；所述时间相位调整参数寄存器的个数与所述时间交织模数转换器的通道个数相同。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种基于FPGA的时间交织模数转换器的校正方法，其特征在于，所述校正方法包括：
获取时间交织模数转换器中各个通道的偏置误差估计值、增益误差估计值以及时间误差估计值；
根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数；
获取所述时间交织模数转换器中各个通道的定点采样数据；
对每个通道的所述偏置误差估计值、所述增益误差估计值、所述时间误差插值滤波参数、所述时间误差相位调整参数以及所述定点采样数据进行浮点转换，得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数以及浮点采样数据；
根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据；
根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据；
根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据；具体包括：利用FPGA中的IP核对每个通道的所述增益误差校正数据进行快速傅里叶变换，得到各个通道的频域序列；所述频域序列为增益误差校正数据频域序列；将每个通道的所述频域序列与所述频域序列对应通道的浮点时间误差插值滤波参数相乘，确定各个通道的插值子序列；将每个通道的所述插值子序列与所有的所述浮点时间误差相位调整参数相乘后求和，确定各个通道的相位校正频域序列；利用FPGA中的IP核对每个通道的所述相位校正频域序列进行快速傅里叶逆变换，确定各个通道的时间误差校正数据；
对所述时间误差校正数据进行定点转换，确定转换后的时间误差校正数据。
2.根据权利要求1所述的校正方法，其特征在于，所述根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数，具体包括：
根据每个通道的所述时间误差估计值，利用盲均衡校正算法，计算各个通道的时间误差插值滤波参数和时间误差相位调整参数。
3.根据权利要求1所述的校正方法，其特征在于，所述根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据，具体包括：
将每个通道的所述浮点采样数据减去与所述浮点采样数据对应通道的浮点偏置误差估计值，确定各个通道的偏置误差校正数据。
4.根据权利要求1所述的校正方法，其特征在于，所述根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据，具体包括：
将每个通道的所述偏置误差校正数据除以与所述偏置误差校正数据对应通道的浮点增益误差估计值，确定各个通道的增益误差校正数据。
5.一种基于FPGA的时间交织模数转换器的校正***，其特征在于，所述校正***包括上位机、FPGA以及时间交织模数转换器；所述上位机包括获取模块、计算模块以及第一定点浮点转换模块；FPGA包括第二定点浮点转换模块、偏置误差校正模块、增益误差校正模块、时间误差校正模块以及浮点定点转换模块；其中，
所述获取模块，用于获取时间交织模数转换器中各个通道的偏置误差估计值、增益误差估计值以及时间误差估计值；
所述计算模块，与所述获取模块连接，用于根据每个通道的所述时间误差估计值，利用上位机计算各个通道的时间误差插值滤波参数和时间误差相位调整参数；
所述第一定点浮点转换模块，与所述获取模块、所述计算模块均连接，用于对每个通道的所述偏置误差估计值、所述增益误差估计值、所述时间误差插值滤波参数、所述时间误差相位调整参数进行浮点转换，得到各个通道的浮点偏置误差估计值、浮点增益误差估计值、浮点时间误差插值滤波参数、浮点时间误差相位调整参数；
所述时间交织模数转换器，用于输出各个通道的定点采样数据；
所述第二定点浮点转换模块，与所述时间交织模数转换器连接，用于对所述定点采样数据进行浮点转换，得到浮点采样数据；
所述偏置误差校正模块，与所述第一定点浮点转换模块、所述第二定点浮点转换模块均连接，用于根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据；
所述增益误差校正模块，与所述第一定点浮点转换模块、所述偏置误差校正模块均连接，用于根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据；
所述时间误差校正模块，与所述第一定点浮点转换模块、所述增益误差校正模块均连接，用于根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据；所述时间误差校正模块具体包括：利用FPGA中的IP核对每个通道的所述增益误差校正数据进行快速傅里叶变换，得到各个通道的频域序列；所述频域序列为增益误差校正数据频域序列；将每个通道的所述频域序列与所述频域序列对应通道的浮点时间误差插值滤波参数相乘，确定各个通道的插值子序列；将每个通道的所述插值子序列与所有的所述浮点时间误差相位调整参数相乘后求和，确定各个通道的相位校正频域序列；利用FPGA中的IP核对每个通道的所述相位校正频域序列进行快速傅里叶逆变换，确定各个通道的时间误差校正数据；
所述浮点定点转换模块，与所述时间误差校正模块连接，用于对所述时间误差校正数据进行定点转换，确定转换后的时间误差校正数据。
6.根据权利要求5所述的校正***，其特征在于，所述FPGA还包括偏置误差寄存器、增益误差寄存器、时间误差插值滤波参数寄存模块、时间误差相位调整参数寄存模块；
所述偏置误差寄存器用于存储浮点偏置误差估计值；
所述增益误差寄存器用于存储浮点增益误差估计值；
所述时间误差插值滤波参数寄存模块用于存储浮点时间误差插值滤波参数；
所述时间误差相位调整参数寄存模块用于存储浮点时间误差相位调整参数。
7.根据权利要求6所述的校正***，其特征在于，所述校正***还包括用于连接所述上位机和所述FPGA的以太网；
所述以太网，与所述第一定点浮点转换模块、所述偏置误差寄存器均连接，用于将所述浮点偏置误差估计值发送至所述偏置误差寄存器；
所述以太网，与所述第一定点浮点转换模块、所述增益误差寄存器均连接，用于将所述浮点增益误差估计值发送至所述增益误差寄存器；
所述以太网，与所述第一定点浮点转换模块、所述时间误差插值滤波参数寄存模块均连接，用于将所述浮点时间误差插值滤波参数发送至所述时间误差插值滤波参数寄存模块；
所述以太网，与所述第一定点浮点转换模块、所述时间误差相位调整参数寄存模块均连接，用于将所述浮点时间误差相位调整参数发送至所述时间误差相位调整参数寄存模块。
8.根据权利要求6所述的校正***，其特征在于，所述偏置误差校正模块，与所述偏置误差寄存器、所述第二定点浮点转换模块均连接，用于根据每个通道的所述浮点采样数据和所述浮点偏置误差估计值，确定各个通道的偏置误差校正数据；
所述增益误差校正模块，与所述增益误差寄存器、所述偏置误差校正模块均连接，用于根据每个通道的所述偏置误差校正数据和所述浮点增益误差估计值，确定各个通道的增益误差校正数据；
所述时间误差校正模块，与所述增益误差校正模块、所述时间误差插值滤波参数寄存模块、所述时间误差相位调整参数寄存模块均连接，用于根据每个通道的所述增益误差校正数据、所述浮点时间误差插值滤波参数、所述浮点时间误差相位调整参数，利用FPGA中的IP核，确定各个通道的时间误差校正数据。
9.根据权利要求6所述的校正***，其特征在于，所述时间误差插值滤波参数寄存模块包括多个时间误差插值滤波参数寄存器；所述时间误差插值滤波参数寄存器的个数与所述时间交织模数转换器的通道个数相同；所述时间误差相位调整参数寄存模块包括多个时间相位调整参数寄存器；所述时间相位调整参数寄存器的个数与所述时间交织模数转换器的通道个数相同。
CN201810077376.0A 2018-01-26 2018-01-26 基于fpga的时间交织模数转换器的校正方法及*** Active CN108183710B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810077376.0A CN108183710B (zh) 2018-01-26 2018-01-26 基于fpga的时间交织模数转换器的校正方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810077376.0A CN108183710B (zh) 2018-01-26 2018-01-26 基于fpga的时间交织模数转换器的校正方法及***

Publications (2)

Publication Number Publication Date
CN108183710A CN108183710A (zh) 2018-06-19
CN108183710B true CN108183710B (zh) 2020-05-12

Family

ID=62551414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810077376.0A Active CN108183710B (zh) 2018-01-26 2018-01-26 基于fpga的时间交织模数转换器的校正方法及***

Country Status (1)

Country Link
CN (1) CN108183710B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109245766B (zh) * 2018-07-20 2021-03-30 中国电子科技集团公司第二十四研究所 一种时间交织结构模数转换器的误差补偿校正***及方法
CN109274372B (zh) * 2018-09-05 2022-03-11 东南大学 一种tiadc***通道间采样时刻失配误差提取方法
CN115378566B (zh) * 2022-10-24 2023-01-20 成都星联芯通科技有限公司 时间偏差校正方法、fpga和通信接收设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样***的失配误差校准方法
US9553600B1 (en) * 2016-06-20 2017-01-24 Huawei Technologies Co., Ltd. Skew detection and correction in time-interleaved analog-to-digital converters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102857225A (zh) * 2012-09-13 2013-01-02 电子科技大学 一种多通道高速并行交替采样***的失配误差校准方法
US9553600B1 (en) * 2016-06-20 2017-01-24 Huawei Technologies Co., Ltd. Skew detection and correction in time-interleaved analog-to-digital converters

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于FPGA高速时间交织ADC校准与研究;于洋;《中国优秀硕士学位论文全文数据库信息科技辑》;20141115(第11期);第29页第2段-第31页第1段 *
并行ADC采样通道失配误差的一种实时估计及校正方法研究;刘艳茹;《中国优秀硕士学位论文全文数据库信息科技辑》;20110415(第4期);第15页第1段-第37页第6段，图3-10、4-1 *

Also Published As

Publication number Publication date
CN108183710A (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
CN108183710B (zh) 基于fpga的时间交织模数转换器的校正方法及***
US9000962B1 (en) System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
CN102857225B (zh) 一种多通道高速并行交替采样***的失配误差校准方法
CN108055039B (zh) 一种用于tiadc采样时间误差的全数字校准模块及其校准方法
KR20120042636A (ko) 멀티채널 타임?인터리빙된 ａｄｃ에서 손상의 캘리브레이션
WO2004079917A1 (en) Method and device for estimating time errors in time interleaved a/d converter system
WO2021083268A1 (zh) 采样时钟相位失配误差估计方法、装置及存储介质
CN110266311A (zh) 一种tiadc***失配误差校准方法、装置、设备及介质
US20120281784A1 (en) Correction of analog defects in parallel analog-to-digital converters, in particular for multi-standard, software-defined radio, and/or cognitive radio use
CN115425974B (zh) 时域交织型模数转换器时间偏差的数字校准***及方法
Gao et al. An adaptive calibration technique of timing skew mismatch in time-interleaved analog-to-digital converters
CN110034759B (zh) 前馈式全数字tiadc***的采样时间误差校准模块及其方法
Divi et al. Signal recovery in time-interleaved analog-to-digital converters
CN115001494B (zh) 一种交织采样的后台自适应自校准方法
CN116781079A (zh) 一种基于参考通道的tiadc时间失配误差校准电路
CN115097497B (zh) 一种多通道接收机的幅相校正方法及***
Li et al. A 10.4-Gs/s high-resolution wideband radar sampling system based on TIADC technique
CN114531154A (zh) 时间交织采样***及滤波器构建方法
Xie et al. All-digital calibration algorithm based on channel multiplexing for TI-ADCs
CN114826456B (zh) 一种针对多陪集采样中通道时钟偏移的校准方法
Yin et al. A channel multiplexing digital calibration technique for timing mismatch of time-interleaved ADCs
TWI678890B (zh) 延長任意波形產生器之帶寬與取樣率的諧波時域交錯系統及其方法
CN113985959B (zh) 开关电容阵列芯片间时间差的校正方法、装置及存储介质
CN114553228A (zh) 时间交织采样方法、装置、设备及存储介质
Hu et al. Low computing resource consumption fully digital foreground calibration technique for time-interleaved analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211206

Address after: 211100 37 general road, Jiangning economic and Technological Development Zone, Nanjing, Jiangsu

Patentee after: Nanjing yingsibei Electronic Technology Co.,Ltd.

Address before: 29 Yudao street, Qinhuai District, Nanjing, Jiangsu Province, 210000

Patentee before: Nanjing University of Aeronautics and Astronautics

TR01 Transfer of patent right