CN108183699A - 触发窗口可调的施密特触发器及其调节触发窗口的方法 - Google Patents

触发窗口可调的施密特触发器及其调节触发窗口的方法 Download PDF

Info

Publication number
CN108183699A
CN108183699A CN201711467866.3A CN201711467866A CN108183699A CN 108183699 A CN108183699 A CN 108183699A CN 201711467866 A CN201711467866 A CN 201711467866A CN 108183699 A CN108183699 A CN 108183699A
Authority
CN
China
Prior art keywords
threshold voltage
triggering
window
nmos
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711467866.3A
Other languages
English (en)
Inventor
林丽娟
费伟斌
肖艳
周柏毓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Holdings Ltd Co
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Beijing Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Original Assignee
Core Holdings Ltd Co
VeriSilicon Microelectronics Shanghai Co Ltd
VeriSilicon Microelectronics Beijing Co Ltd
VeriSilicon Microelectronics Chengdu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Holdings Ltd Co, VeriSilicon Microelectronics Shanghai Co Ltd, VeriSilicon Microelectronics Beijing Co Ltd, VeriSilicon Microelectronics Chengdu Co Ltd filed Critical Core Holdings Ltd Co
Priority to CN201711467866.3A priority Critical patent/CN108183699A/zh
Publication of CN108183699A publication Critical patent/CN108183699A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature

Landscapes

  • Water Treatment By Electricity Or Magnetism (AREA)

Abstract

本发明提供一种触发窗口可调的施密特触发器及其调节触发窗口的方法，包括：依次串联于电源电压与地之间的第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；连接第一NMOS管源端及第二PMOS管漏端的正向阈值电压调节模块；及连接第一PMOS管漏端及第二PMOS管漏端的反向阈值电压调节模块。当选通信号无效时，进入CMOS工作模式；当选通信号有效时，正向阈值电压调节模块基于第一组选通信号对正向阈值电压进行调节，反向阈值电压调节模块基于第二组选通信号对反向阈值电压进行调节，以此实现触发窗口的调节。本发明通过多组晶体管分别调节正向阈值电压和负向阈值电压，从而实现触发窗口的调节，进而改善工作性能，并避免ESD潜在风险。

Description

触发窗口可调的施密特触发器及其调节触发窗口的方法
技术领域
本发明涉及半导体集成电路设计技术领域，特别是涉及一种触发窗口可调的施密特触发器及其调节触发窗口的方法。
背景技术
施密特触发器是具有迟滞特性的反向器。与普通反向器不同的是，施密特触发器有两个阈值电压，分别为正向阈值电压和负向阈值电压，在输入信号从低电平上升到高电平的过程中，输出电路的状态发生变化所对应的输入电压称为正向阈值电压，在输入信号从高电平下降到低电平的过程中，输出电路状态发生变化所对应的输入电压称为负向阈值电压。这种特性使得施密特触发器广泛运用于具有抗噪整形电路。
传统的施密特触发器如图1所示，PMOS管P1、P2及NMOS管N2、N1依次串联于电源电压和地之间，PMOS管P2与NMOS管N2之间的节点作为输出端；PMOS管P3的源端连接于PMOS管P1和P2之间、漏端接地、栅端连接输出端；NMOS管N3的源端连接于NMOS管N1和N2之间、漏端接地、栅端连接输出端。输入信号IN由低电平逐渐上升，当所述输入信号IN升高至输出端OUT刚好从高电平跳变为低电平，此时所对应的输入信号IN的电压称为正向阈值电压。所述输入信号IN由高电平逐渐下降，当所述输入信号IN下降至输出端OUT刚好从低电平跳变为高电平，此时所对应的输入信号IN的电压称为反向阈值电压。正负阈值电压之间的电压差称为施密特触发器的触发窗口。
现有的施密特触发器的结构在应用于不同的电源电压下时，其触发窗口也随电源电压发生变化，当触发窗口不满足需求时，施密特触发器将无法正常工作；同时，现有的施密特触发器存在NMOS管漏端直接接电源以及PMOS管漏端直接接地的情况，从而具有静电风险。
因此如何是实现触发窗口的可调，使得施密特触发器能适用于不同的电源电压下，提高普适性，同时解决静电风险已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种触发窗口可调的施密特触发器及其调节触发窗口的方法，用于解决现有技术中施密特触发器在不同电源下触发窗口不满足需求以及具有静电风险等问题。
为实现上述目的及其他相关目的，本发明提供一种触发窗口可调的施密特触发器，所述触发窗口可调的施密特触发器至少包括：
第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、正向阈值电压调节模块及反向阈值电压调节模块；
所述第一PMOS管的源端连接电源电压、漏端连接所述第二PMOS管的源端，所述第二PMOS管的漏端连接所述第一NMOS管的漏端，连接节点作为所述触发窗口可调的施密特触发器的输出端，所述第一NMOS管的源端连接所述第二NMOS管的漏端，所述第二NMOS管的源端接地，所述第一PMOS管、所述第二PMOS管、所述第一NMOS管及所述第二NMOS管的栅端连接输入信号；
所述正向阈值电压调节模块连接所述第一NMOS管的源端及所述第二PMOS管与所述第一NMOS管的漏端，根据第一组选通信号调节所述触发窗口可调的施密特触发器的正向阈值电压；
所述反向阈值电压调节模块连接所述第一PMOS管的漏端及所述第二PMOS管与所述第一NMOS管的漏端，根据第二组选通信号调节所述触发窗口可调的施密特触发器的反向阈值电压。
优选地，所述正向阈值电压调节模块包括多路正向阈值电压调节支路，所述正向阈值电压调节支路包括NMOS调节管及PMOS控制管；所述NMOS调节管的源端连接所述第一NMOS管的源端及所述第二NMOS管的漏端、栅端连接所述第二PMOS管及所述第一NMOS管的漏端、漏端连接所述PMOS控制管的漏端，所述PMOS控制管的源端连接电源电压、栅端连接所述第一组选通信号中的一个信号。
更优选地，各正向阈值电压调节支路中的NMOS调节管的宽长比相等。
更优选地，各正向阈值电压调节支路中的NMOS调节管的宽长比递增或递减。
优选地，所述反向阈值电压调节模块包括多路反向阈值电压调节支路，所述反向阈值电压调节支路包括PMOS调节管及NMOS控制管；所述PMOS调节管的源端连接所述第一PMOS管的漏端及所述第二PMOS管的源端、栅端连接所述第二PMOS管及所述第一NMOS管的漏端、漏端连接所述NMOS控制管的漏端，所述NMOS控制管的源端接地、栅端连接所述第二组选通信号中的一个信号。
更优选地，各正向阈值电压调节支路中的NMOS调节管的宽长比相等。
更优选地，各正向阈值电压调节支路中的NMOS调节管的宽长比递增或递减。
为实现上述目的及其他相关目的，本发明还提供一种上述触发窗口可调的施密特触发器调节施密特触发器触发窗口的方法，所述调节施密特触发器触发窗口的方法至少包括：
当第一组选通信号及第二组选通信号均无效时，所述触发窗口可调的施密特触发器进入CMOS工作模式；
当所述第一组选通信号及所述第二组选通信号有效时，所述触发窗口可调的施密特触发器进入施密特触发模式；所述正向阈值电压调节模块基于所述第一组选通信号对正向阈值电压进行调节，所述反向阈值电压调节模块基于所述第二组选通信号对反向阈值电压进行调节，以此实现施密特触发器触发窗口的调节。
优选地，通过所述第一组选通信号选择相应的NMOS调节管，基于各NMOS调节管的宽长比之和实现正向阈值电压的调节；通过所述第二组选通信号选择相应的PMOS调节管，基于各PMOS调节管的宽长比之和实现反向阈值电压的调节。
更优选地，各选通的NMOS调节管的宽长比之和增大，则正向阈值电压增大，进而增大触发窗口；各选通的NMOS调节管的宽长比之和减小，则正向阈值电压减小，进而减小触发窗口。
更优选地，各选通的PMOS调节管的宽长比之和增大，则反向阈值电压减小，进而增大触发窗口；各选通的PMOS调节管的宽长比之和减小，则反向阈值电压增大，进而减小触发窗口。
如上所述，本发明的触发窗口可调的施密特触发器及其调节触发窗口的方法，具有以下
有益效果：
本发明的触发窗口可调的施密特触发器及其调节触发窗口的方法通过调节触发窗口的选择电路，解决了施密特触发器在不同电源下触发窗口不满足需求的缺点；并增加了控制管，可以兼容CMOS输入的模式，避免了NMOS管漏端直接接电源以及PMOS管漏端直接接地的情况，从而改善了该电路的静电保护特性；使得本发明能够很好的运用于多种电源下的接收电路及输入输出电路中。
附图说明
图1显示为现有技术中的施密特触发器的结构示意图。
图2显示为本发明的触发窗口可调的施密特触发器的结构示意图。
元件标号说明
1 施密特触发器
2 触发窗口可调的施密特触发器
21 正向阈值电压调节模块
211 第一正向阈值电压调节支路
212 第二正向阈值电压调节支路
213 第N正向阈值电压调节支路
22 反向阈值电压调节模块
221 第一反向阈值电压调节支路
222 第二反向阈值电压调节支路
223 第N反向阈值电压调节支路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2所示，本发明提供一种触发窗口可调的施密特触发器2，所述触发窗口可调的施密特触发器2至少包括：
第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、正向阈值电压调节模块21及反向阈值电压调节模块22。
如图2所示，所述第一PMOS管MP1、所述第二PMOS管MP2、所述第一NMOS管MN1及所述第二NMOS管MN2依次串联于电源电压VDDIO及地VSSIO之间。
具体地，所述第一PMOS管MP1的源端连接电源电压VDDIO、漏端连接所述第二PMOS管MP2的源端。所述第二PMOS管MP2的漏端连接所述第一NMOS管MN1的漏端，作为所述触发窗口可调的施密特触发器2的输出端OUT。所述第一NMOS管MN1的源端连接所述第二NMOS管MN2的漏端，所述第二NMOS管MN2的源端接地VSSIO。所述第一PMOS管MP1、所述第二PMOS管MP2、所述第一NMOS管MN1及所述第二NMOS管MN2的栅端连接输入信号IN。
如图2所示，所述正向阈值电压调节模块21连接所述第一NMOS管MN1的源端及所述第二PMOS管MP2与所述第一NMOS管MN1的漏端，根据第一组选通信号调节所述触发窗口可调的施密特触发器2的正向阈值电压V+。
具体地，所述正向阈值电压调节模块21包括多路正向阈值电压调节支路，各正向阈值电压调节支路包括NMOS调节管及PMOS控制管。在本实施例中仅显示三路，分别为第一正向阈值电压调节支路211、第二正向阈值电压调节支路212及第N正向阈值电压调节支路213。更具体地，所述第一正向阈值电压调节支路211包括第一NMOS调节管MN3及第一PMOS控制管MP4，所述第一NMOS调节管MN3的源端连接所述第一NMOS管MN1的源端及所述第二NMOS管MN2的漏端、栅端连接所述第二PMOS管MP2及所述第一NMOS管MN1的漏端、漏端连接所述第一PMOS控制管MP4的漏端，所述第一PMOS控制管MP4的源端连接电源电压VDDIO、栅端连接所述第一组选通信号中的第一选通信号CONP_1。所述第二正向阈值电压调节支路212包括第二NMOS调节管MN5及第二PMOS控制管MP6，所述第二正向阈值电压调节支路212中器件的连接关系与所述第一正向阈值电压调节支路211中器件的连接关系类似，不同之处在于所述第二PMOS控制管MP6的栅端连接所述第一组选通信号中的第二选通信号CONP_2。同理，所述第N正向阈值电压调节支路213中器件的连接关系与所述第一正向阈值电压调节支路211中器件的连接关系类似，不同之处在于所述第N正向阈值电压调节支路213中的PMOS控制管MPX2的栅端连接所述第一组选通信号中的第N选通信号CONP_X。在实际应用中，正向阈值调节支路的数量可根据需要进行设定，不以本实施例为限。
更具体地，作为本发明的一种实施方式，所述第一正向阈值电压调节支路211、第二正向阈值电压调节支路212及第N正向阈值电压调节支路213中NMOS调节管的宽长比相等，通过所述第一组选通实现不同宽长比的变化。
更具体地，作为本发明的另一种实施方式，所述第一正向阈值电压调节支路211、第二正向阈值电压调节支路212及第N正向阈值电压调节支路213中NMOS调节管的宽长比递增或递减，在本实施例中，优选为以2n递增或递减，以最少的支路实现最大的精度。
如图2所示，所述反向阈值电压调节模块22连接所述第一PMOS管MP1的漏端及所述第二PMOS管MP2与所述第一NMOS管MN1的漏端，根据第二组选通信号调节所述触发窗口可调的施密特触发器2的反向阈值电压V-。
具体地，所述反向阈值电压调节模块22包括多路反向阈值电压调节支路，各反向阈值电压调节支路包括PMOS调节管及NMOS控制管。在本实施例中仅显示三路，分别为第一反向阈值电压调节支路221、第二反向阈值电压调节支路222及第N反向阈值电压调节支路223。更具体地，所述第一反向阈值电压调节支路221包括第一PMOS调节管MP3及第一NMOS控制管MN4，所述第一PMOS调节管MP3的源端连接所述第一PMOS管MP1的漏端及所述第二PMOS管MP2的源端、栅端连接所述第二PMOS管MP2及所述第一NMOS管MP1的漏端、漏端连接所述第一NMOS控制管MN4的漏端，所述第一NMOS控制管MN4的源端接地VSSIO、栅端连接所述第二组选通信号中的第一选通信号CONN_1。所述第二反向阈值电压调节支路222包括第二PMOS调节管MP5及第二NMOS控制管MN6，所述第二反向阈值电压调节支路222中器件的连接关系与所述第一反向阈值电压调节支路221中器件的连接关系类似，不同之处在于所述第二NMOS控制管MN6的栅端连接所述第二组选通信号中的第二选通信号CONN_2。同理，所述第N反向阈值电压调节支路223中器件的连接关系与所述第一反向阈值电压调节支路221中器件的连接关系类似，不同之处在于所述第N反向阈值电压调节支路223中的NMOS控制管MNX2的栅端连接所述第二组选通信号中的第N选通信号CONN_X。在实际应用中，反向阈值调节支路的数量可根据需要进行设定，不以本实施例为限。
更具体地，作为本发明的一种实施方式，所述第一反向阈值电压调节支路221、第二反向阈值电压调节支路222及第N反向阈值电压调节支路223中PMOS调节管的宽长比相等，通过所述第二组选通实现不同宽长比的变化。
更具体地，作为本发明的另一种实施方式，所述第一反向阈值电压调节支路221、第二反向阈值电压调节支路222及第N反向阈值电压调节支路223中PMOS调节管的宽长比递增或递减，在本实施例中，优选为以2n递增或递减，以最少的支路实现最大的精度。
本发明还提供一种调节施密特触发器触发窗口的方法，基于所述触发窗口可调的施密特触发器2，至少包括：
当第一组选通信号及第二组选通信号均无效时，所述触发窗口可调的施密特触发器2进入CMOS接收模式。
具体地，当所述第一组选通信号中各选通信号(CONP_1、CONP_2及CONP_X)均为高电平时，各PMOS控制管均关断；当所述第二组选通信号中各选通信号(CONN_1、CONN_2及CONN_X)均为低电平时，各NMOS控制管均关断；则所述正向阈值电压调节模块21及所述反向阈值电压调节模块22均不工作，关闭施密特触发器模式，进入CMOS接收模式。当所述输入信号IN为低电平时，所述第一PMOS管MP1及所述第二PMOS管MP2导通，所述第一NMOS管MN1及所述第二NMOS管MN2截止，所述触发窗口可调的施密特触发器2的输出端OUT输出高电平；随着所述输入信号IN的逐渐增加，所述第一PMOS管MP1及所述第二PMOS管MP2逐渐截止，所述第一NMOS管MN1及所述第二NMOS管MN2逐渐导通，直到所述触发窗口可调的施密特触发器2的输出端OUT输出高电平。该模式下只有一个阈值电压，即正负阈值电压相等。
当所述第一组选通信号及所述第二组选通信号有效时，所述触发窗口可调的施密特触发器进入接收模式；所述正向阈值电压调节模块21基于所述第一组选通信号对正向阈值电压进行调节，所述反向阈值电压调节模块22基于所述第二组选通信号对反向阈值电压进行调节，以此实现施密特触发器触发窗口的调节。
具体地，通过所述第一组选通信号选择相应的NMOS调节管，基于各选通的NMOS调节管的宽长比之和实现正向阈值电压的调节；通过所述第二组选通信号选择相应的PMOS调节管，基于各选通的PMOS调节管的宽长比之和实现反向阈值电压的调节。
更具体地，以选通第一正向阈值电压调节支路211及所述第一反向阈值电压调节支路221为例。当所述第一组选通信号中的第一选通信号CONP_1为低电平，其余选通信号为高电平时，所述第一PMOS控制管MP4导通，其余PMOS控制管均关断；当所述第二组选通信号中的第一选通信号CONN_1为高电平，其余选通信号为低电平时，所述第一NMOS控制管MN4导通，其余NMOS控制管均关断；则所述第一正向阈值电压调节支路211及所述第一反向阈值电压调节支路221工作，其余支路均不工作，进入施密特触发模式。当所述输入信号IN为低电平时，所述第一PMOS管MP1及所述第二PMOS管MP2导通，所述第一NMOS管MN1及所述第二NMOS管MN2截止，所述触发窗口可调的施密特触发器2的输出端OUT输出高电平；随着所述输入信号IN的增加，当所述输入信号IN达到所述第二NMOS管MN2的阈值电压时，所述第二NMOS管MN2管导通，由于所述触发窗口可调的施密特触发器2的输出端OUT仍为高电平，则所述第一NMOS调节管MN3处于导通状态，所述第二NMOS管MN2的漏端电压为所述第二NMOS管MN2、所述第一NMOS调节管MN3及所述第一PMOS控制管MP4的串联分压，并随着所述输入信号IN的增加而逐渐下降，当所述输入信号IN与所述第二NMOS管MN2的漏端电压差值大于所述第一NMOS管MN1的阈值电压时，所述第一NMOS管MN1导通，从而使所述触发窗口可调的施密特触发器2的输出端OUT转换成低电平，此时所对应的所述输入信号IN的电压称为正向阈值电压。同样地，当所述输入信号IN从高电平逐渐下降时，所述第一PMOS管MP1先导通，所述第一PMOS管MP1的漏端电压为所述第一PMOS管MP1、所述第一PMOS调节管MP3及所述第一NMOS控制管MN4的串联分压，并随着所述输入信号IN的下降而逐渐增加，当所述输入信号IN与所述第一PMOS管MP1的漏端电压差值大于所述第二PMOS管MP2的阈值电压时，所述第二PMOS管MP2管导通，从而使所述触发窗口可调的施密特触发器2的输出端OUT逐渐转换成高电平，此时所对应的所述输入信号IN的电压称为负向阈值电压。正负阈值电压之间的电压差称为施密特触发器的触发窗口。
更具体地，各选通的NMOS调节管的宽长比之和增大，则正向阈值电压增大，进而增大触发窗口；各选通的NMOS调节管的宽长比之和减小，则正向阈值电压减小，进而减小触发窗口。各选通的PMOS调节管的宽长比之和增大，则反向阈值电压减小，进而增大触发窗口；各选通的PMOS调节管的宽长比之和减小，则反向阈值电压增大，进而减小触发窗口。可根据实际需要进行宽长比的选择，在此不一一赘述。
在实际运用中，分别以电源电压3.3V和1.8V为例进行说明：
当电源电压为3.3V时，通过设定所述第一PMOS管MP1、所述第二PMOS管MP2、所述第一NMOS管MN1及所述第二NMOS管MN2的尺寸，并根据对调节管的宽长比要求选通第一正向阈值电压调节支路211及所述第一反向阈值电压调节支路221导通，使得所述触发窗口可调的施密特触发器2的触发窗口在需求的范围内。
当运用中电源电压下降至1.8V时，施密特触发器的触发器的触发窗口下降，不满足触发窗口要求时，则可通过所述第一组选通信号或所述第二组选通信号，选择第二正向阈值电压调节支路212及所述第二反向阈值电压调节支路222导通(在本实施例中，假设所述第二正向阈值电压调节支路212及所述第二反向阈值电压调节支路222中调节管的宽长比大于所述第一正向阈值电压调节支路211及所述第一反向阈值电压调节支路221中的调节管的尺寸)，或者同时选择多路正向阈值电压调节支路及多路反向阈值电压调节支路，以调节施密特触发器的触发窗口满足当前电源电压下对触发窗口的需求。
本发明的触发窗口可调的施密特触发器及其调节触发窗口的方法通过多组晶体管分别调节正向阈值电压和负向阈值电压，从而实现触发窗口的调节，进而改善工作性能，并避免ESD潜在风险。
综上所述，本发明提供一种触发窗口可调的施密特触发器及其调节触发窗口的方法，包括：依次串联于电源电压与地之间的第一PMOS管、第二PMOS管、第一NMOS管及第二NMOS管；连接所述第一NMOS管的源端及所述第二PMOS管与所述第一NMOS管的漏端的正向阈值电压调节模块；及连接所述第一PMOS管的漏端及所述第二PMOS管与所述第一NMOS管的漏端的反向阈值电压调节模块。当第一组选通信号及第二组选通信号均无效时，所述触发窗口可调的施密特触发器进入CMOS工作模式；当所述第一组选通信号及所述第二组选通信号有效时，所述触发窗口可调的施密特触发器进入施密特触发模式；所述正向阈值电压调节模块基于所述第一组选通信号对正向阈值电压进行调节，所述反向阈值电压调节模块基于所述第二组选通信号对反向阈值电压进行调节，以此实现施密特触发器触发窗口的调节。本发明的触发窗口可调的施密特触发器及其调节触发窗口的方法通过调节触发窗口的选择电路，解决了施密特触发器在不同电源下触发窗口不满足需求的缺点；并增加了控制管，可以兼容CMOS输入的模式，避免了NMOS管漏端直接接电源以及PMOS管漏端直接接地的情况，从而改善了该电路的静电保护特性；使得本发明能够很好的运用于多种电源下的接收电路及输入输出电路中。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种触发窗口可调的施密特触发器，其特征在于，所述触发窗口可调的施密特触发器至少包括：
第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、正向阈值电压调节模块及反向阈值电压调节模块；
所述第一PMOS管的源端连接电源电压、漏端连接所述第二PMOS管的源端，所述第二PMOS管的漏端连接所述第一NMOS管的漏端，连接节点作为所述触发窗口可调的施密特触发器的输出端，所述第一NMOS管的源端连接所述第二NMOS管的漏端，所述第二NMOS管的源端接地，所述第一PMOS管、所述第二PMOS管、所述第一NMOS管及所述第二NMOS管的栅端连接输入信号；
所述正向阈值电压调节模块连接所述第一NMOS管的源端及所述第二PMOS管与所述第一NMOS管的漏端，根据第一组选通信号调节所述触发窗口可调的施密特触发器的正向阈值电压；
所述反向阈值电压调节模块连接所述第一PMOS管的漏端及所述第二PMOS管与所述第一NMOS管的漏端，根据第二组选通信号调节所述触发窗口可调的施密特触发器的反向阈值电压。
2.根据权利要求1所述的触发窗口可调的施密特触发器，其特征在于：所述正向阈值电压调节模块包括多路正向阈值电压调节支路，所述正向阈值电压调节支路包括NMOS调节管及PMOS控制管；所述NMOS调节管的源端连接所述第一NMOS管的源端及所述第二NMOS管的漏端、栅端连接所述第二PMOS管及所述第一NMOS管的漏端、漏端连接所述PMOS控制管的漏端，所述PMOS控制管的源端连接电源电压、栅端连接所述第一组选通信号中的一个信号。
3.根据权利要求2所述的触发窗口可调的施密特触发器，其特征在于：各正向阈值电压调节支路中的NMOS调节管的宽长比相等。
4.根据权利要求2所述的触发窗口可调的施密特触发器，其特征在于：各正向阈值电压调节支路中的NMOS调节管的宽长比递增或递减。
5.根据权利要求1所述的触发窗口可调的施密特触发器，其特征在于：所述反向阈值电压调节模块包括多路反向阈值电压调节支路，所述反向阈值电压调节支路包括PMOS调节管及NMOS控制管；所述PMOS调节管的源端连接所述第一PMOS管的漏端及所述第二PMOS管的源端、栅端连接所述第二PMOS管及所述第一NMOS管的漏端、漏端连接所述NMOS控制管的漏端，所述NMOS控制管的源端接地、栅端连接所述第二组选通信号中的一个信号。
6.根据权利要求5所述的触发窗口可调的施密特触发器，其特征在于：各正向阈值电压调节支路中的NMOS调节管的宽长比相等。
7.根据权利要求5所述的触发窗口可调的施密特触发器，其特征在于：各正向阈值电压调节支路中的NMOS调节管的宽长比递增或递减。
8.一种如权利要求1～7任意一项所述的触发窗口可调的施密特触发器调节施密特触发器触发窗口的方法，其特征在于，所述调节施密特触发器触发窗口的方法至少包括：
当第一组选通信号及第二组选通信号均无效时，所述触发窗口可调的施密特触发器进入CMOS工作模式；
当所述第一组选通信号及所述第二组选通信号有效时，所述触发窗口可调的施密特触发器进入施密特触发模式；所述正向阈值电压调节模块基于所述第一组选通信号对正向阈值电压进行调节，所述反向阈值电压调节模块基于所述第二组选通信号对反向阈值电压进行调节，以此实现施密特触发器触发窗口的调节。
9.根据权利要求8所述的调节施密特触发器触发窗口的方法，其特征在于：通过所述第一组选通信号选择相应的NMOS调节管，基于各选通的NMOS调节管的宽长比之和实现正向阈值电压的调节；通过所述第二组选通信号选择相应的PMOS调节管，基于各选通的PMOS调节管的宽长比之和实现反向阈值电压的调节。
10.根据权利要求9所述的调节施密特触发器触发窗口的方法，其特征在于：各选通的NMOS调节管的宽长比之和增大，则正向阈值电压增大，进而增大触发窗口；各选通的NMOS调节管的宽长比之和减小，则正向阈值电压减小，进而减小触发窗口。
11.根据权利要求9所述的调节施密特触发器触发窗口的方法，其特征在于：各选通的PMOS调节管的宽长比之和增大，则反向阈值电压减小，进而增大触发窗口；各选通的PMOS调节管的宽长比之和减小，则反向阈值电压增大，进而减小触发窗口。
CN201711467866.3A 2017-12-29 2017-12-29 触发窗口可调的施密特触发器及其调节触发窗口的方法 Withdrawn CN108183699A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711467866.3A CN108183699A (zh) 2017-12-29 2017-12-29 触发窗口可调的施密特触发器及其调节触发窗口的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711467866.3A CN108183699A (zh) 2017-12-29 2017-12-29 触发窗口可调的施密特触发器及其调节触发窗口的方法

Publications (1)

Publication Number Publication Date
CN108183699A true CN108183699A (zh) 2018-06-19

Family

ID=62548584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711467866.3A Withdrawn CN108183699A (zh) 2017-12-29 2017-12-29 触发窗口可调的施密特触发器及其调节触发窗口的方法

Country Status (1)

Country Link
CN (1) CN108183699A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381738A (zh) * 2021-06-25 2021-09-10 上海威固信息技术股份有限公司 一种负向阈值电压可调节的施密特触发器
CN113381737A (zh) * 2021-06-25 2021-09-10 上海威固信息技术股份有限公司 一种正向阈值电压可调节的施密特触发器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448830B1 (en) * 2001-11-05 2002-09-10 International Business Machines Corporation Single-stage tri-state Schmitt trigger
US6870413B1 (en) * 2001-12-14 2005-03-22 Altera Corporation Schmitt trigger circuit with adjustable trip point voltages
US20060017482A1 (en) * 2004-06-09 2006-01-26 Stmicroelectronics Pvt. Ltd. Compensated schmitt trigger circuit for providing monotonic hysterisis response
CN101227183A (zh) * 2008-02-03 2008-07-23 智原科技股份有限公司 施密特触发电路
US20130027085A1 (en) * 2011-07-28 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable schmitt trigger
US20150188523A1 (en) * 2013-12-30 2015-07-02 Sandisk Technologies Inc. Input Receiver With Multiple Hysteresis Levels
CN106330136A (zh) * 2015-06-19 2017-01-11 中芯国际集成电路制造(上海)有限公司 施密特触发器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448830B1 (en) * 2001-11-05 2002-09-10 International Business Machines Corporation Single-stage tri-state Schmitt trigger
US6870413B1 (en) * 2001-12-14 2005-03-22 Altera Corporation Schmitt trigger circuit with adjustable trip point voltages
US20060017482A1 (en) * 2004-06-09 2006-01-26 Stmicroelectronics Pvt. Ltd. Compensated schmitt trigger circuit for providing monotonic hysterisis response
CN101227183A (zh) * 2008-02-03 2008-07-23 智原科技股份有限公司 施密特触发电路
US20130027085A1 (en) * 2011-07-28 2013-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable schmitt trigger
US20150188523A1 (en) * 2013-12-30 2015-07-02 Sandisk Technologies Inc. Input Receiver With Multiple Hysteresis Levels
CN106330136A (zh) * 2015-06-19 2017-01-11 中芯国际集成电路制造(上海)有限公司 施密特触发器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113381738A (zh) * 2021-06-25 2021-09-10 上海威固信息技术股份有限公司 一种负向阈值电压可调节的施密特触发器
CN113381737A (zh) * 2021-06-25 2021-09-10 上海威固信息技术股份有限公司 一种正向阈值电压可调节的施密特触发器

Similar Documents

Publication Publication Date Title
CN105549673B (zh) 双模切换式ldo电路
CN104319275A (zh) 静电放电保护电路
CN103091526B (zh) 电压检测电路
CN105720970B (zh) 一种基于FinFET器件的异或/同或门电路
CN101702509B (zh) 阻断型浪涌保护器件
CN108183699A (zh) 触发窗口可调的施密特触发器及其调节触发窗口的方法
CN107181482A (zh) 输入输出接收电路
CN110086455A (zh) 一种新型开关电路结构
CN105322923A (zh) 延迟线电路及半导体集成电路
CN101272138B (zh) 一种模拟开关芯片设计方法及芯片装置
CN102480276B (zh) 折叠式共源共栅运算放大器
CN103076834A (zh) 电阻校准电路
CN108233917A (zh) 电平转换电路
CN103269217A (zh) 输出缓冲器
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
CN110045779A (zh) 一种电压选择电路及方法
CN103324234B (zh) 低压差线性稳压器的输出动态调节电路
CN109194126A (zh) 一种电源切换电路
CN112468121A (zh) 施密特触发器
CN103809637A (zh) 电压调整电路
CN203366174U (zh) 低压差线性稳压器的输出动态调节电路
CN203012570U (zh) 电阻校准电路
CN102681580A (zh) 一种电流源电路
CN103516340A (zh) 一种最大电压选择电路、方法及子选择电路
CN105676939B (zh) 应用于无线充电控制芯片的可调精确过温保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Zhangjiang Building 20A, 289 Chunxiao Road, China (Shanghai) Free Trade Pilot Area

Applicant after: Xinyuan Microelectronics (Shanghai) Co., Ltd.

Applicant after: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Applicant after: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Applicant after: Core holdings limited company

Address before: 201203 Zhangjiang Building 20A, 560 Songtao Road, Zhangjiang High-tech Park, Pudong New Area, Shanghai

Applicant before: VeriSilicon Microelectronics (Shanghai) Co., Ltd.

Applicant before: VeriSilicon Microelectronics (Beijing) Co., Ltd.

Applicant before: VERISILICON MICROELECTRONICS (CHENGDU) CO., LTD.

Applicant before: Core holdings limited company

CB02 Change of applicant information
WW01 Invention patent application withdrawn after publication

Application publication date: 20180619

WW01 Invention patent application withdrawn after publication