CN105549673B - 双模切换式ldo电路 - Google Patents

双模切换式ldo电路 Download PDF

Info

Publication number
CN105549673B
CN105549673B CN201510992673.4A CN201510992673A CN105549673B CN 105549673 B CN105549673 B CN 105549673B CN 201510992673 A CN201510992673 A CN 201510992673A CN 105549673 B CN105549673 B CN 105549673B
Authority
CN
China
Prior art keywords
current
ldo
pipe
circuit
nmos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510992673.4A
Other languages
English (en)
Other versions
CN105549673A (zh
Inventor
周宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510992673.4A priority Critical patent/CN105549673B/zh
Publication of CN105549673A publication Critical patent/CN105549673A/zh
Application granted granted Critical
Publication of CN105549673B publication Critical patent/CN105549673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种双模切换式LDO电路，包括：第一和二LDO主体电路和动态负载电路；动态负载电路包括电流比较器和电流泄放通路；电流比较器对第二主体电路的尾电流的镜像电流和第一有源负载的镜像电流进行比较，并用比较结果控制连接在第二主体电路的输出端地之间的电流泄放通路的通断；由大驱动模式切换到低功耗模式过程中，电流泄放通路会在反馈环路的控制下导通，从而能消除第一主体电路的第一PMOS管的漏极漏电影响，使LDO输出电压保持稳定。

Description

双模切换式LDO电路
技术领域
本发明涉及一种半导体集成电路制造，特别是涉及一种双模切换式低压差线性稳压器(LDO)电路。
背景技术
在超低功耗MCU设计中，LDO是必不可少的模块，LDO要提供稳定的核心(core)电压。如图1所示，是双模切换式LDO电路；现有双模切换式LDO电路包括：第一LDO主体电路1和第二LDO主体电路2。
所述第一LDO主体电路1的驱动电流大于所述第二LDO主体电路2的驱动电流，所述第一LDO主体电路1用于在大驱动模式(Active Mode)下提供LDO输出电压VPWR；所述第二LDO主体电路2的功耗小于所述第一LDO主体电路1的功耗，所述第二LDO主体电路2用于在低功耗模式(Standby Mode)下提供所述LDO输出电压VPWR。所述第一LDO主体电路1一般称为Active LDO，所述第二LDO主体电路2一般称为Standby LDO。
所述第一LDO主体电路1包括第一PMOS管Ppass0、第一差分放大器3和由电阻R1和R2串联形成的第一串联电阻；所述第一差分放大器3的第一输入端连接参考电压VREF、第二输入端连接第一反馈电压、输出端连接到所述第一PMOS管Ppass0的栅极，所述第一PMOS管Ppass0的源极连接电源电压VPWR5，第一开关SW1连接在所述第一PMOS管Ppass0的源极和栅极之间；在所述第一PMOS管Ppass0的漏极和地之间串联有第二开关SW2和所述第一串联电阻，所述第一PMOS管Ppass0的漏极连接到双模切换式LDO电路的输出端，所述第一PMOS管Ppass0的漏极在大驱动模式下输出所述LDO输出电压VPWR，所述第一串联电阻的对大驱动模式下的所述LDO输出电压VPWR分压后得到所述第一反馈电压。在PMOS管Ppass0的栅极和漏极之间还串联有补偿电阻Rc和补偿电容Cc。
所述第二LDO主体电路2包括第二差分放大器、第二PMOS管Ppass1和由电阻R3和R3串联形成的第二串联电阻；所述第二差分放大器的第一输入端连接第二反馈电压VFD、第二输入端连接参考电压VREF、输出端连接到所述第二PMOS管Ppass1的栅极，所述第二PMOS管Ppass1的源极连接电源电压VPWR5，所述第二串联电阻连接在所述第二PMOS管Ppass1的漏极和地之间，所述第二PMOS管Ppass1的漏极通过第三开关SW0连接到双模切换式LDO电路的输出端，所述第二PMOS管Ppass1的漏极在低功耗模式下输出所述LDO输出电压VPWR，所述第二串联电阻的对低功耗模式下的所述LDO输出电压VPWR分压后得到所述第二反馈电压VFD。
第二差分放大器包括由NMOS管NM0和NM1组成的差分放大器主体电路，由PMOS管PM0和PM1组成的有源负载电路，以及由NMOS管NMirr0和NMirr1组成的镜像电路，NMOS管NMirr0的漏极输入电流源IB，NMOS管NMirr1提供尾电流；在PMOS管Ppass1的栅极和漏极之间还串联有补偿电阻Rc1和补偿电容Cc1。节点NB为NMOS管NMirr0和NMirr1的栅极连接点，节点PB为PMOS管PM0和PM1的栅极连接点，节点PG为PMOS管Ppass1的栅极连接点。
当所述第一开关SW1断开、所述第二开关SW2闭合和所述第三开关SW0断开时，所述双模切换式LDO电路工作于大驱动模式；当所述第一开关SW1闭合、所述第二开关SW2断开和所述第三开关SW0闭合时，所述双模切换式LDO电路工作于低功耗模式。
采用双模切换式LDO电路，能够在工作时切换到具有强驱动能力的Active LDO，而在备用时切换到Standby LDO，这样能降低整体功耗，能在超低功耗MCU设计中提供稳定的核心(core)电压。
但是，Active LDO中由于要提供大的驱动能力，第一PMOS管Ppass0的尺寸会很大，当切换到Standby状态(sw1闭合，sw2断开，sw0闭合)后第一PMOS管Ppass0会存在漏电，特别是高温下，该漏电流会流过电阻R3和R4，影响Standby LDO的反馈环路，从而会把LDO的输出VPWR充高。
发明内容
本发明所要解决的技术问题是提供一种双模切换式LDO电路，能在大驱动模式向低功耗模式切换时保持LDO输出电压稳定。
为解决上述技术问题，本发明提供的双模切换式LDO电路包括：第一LDO主体电路、第二LDO主体电路和动态负载电路。
所述第一LDO主体电路的驱动电流大于所述第二LDO主体电路的驱动电流，所述第一LDO主体电路用于在大驱动模式下提供LDO输出电压；所述第二LDO主体电路的功耗小于所述第一LDO主体电路的功耗，所述第二LDO主体电路用于在低功耗模式下提供所述LDO输出电压。
所述第一LDO主体电路包括第一PMOS管、第一差分放大器和第一串联电阻；所述第一差分放大器的第一输入端连接参考电压、第二输入端连接第一反馈电压、输出端连接到所述第一PMOS管的栅极，所述第一PMOS管的源极连接电源电压，第一开关连接在所述第一PMOS管的源极和栅极之间；在所述第一PMOS管的漏极和地之间串联有第二开关和所述第一串联电阻，所述第一PMOS管的漏极连接到双模切换式LDO电路的输出端，所述第一PMOS管的漏极在大驱动模式下输出所述LDO输出电压，所述第一串联电阻的对大驱动模式下的所述LDO输出电压分压后得到所述第一反馈电压。
所述第二LDO主体电路包括第二差分放大器、第二PMOS管和第二串联电阻；所述第二差分放大器的第一输入端连接第二反馈电压、第二输入端连接参考电压、输出端连接到所述第二PMOS管的栅极，所述第二PMOS管的源极连接电源电压，所述第二串联电阻连接在所述第二PMOS管的漏极和地之间，所述第二PMOS管的漏极通过第三开关连接到双模切换式LDO电路的输出端，所述第二PMOS管的漏极在低功耗模式下输出所述LDO输出电压，所述第二串联电阻的对低功耗模式下的所述LDO输出电压分压后得到所述第二反馈电压。
所述第二差分放大器包括两个互为镜像的第一有源负载和第二有源负载，所述第二差分放大器还包括尾电流。
所述动态负载电路包括电流比较器和电流泄放通路。
所述电流比较器对所述尾电流的镜像电流和所述第一有源负载的镜像电流进行比较。
所述电流泄放通路连接在所述第二PMOS管的漏极和地之间，所述电流比较器的输出端控制所述电流泄放通路的通断。
当所述第一开关断开、所述第二开关闭合和所述第三开关断开时，所述双模切换式LDO电路工作于大驱动模式；当所述第一开关闭合、所述第二开关断开和所述第三开关闭合时，所述双模切换式LDO电路工作于低功耗模式。
在所述双模切换式LDO电路由大驱动模式切换到低功耗模式过程中，当所述第一PMOS管的漏极漏电影响所述第二LDO主体电路的环路并使所述第二PMOS管的漏极电压升高时，所述第二反馈电压增加，所述第一有源负载的电流跟随所述第二反馈电压变化而使所述电流比较器输出一控制信号使所述电流泄放通路导通，通过所述电流泄放电路导通使所述第二PMOS管的漏极电压降低从而消除所述第一PMOS管的漏极漏电影响；消除所述第一PMOS管的漏极漏电影响后，所述第二PMOS管的漏极电压降低并保持稳定，经过所述第二反馈电压、所述第一有源负载到所述电流比较器的反馈回路后所述电流比较器输出一控制信号使所述电流泄放通路断开。
进一步的改进是，所述第二差分放大器包括由第一NMOS管和第二NMOS管组成的差分放大器主体电路，所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并连接所述尾电流。
所述第一NMOS管的栅极为第一输入端，所述第二NMOS管的栅极为第二输入端。
所述第一有源负载连接在所述第一NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第二NMOS管的漏极和电源电压之间。
所述第二NMOS管的漏极为所述第二差分放大器的输出端。
进一步的改进是，所述尾电流由第三NMOS管和第四NMOS管组成的镜像电路提供，所述第三NMOS管的源极和所述第四NMOS管的源极都接地，所述第四NMOS管的漏极连接到所述第一NMOS管的源极；所述第四NMOS管的栅极连接所述第三NMOS管的漏极和栅极，所述第三NMOS管的漏极输入电流源，通过所述第三NMOS管和所述第四NMOS管的镜像在所述第四NMOS管中形成所述尾电流。
进一步的改进是，所述第一有源负载由第三PMOS管组成，所述第二有源负载由第四PMOS管组成，所述第三PMOS管的源极和所述第四PMOS管的源极都接电源电压，所述第四PMOS管的栅极和所述第三PMOS管的栅极和漏极连接所述第一NMOS管的漏极；所述第四PMOS管的漏极连接所述第二NMOS管的漏极。
进一步的改进是，所述电流比较器的所述尾电流的镜像电流由第五NMOS管提供，所述第五NMOS管的源极接地，所述第五NMOS管的栅极连接所述第三NMOS管的栅极，所述第五NMOS管的漏极连接到所述电流比较器所包括的所述第一有源负载的镜像电流。
进一步的改进是，所述电流比较器的所述第一有源负载的镜像电流由第五PMOS管提供，所述第五PMOS管的源极接电源电压，所述第五PMOS管的栅极连接所述第三PMOS管的栅极，所述第五PMOS管的漏极连接到所述电流比较器所包括的所述尾电流的镜像电流。
进一步的改进是，所述电流泄放通路的泄放电流源为所述尾电流的镜像电流。
进一步的改进是，在所述第二PMOS管的漏极和所述电流泄放通路的泄放电流源之间连接有MOS开关晶体管，所述MOS开关晶体管的栅极连接所述电流比较器的输出端。
进一步的改进是，所述电流泄放通路的泄放电流源为所述尾电流的镜像电流且由第六NMOS管的漏极提供，所述第六NMOS管的源极接地，所述第六NMOS管的栅极连接所述第三NMOS管的栅极。
进一步的改进是，在所述第二PMOS管的漏极和所述第六NMOS管的漏极之间连接有第七NMOS管，所述第七NMOS管作为MOS开关晶体管，所述第七NMOS管的栅极连接所述电流比较器的输出端。
进一步的改进是，所述第一PMOS管的宽长比大于所述第二PMOS管的宽长比。
进一步的改进是，所述第一串联电阻由第一电阻和第二电阻串联而成，所述第一电阻和所述第二电阻的连接端输出所述第一反馈电压。
进一步的改进是，所述第二串联电阻由第三电阻和第四电阻串联而成，所述第三电阻和所述第四电阻的连接端输出所述第二反馈电压。
进一步的改进是，在所述第一PMOS管的栅极和漏极之间串联有第五电阻和第一电容。
进一步的改进是，在所述第二PMOS管的栅极和漏极之间串联有第六电阻和第二电容。
本发明通过在第一LDO主体电路即Active LDO和第二LDO主体电路即Standy LDO之间设置动态负载电路，动态负载电路一个电流泄放通路，且该电流泄放通路通过电流比较器控制，而电流比较器所比较的电流中一个为Standy LDO的第一有源负载的镜像电流，该镜像电流通过反馈回路会随Standy LDO的输出电压而变化，能够在从Active LDO切换到Standy LDO的过程中当第一PMOS管的漏极漏电使输出电压升高时使电流比较器输出一控制信号接通电流泄放电路，从而使第一PMOS管的漏极漏电通过电流泄放电路接地，实现在大驱动模式向低功耗模式切换时保持LDO输出电压稳定。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有双模切换式LDO电路图；
图2是本发明实施例双模切换式LDO电路；
图3是本发明较佳实施例双模切换式LDO电路；
图4是图3所示的本发明较佳实施例LDO电路和图1所示的现有电路的模式切换时的仿真曲线比较图。
具体实施方式
如图2所示，是本发明实施例双模切换式LDO电路，本发明实施例双模切换式LDO电路包括：第一LDO主体电路1、第二LDO主体电路2和动态负载电路4。
所述第一LDO主体电路1的驱动电流大于所述第二LDO主体电路2的驱动电流，所述第一LDO主体电路1用于在大驱动模式下提供LDO输出电压VPWR,即所述第一LDO主体电路1作为Active LDO；所述第二LDO主体电路2的功耗小于所述第一LDO主体电路1的功耗，所述第二LDO主体电路2用于在低功耗模式下提供所述LDO输出电压VPWR，即所述第二LDO主体电路2作为Standby LDO。
所述第一LDO主体电路1包括第一PMOS管Ppass0、第一差分放大器3和第一串联电阻5；所述第一差分放大器3的第一输入端连接参考电压VREF、第二输入端连接第一反馈电压、输出端连接到所述第一PMOS管Ppass0的栅极，所述第一PMOS管Ppass0的源极连接电源电压VPWR5，第一开关SW1连接在所述第一PMOS管Ppass0的源极和栅极之间；在所述第一PMOS管Ppass0的漏极和地GND之间串联有第二开关SW2和所述第一串联电阻5，所述第一PMOS管Ppass0的漏极连接到双模切换式LDO电路的输出端，所述第一PMOS管Ppass0的漏极在大驱动模式下输出所述LDO输出电压VPWR，所述第一串联电阻5的对大驱动模式下的所述LDO输出电压VPWR分压后得到所述第一反馈电压。
所述第二LDO主体电路2包括第二差分放大器9、第二PMOS管Ppass1和第二串联电阻8；所述第二差分放大器9的第一输入端连接第二反馈电压VFD、第二输入端连接参考电压VREF、输出端连接到所述第二PMOS管Ppass1的栅极，所述第二PMOS管Ppass1的源极连接电源电压VPWR5，所述第二串联电阻8连接在所述第二PMOS管Ppass1的漏极和地GND之间，所述第二PMOS管Ppass1的漏极通过第三开关SW0连接到双模切换式LDO电路的输出端，所述第二PMOS管Ppass1的漏极在低功耗模式下输出所述LDO输出电压VPWR，所述第二串联电阻8的对低功耗模式下的所述LDO输出电压VPWR分压后得到所述第二反馈电压VFD。
所述第二差分放大器9包括两个互为镜像的第一有源负载9a和第二有源负载，所述第二差分放大器9还包括尾电流9b。
所述动态负载电路4包括电流比较器7和电流泄放通路6。
所述电流比较器7对所述尾电流9b的镜像电流和所述第一有源负载9a的镜像电流进行比较。
所述电流泄放通路6连接在所述第二PMOS管Ppass1的漏极和地GND之间，所述电流比较器7的输出端控制所述电流泄放通路6的通断。
当所述第一开关SW1断开、所述第二开关SW2闭合和所述第三开关SW0断开时，所述双模切换式LDO电路工作于大驱动模式；当所述第一开关SW1闭合、所述第二开关SW2断开和所述第三开关SW0闭合时，所述双模切换式LDO电路工作于低功耗模式。
在所述双模切换式LDO电路由大驱动模式切换到低功耗模式过程中，当所述第一PMOS管Ppass0的漏极漏电影响所述第二LDO主体电路2的环路并使所述第二PMOS管Ppass1的漏极电压升高时，所述第二反馈电压VFD增加，所述第一有源负载9a的电流跟随所述第二反馈电压VFD变化而使所述电流比较器7输出一控制信号使所述电流泄放通路6导通，通过所述电流泄放电路导通使所述第二PMOS管Ppass1的漏极电压降低从而消除所述第一PMOS管Ppass0的漏极漏电影响；消除所述第一PMOS管Ppass0的漏极漏电影响后，所述第二PMOS管Ppass1的漏极电压降低并保持稳定，经过所述第二反馈电压VFD、所述第一有源负载9a到所述电流比较器7的反馈回路后所述电流比较器7输出一控制信号使所述电流泄放通路6断开。
本发明较佳实施例中，所述第二差分放大器9包括由第一NMOS管NM0和第二NMOS管NM1组成的差分放大器主体电路，所述第一NMOS管NM0的源极和所述第二NMOS管NM1的源极连接在一起并连接所述尾电流9b。
所述第一NMOS管NM0的栅极为第一输入端，所述第二NMOS管NM1的栅极为第二输入端。
所述第一有源负载9a连接在所述第一NMOS管NM0的漏极和电源电压VPWR5之间，所述第二有源负载连接在所述第二NMOS管NM1的漏极和电源电压VPWR5之间。
所述第二NMOS管NM1的漏极为所述第二差分放大器9的输出端。
所述尾电流9b由第三NMOS管NMirr0和第四NMOS管NMirr1组成的镜像电路提供，所述第三NMOS管NMirr0的源极和所述第四NMOS管NMirr1的源极都接地GND，所述第四NMOS管NMirr1的漏极连接到所述第一NMOS管NM0的源极；所述第四NMOS管NMirr1的栅极连接所述第三NMOS管NMirr0的漏极和栅极，所述第三NMOS管NMirr0的漏极输入电流源，通过所述第三NMOS管NMirr0和所述第四NMOS管NMirr1的镜像在所述第四NMOS管NMirr1中形成所述尾电流9b。
所述第一有源负载9a由第三PMOS管PM0组成，所述第二有源负载由第四PMOS管PM1组成，所述第三PMOS管PM0的源极和所述第四PMOS管PM1的源极都接电源电压VPWR5，所述第四PMOS管PM1的栅极和所述第三PMOS管PM0的栅极和漏极连接所述第一NMOS管NM0的漏极；所述第四PMOS管PM1的漏极连接所述第二NMOS管NM1的漏极。
所述电流比较器7的所述尾电流9b的镜像电流由第五NMOS管NMirr2提供，所述第五NMOS管NMirr2的源极接地GND，所述第五NMOS管NMirr2的栅极连接所述第三NMOS管NMirr0的栅极，所述第五NMOS管NMirr2的漏极连接到所述电流比较器7所包括的所述第一有源负载9a的镜像电流。
所述电流比较器7的所述第一有源负载9a的镜像电流由第五PMOS管PM2提供，所述第五PMOS管PM2的源极接电源电压VPWR5，所述第五PMOS管PM2的栅极连接所述第三PMOS管PM0的栅极，所述第五PMOS管PM2的漏极连接到所述电流比较器7所包括的所述尾电流9b的镜像电流。
所述电流泄放通路6的泄放电流源为所述尾电流9b的镜像电流。所述电流泄放通路6的泄放电流源由第六NMOS管NMirr3的漏极提供，所述第六NMOS管NMirr3的源极接地GND，第六NMOS管NMirr3的栅极连接所述第三NMOS管NMirr0的栅极。
在所述第二PMOS管Ppass1的漏极和所述电流泄放通路6的泄放电流源之间连接有MOS开关晶体管，所述MOS开关晶体管的栅极连接所述电流比较器7的输出端。在本发明较佳实施例中，在所述第二PMOS管Ppass1的漏极和所述第六NMOS管NMirr3的漏极之间连接有第七NMOS管Nsw，第七NMOS管Nsw作为MOS开关晶体管，所述第七NMOS管Nsw的栅极连接所述电流比较器7的输出端。
所述第一PMOS管Ppass0的宽长比大于所述第二PMOS管Ppass1的宽长比，使所述第一PMOS管Ppass0能提高较大的驱动电流。
所述第一串联电阻5由第一电阻R1和第二电阻R2串联而成，所述第一电阻R1和所述第二电阻R2的连接端输出所述第一反馈电压。
所述第二串联电阻8由第三电阻R3和第四电阻R4串联而成，所述第三电阻R3和所述第四电阻R4的连接端输出所述第二反馈电压VFD。
在所述第一PMOS管Ppass0的栅极和漏极之间串联有第五电阻Rc和第一电容Cc。
在所述第二PMOS管Ppass1的栅极和漏极之间串联有第六电阻Rc1和第二电容Cc1。
如图4所示，是图3所示的本发明较佳实施例LDO电路和图1所示的现有电路的模式切换时的仿真曲线比较图。曲线101为电源电压VPWR5随时间曲线；曲线102为Active Mode到Standby Mode的切换曲线，曲线102显示在1毫秒时进行Active Mode到Standby Mode的切换；曲线103表示图1所示的现有电路的LDO输出电压VPWR的曲线；曲线104表示图3所示的本发明实施例LDO电路的LDO输出电压VPWR的曲线。
比较曲线103和104可知，从Active Mode切换到Standby Mode后，曲线103的LDO输出电压VPWR会冲到1.854V，而本发明实施例的LDO输出电压VPWR为1.532V，本发明实施例电路从Active Mode切换到Standby Mode时无过冲。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种双模切换式LDO电路，其特征在于,包括：第一LDO主体电路、第二LDO主体电路和动态负载电路；
所述第一LDO主体电路的驱动电流大于所述第二LDO主体电路的驱动电流，所述第一LDO主体电路用于在大驱动模式下提供LDO输出电压；所述第二LDO主体电路的功耗小于所述第一LDO主体电路的功耗，所述第二LDO主体电路用于在低功耗模式下提供所述LDO输出电压；
所述第一LDO主体电路包括第一PMOS管、第一差分放大器和第一串联电阻；所述第一差分放大器的第一输入端连接参考电压、第二输入端连接第一反馈电压、输出端连接到所述第一PMOS管的栅极，所述第一PMOS管的源极连接电源电压，第一开关连接在所述第一PMOS管的源极和栅极之间；在所述第一PMOS管的漏极和地之间串联有第二开关和所述第一串联电阻，所述第一PMOS管的漏极连接到双模切换式LDO电路的输出端，所述第一PMOS管的漏极在大驱动模式下输出所述LDO输出电压，所述第一串联电阻的对大驱动模式下的所述LDO输出电压分压后得到所述第一反馈电压；
所述第二LDO主体电路包括第二差分放大器、第二PMOS管和第二串联电阻；所述第二差分放大器的第一输入端连接第二反馈电压、第二输入端连接参考电压、输出端连接到所述第二PMOS管的栅极，所述第二PMOS管的源极连接电源电压，所述第二串联电阻连接在所述第二PMOS管的漏极和地之间，所述第二PMOS管的漏极通过第三开关连接到双模切换式LDO电路的输出端，所述第二PMOS管的漏极在低功耗模式下输出所述LDO输出电压，所述第二串联电阻的对低功耗模式下的所述LDO输出电压分压后得到所述第二反馈电压；
所述第二差分放大器包括两个互为镜像的第一有源负载和第二有源负载，所述第二差分放大器还包括尾电流；
所述动态负载电路包括电流比较器和电流泄放通路；
所述电流比较器对所述尾电流的镜像电流和所述第一有源负载的镜像电流进行比较；
所述电流泄放通路连接在所述第二PMOS管的漏极和地之间，所述电流比较器的输出端控制所述电流泄放通路的通断；
当所述第一开关断开、所述第二开关闭合和所述第三开关断开时，所述双模切换式LDO电路工作于大驱动模式；当所述第一开关闭合、所述第二开关断开和所述第三开关闭合时，所述双模切换式LDO电路工作于低功耗模式；
在所述双模切换式LDO电路由大驱动模式切换到低功耗模式过程中，当所述第一PMOS管的漏极漏电影响所述第二LDO主体电路的环路并使所述第二PMOS管的漏极电压升高时，所述第二反馈电压增加，所述第一有源负载的电流跟随所述第二反馈电压变化而使所述电流比较器输出一控制信号使所述电流泄放通路导通，通过所述电流泄放电路导通使所述第二PMOS管的漏极电压降低从而消除所述第一PMOS管的漏极漏电影响；消除所述第一PMOS管的漏极漏电影响后，所述第二PMOS管的漏极电压降低并保持稳定，经过所述第二反馈电压、所述第一有源负载到所述电流比较器的反馈回路后所述电流比较器输出一控制信号使所述电流泄放通路断开。
2.如权利要求1所述的双模切换式LDO电路，其特征在于：所述第二差分放大器包括由第一NMOS管和第二NMOS管组成的差分放大器主体电路，所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并连接所述尾电流；
所述第一NMOS管的栅极为第一输入端，所述第二NMOS管的栅极为第二输入端；
所述第一有源负载连接在所述第一NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第二NMOS管的漏极和电源电压之间；
所述第二NMOS管的漏极为所述第二差分放大器的输出端。
3.如权利要求2所述的双模切换式LDO电路，其特征在于：所述尾电流由第三NMOS管和第四NMOS管组成的镜像电路提供，所述第三NMOS管的源极和所述第四NMOS管的源极都接地，所述第四NMOS管的漏极连接到所述第一NMOS管的源极；所述第四NMOS管的栅极连接所述第三NMOS管的漏极和栅极，所述第三NMOS管的漏极输入电流源，通过所述第三NMOS管和所述第四NMOS管的镜像在所述第四NMOS管中形成所述尾电流。
4.如权利要求2所述的双模切换式LDO电路，其特征在于：所述第一有源负载由第三PMOS管组成，所述第二有源负载由第四PMOS管组成，所述第三PMOS管的源极和所述第四PMOS管的源极都接电源电压，所述第四PMOS管的栅极和所述第三PMOS管的栅极和漏极连接所述第一NMOS管的漏极；所述第四PMOS管的漏极连接所述第二NMOS管的漏极。
5.如权利要求3所述的双模切换式LDO电路，其特征在于：所述电流比较器的所述尾电流的镜像电流由第五NMOS管提供，所述第五NMOS管的源极接地，所述第五NMOS管的栅极连接所述第三NMOS管的栅极，所述第五NMOS管的漏极连接到所述电流比较器所包括的所述第一有源负载的镜像电流。
6.如权利要求4所述的双模切换式LDO电路，其特征在于：所述电流比较器的所述第一有源负载的镜像电流由第五PMOS管提供，所述第五PMOS管的源极接电源电压，所述第五PMOS管的栅极连接所述第三PMOS管的栅极，所述第五PMOS管的漏极连接到所述电流比较器所包括的所述尾电流的镜像电流。
7.如权利要求1所述的双模切换式LDO电路，其特征在于：所述电流泄放通路的泄放电流源为所述尾电流的镜像电流。
8.如权利要求7所述的双模切换式LDO电路，其特征在于：在所述第二PMOS管的漏极和所述电流泄放通路的泄放电流源之间连接有MOS开关晶体管，所述MOS开关晶体管的栅极连接所述电流比较器的输出端。
9.如权利要求3所述的双模切换式LDO电路，其特征在于：所述电流泄放通路的泄放电流源为所述尾电流的镜像电流且由第六NMOS管的漏极提供，所述第六NMOS管的源极接地，所述第六NMOS管的栅极连接所述第三NMOS管的栅极。
10.如权利要求9所述的双模切换式LDO电路，其特征在于：在所述第二PMOS管的漏极和所述第六NMOS管的漏极之间连接有第七NMOS管，所述第七NMOS管作为MOS开关晶体管，所述第七NMOS管的栅极连接所述电流比较器的输出端。
11.如权利要求1所述的双模切换式LDO电路，其特征在于：所述第一PMOS管的宽长比大于所述第二PMOS管的宽长比。
12.如权利要求1所述的双模切换式LDO电路，其特征在于：所述第一串联电阻由第一电阻和第二电阻串联而成，所述第一电阻和所述第二电阻的连接端输出所述第一反馈电压。
13.如权利要求1所述的双模切换式LDO电路，其特征在于：所述第二串联电阻由第三电阻和第四电阻串联而成，所述第三电阻和所述第四电阻的连接端输出所述第二反馈电压。
14.如权利要求1所述的双模切换式LDO电路，其特征在于：在所述第一PMOS管的栅极和漏极之间串联有第五电阻和第一电容。
15.如权利要求1所述的双模切换式LDO电路，其特征在于：在所述第二PMOS管的栅极和漏极之间串联有第六电阻和第二电容。
CN201510992673.4A 2015-12-25 2015-12-25 双模切换式ldo电路 Active CN105549673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510992673.4A CN105549673B (zh) 2015-12-25 2015-12-25 双模切换式ldo电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510992673.4A CN105549673B (zh) 2015-12-25 2015-12-25 双模切换式ldo电路

Publications (2)

Publication Number Publication Date
CN105549673A CN105549673A (zh) 2016-05-04
CN105549673B true CN105549673B (zh) 2017-01-25

Family

ID=55828907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510992673.4A Active CN105549673B (zh) 2015-12-25 2015-12-25 双模切换式ldo电路

Country Status (1)

Country Link
CN (1) CN105549673B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106125818B (zh) * 2016-08-24 2017-11-14 泰利美信（苏州）医疗科技有限公司 一种电源供给电路及其控制方法
CN106385100B (zh) * 2016-09-18 2019-11-05 英特格灵芯片(天津)有限公司 Ldo电路
CN108541309B (zh) * 2016-11-22 2021-04-02 深圳市汇顶科技股份有限公司 低压差稳压装置
CN108241396A (zh) * 2016-12-23 2018-07-03 北京同方微电子有限公司 一种提高瞬态响应速度的低压差线性稳压器
CN108762359B (zh) * 2017-12-29 2019-11-01 北京智芯微电子科技有限公司 高电源抑制比的超低功耗电源结构
CN109213252B (zh) * 2018-11-22 2020-06-30 北京昂瑞微电子技术有限公司 一种自适应ldo电路
CN110518798A (zh) * 2019-09-02 2019-11-29 嘉兴飞童电子科技有限公司 一种应用于降压dcdc转换器的音频带噪声消除电路及方法
CN110888480B (zh) * 2019-10-11 2022-03-04 思瑞浦微电子科技（苏州）股份有限公司 一种用于提高ldo负载瞬态响应的电路
US11086343B2 (en) 2019-11-20 2021-08-10 Winbond Electronics Corp. On-chip active LDO regulator with wake-up time improvement
CN112068627B (zh) 2020-09-11 2021-04-09 杭州万高科技股份有限公司 一种电压输出调节模块
CN112489711B (zh) * 2020-12-30 2021-11-12 芯天下技术股份有限公司 缓解芯片active模式启动瞬间驱动能力不足的电路
CN112732001A (zh) * 2021-04-01 2021-04-30 上海艾为微电子技术有限公司 低功耗供电电路、方法、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1681760A2 (en) * 2005-01-18 2006-07-19 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation
CN101309013A (zh) * 2007-10-23 2008-11-19 深圳市浚海仪表设备有限公司 双电源自动切换电路
CN102929322A (zh) * 2012-11-23 2013-02-13 聚辰半导体(上海)有限公司 一种低成本低压差线性稳压器
EP2713234A1 (en) * 2012-09-26 2014-04-02 Nxp B.V. A low power low dropout linear voltage regulator

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2807846A1 (fr) * 2000-04-12 2001-10-19 St Microelectronics Sa Regulateur de tension a faible consommation electrique
JP5146009B2 (ja) * 2008-02-28 2013-02-20 富士通セミコンダクター株式会社 電源供給装置および電源供給方法
TWI395083B (zh) * 2009-12-31 2013-05-01 Ind Tech Res Inst 低壓降穩壓器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1681760A2 (en) * 2005-01-18 2006-07-19 Micrel, Inc. Dual mode buck regulator with improved transition between LDO and PWM operation
CN101309013A (zh) * 2007-10-23 2008-11-19 深圳市浚海仪表设备有限公司 双电源自动切换电路
EP2713234A1 (en) * 2012-09-26 2014-04-02 Nxp B.V. A low power low dropout linear voltage regulator
CN102929322A (zh) * 2012-11-23 2013-02-13 聚辰半导体(上海)有限公司 一种低成本低压差线性稳压器

Also Published As

Publication number Publication date
CN105549673A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN105549673B (zh) 双模切换式ldo电路
CN101465644B (zh) 输出驱动器电路
CN101813957B (zh) 电压调节器
CN105183064B (zh) Ldo电路
US7969191B2 (en) Low-swing CMOS input circuit
CN102664619B (zh) 具有可控输出摆幅的电压模式驱动器
CN106100321B (zh) 一种互补反馈式栅极开关电荷泵电路
CN107179797B (zh) 线性稳压器
CN105680431B (zh) 一种可调节限流保护电路
US8692609B2 (en) Systems and methods for current sensing
CN105337606B (zh) 支持压力测试的具有栅极钳位的驱动器电路
CN101901019B (zh) 一种高压恒流启动的内部电源电路
CN103558891A (zh) 低压差稳压器
CN106209098A (zh) 一种数模转换器
CN108123708B (zh) 一种用于io电路的上拉电路
CN109656299A (zh) Ldo电路
CN205540381U (zh) 一种电流反馈式精确过温保护电路
CN110289848A (zh) 电压电平转换电路
US20090289668A1 (en) Output driver circuit for an integrated circuit
CN107800422A (zh) 电平转移电路和半导体装置
CN108536208A (zh) 偏置电流电路
CN105929886B (zh) 基准电压电路以及电子设备
CN102571097A (zh) 用于控制电流舵型数模转换器电流源开关的电压限幅电路
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant