CN108155983B - 一种抵消功耗波动引入的***扰动的方法及装置 - Google Patents

一种抵消功耗波动引入的***扰动的方法及装置 Download PDF

Info

Publication number
CN108155983B
CN108155983B CN201611105183.9A CN201611105183A CN108155983B CN 108155983 B CN108155983 B CN 108155983B CN 201611105183 A CN201611105183 A CN 201611105183A CN 108155983 B CN108155983 B CN 108155983B
Authority
CN
China
Prior art keywords
power consumption
load
main body
phase
improved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611105183.9A
Other languages
English (en)
Other versions
CN108155983A (zh
Inventor
吴浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201611105183.9A priority Critical patent/CN108155983B/zh
Publication of CN108155983A publication Critical patent/CN108155983A/zh
Application granted granted Critical
Publication of CN108155983B publication Critical patent/CN108155983B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/14—Network analysis or design
    • H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

本发明公开了一种抵消功耗波动引入的***扰动的方法及装置，涉及通讯制造、设备制造、集成电路设计等IC设计及应用相关领域，所述方法包括：通过检测需要改善性能的被测主体的功耗，得到所述被测主体的功耗；根据所述被测主体的功耗，从***负载模型中找出所述功耗对应的相位调整量；利用所述相位调整量，对所述被测主体的时钟相位进行补偿。本发明实施例通过对动态功耗的监控、检测及反馈抑制，抵消其对***造成干扰，从而降低***扰动、抑制噪声，进而提高设计稳定性、改善***性能。

Description

一种抵消功耗波动引入的***扰动的方法及装置
技术领域
本发明涉及通讯制造、设备制造、集成电路设计等IC设计及应用相关领域，特别涉及一种抵消功耗波动引入的***扰动的方法及装置。
背景技术
随着集成电路的规模越来越大，***集成度越来越高，单位板面积上承载的功耗和热耗也越来越大，除了散热，通流等问题外，电源负载变化对***的影响也逐步突显出来。
以通讯***中无线拉远单元Remote Radio Unit，RRU，RRU的射频指标误差向量幅度(Error Vector Magnitude，EVM)性能为例，误差向量(包括幅度和相位的矢量)是在一个给定时刻理想无误差基准信号与实际发射信号的向量差，EVM能够全面衡量调制信号的幅度误差和相位误差。该指标直接影响***的吞吐率、信道质量等关键性指标。而影响EVM的主要途径包括调制器产生的调制误差、射频器件质量、锁相环(Phase Locked Loop，PLL)噪声、功率放大器(Power Amplifier，PA)失真效应、热噪声等等，针对不同的干扰源，有不同的干扰抑制方法。
但是，功耗波动带来的干扰却很少在***中得到改善或者体现，原因在于，相对于其他干扰源，电源的波动和实际的负载有很大的关系，不容易被剥离，且很难提出一个有效的解决方案回馈到***中。
发明内容
根据本发明实施例提供的一种抵消功耗波动引入的***扰动的方法及装置，解决由于功耗波动而引入的***扰动的抵消问题。
根据本发明实施例提供的一种抵消功耗波动引入的***扰动的方法，包括：
通过检测需要改善性能的被测主体的功耗，得到所述被测主体的功耗；
根据所述被测主体的功耗，从***负载模型中找出所述功耗对应的相位调整量；
利用所述相位调整量，对所述被测主体的时钟相位进行补偿。
优选地，所述的通过监控需要改善性能的被测主体的功耗，得到所述被测主体的功耗包括：
通过监控所述被测主体的负载，实现对所述被测主体的功耗的检测。
优选地，所述***负载模型建立在抵消功耗波动引入的***扰动之前，步骤包括：
对所述被测主体的功耗或负载、所述被测主体的时钟相位进行调整，得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量；
利用所述功耗或负载及其对应的最优待改善性能指标、相位调整量，建立所述***负载模型。
优选地，所述的得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量包括：
在所述被测主体处于某一固定功耗或负载的条件下，持续等量调整时钟相位，直至所述被测主体的待改善性能指标最优，记录所述待改善性能指标最优时的功耗或负载、所述待改善性能指标、相位调整量。
优选地，所述的利用所述相位调整量，对所述被测主体的时钟相位进行补偿包括：
根据从***负载模型找出的所述相位调整量，生成相应的补偿相位，并利用所述补偿相位，补偿所述被测主体的时钟相位。
根据本发明实施例提供的存储介质，其存储用于实现上述抵消功耗波动引入的***扰动的方法的程序。
根据本发明实施例提供的一种抵消功耗波动引入的***扰动的装置，包括：
监控模块，用于通过监控需要改善性能的被测主体的功耗，得到所述被测主体的功耗；
查找模块，用于根据所述被测主体的功耗，从***负载模型中找出所述功耗对应的相位调整量；
补偿模块，用于利用所述相位调整量，对所述被测主体的时钟相位进行补偿。
优选地，所述监控模块通过监控所述被测主体的负载，实现对所述被测主体的功耗的检测。
优选地，还包括：
模型建立模块，用于在抵消功耗波动引入的***扰动之前，对所述被测主体的功耗或负载、所述被测主体的时钟相位进行调整，得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量，并利用所述功耗或负载及其对应的最优待改善性能指标、相位调整量，建立所述***负载模型。
优选地，所述模型建立模块在所述被测主体处于某一固定功耗或负载的条件下，持续等量调整时钟相位，直至所述被测主体的待改善性能指标最优，记录所述待改善性能指标最优时的功耗或负载、所述待改善性能指标、相位调整量。
优选地，所述补偿模块根据从***负载模型找出的所述相位调整量，生成相应的补偿相位，并利用所述补偿相位，补偿所述被测主体的时钟相位。
本发明实施例提供的技术方案具有如下有益效果：
本发明实施例通过对动态功耗的监控、检测及反馈抑制，抵消其对***造成干扰，从而降低***扰动、抑制噪声，进而提高设计稳定性、改善***性能。
附图说明
图1是本发明实施例提供的抵消功耗波动引入的***扰动的方法框图；
图2是本发明实施例提供的抵消功耗波动引入的***扰动的装置框图；
图3是本发明实施例提供的某集成芯片功耗负载变化时关键信号的上升时间变化图；
图4是本发明实施例提供的负载扰动抵消装置的实现示意图；
图5是本发明实施例提供的某时分双工(Time Division Duplexing，TDD)收发信机的干扰抵消示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行详细说明，应当理解，以下所说明的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1是本发明实施例提供的抵消功耗波动引入的***扰动的方法框图，如图1所示，步骤包括：
步骤S101：通过检测需要改善性能的被测主体的功耗，得到所述被测主体的功耗。
其中，可以检测被测主体的功耗，部分情况下也可以等效为被测主体的负载，因此可通过监控被测主体的负载，实现对所述被测主体的功耗的检测。
步骤S102：根据所述被测主体的功耗，从***负载模型中找出所述功耗对应的相位调整量。
其中，***负载模型需要在步骤S101之前，即***负载模型建立在抵消功耗波动引入的***扰动之前，建立***负载模型的步骤包括：通过对所述被测主体的功耗或负载、所述被测主体的时钟相位进行调整，得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量，并利用所述功耗或负载及其对应的最优待改善性能指标、相位调整量，建立所述***负载模型。
在所述被测主体处于某一固定功耗或负载的条件下，持续等量调整时钟相位，直至所述被测主体的待改善性能指标最优，记录所述待改善性能指标最优时的功耗或负载、所述待改善性能指标、相位调整量。
步骤S103：利用所述相位调整量，对所述被测主体的时钟相位进行补偿。
步骤103包括：根据从***负载模型找出的所述相位调整量，生成相应的补偿相位，并利用所述补偿相位，补偿所述被测主体的时钟相位。例如，可以通过调节压控振荡器的输入电压，使压控振荡器输出所需的补偿相位。
本领域普通技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机可读取存储介质中，该程序在执行时，包括步骤S101至步骤S103。其中，所述的存储介质可以为ROM/RAM、磁碟、光盘等。
图2是本发明实施例提供的抵消功耗波动引入的***扰动的装置框图，如图2所示，包括：
监控模块，用于通过监控需要改善性能的被测主体的功耗，得到所述被测主体的功耗。具体地说，监控模块可以检测被测主体的功耗，部分情况下也可以通过监控被测主体的负载，实现对被测主体的功耗的检测。
查找模块，用于根据所述被测主体的功耗，从***负载模型中找出所述功耗对应的相位调整量。
补偿模块，用于利用所述相位调整量，对所述被测主体的时钟相位进行补偿。具体地说，补偿模块根据从***负载模型找出的所述相位调整量，生成相应的补偿相位，并利用所述补偿相位，补偿所述被测主体的时钟相位。
进一步地，所述***负载模型可以在抵消功耗波动引入的***扰动之前建立。因此，本实施例的装置进一步包括：
模型建立模块，用于对所述被测主体的功耗或负载、所述被测主体的时钟相位进行调整，得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量，并利用所述功耗或负载及其对应的最优待改善性能指标、相位调整量，建立所述***负载模型。具体地说，以所述被测主体处于某一固定功耗或负载为例，持续等量调整时钟相位，直至所述被测主体的待改善性能指标最优，记录所述待改善性能指标最优时的功耗或负载、所述待改善性能指标、相位调整量。
本发明实施例能够降低功耗及负载变化带来***干扰，并以时钟为媒介，将改善结果带入***，达到有效提升***性能抑制干扰的目的。
以晶体管为例，其结偏置电压的变化，带来的一个表征是其击穿时间或者储存时间等响应时间会有一定差异，以理想情况为例，如果电压稳定在一个恒压情况下，这些时间分布将呈现为高斯分布，其影响主要是空穴或者电子的热噪声行为，在***整体叠加上，呈现为一个稳定的响应时间。那么当电压从一个值变化到另外一个稳定值时，响应时间会相应变化，即两个时刻中引入一个响应误差，这个误差持续叠加则可能对***造成影响，进而影响***性能。
本发明实施例主要是通过对***功耗，部分情况下等效为***负载的监控，提取出相对上一时刻的压值变化量，根据预先提取的***功耗曲线模型(一种***负载模块)，查找对应的补偿量(即相位调整量)，通过***的时钟路径为媒介，将反补该响应误差，进而达到补偿***性能的目的。也就是说，得到***功耗后，从***功耗曲线模型中找到所述***功耗对应的相位调整量，并利用该相位调整量补偿***时钟相位。
图3是本发明实施例提供的某集成器件(如集成芯片)功耗负载变化时关键信号的上升时间变化图，如图3所示，从该集成器件的内核负载(功耗)变化情况下，输出信号的响应时间示意图可以看出，因负载变大，稳压源输出的电流会相应增加，电源路径带来的压降会增加，导致其内核电压出现降低，内核电压的降低，引起***关键信号的爬升时间点滞后，表现出来就是相对于理想情况增加了***的噪声引入，从而影响到***性能。
图4是本发明实施例提供的负载扰动抵消装置的实现示意图，如图4所示，至少包括待改善***(即***模块)、功耗检测及量化模块、***负载模型模块、调整定量模块、调整执行模块、***时钟源模块，完成包括对功耗的监控、量化、带入功耗模型曲线、计算调整量、带入***的主要过程。其中，***模块相当于图3实施例的被测主体；功耗检测及量化模块可以实现图3实施例的监控模块的功能；***负载模型模块内具有图3实施例的***负载模型，可以实现图3实施例的查找模块的功能；调整定量模块、调整执行模块、***时钟源模块可以实现图3实施例的补偿模块的功能；在建立***负载模型时，通过上述各模块相互协作，实现图3实施例的模型建立模块的功能。
***模块，指待改善主体，比如某集成芯片、某***整机等等，需要对其进行性能提升，改善其性能的被测试及优化主体。
功耗检测及量化模块，需要完成对功耗检测及量化的过程，功耗检测主体为待改善主体的功耗或者其负载的监控，并完成量化转化。其中，功耗检测及量化模块的监控及转换速率将决定了改善装置(即抵消功耗波动引入的***扰动的装置)的补偿性能及响应速度，量化的精度将决定装置的补偿精度及抑制性能。
***负载模型模块，***负载的模型建立取决于***的种类和建立模型时需要改善的性能，是在装置运行前对***的建模。以EVM为例，建立该***负载的模型时需要以下几个部分：***本身、时钟输入、功耗输入、EVM性能监控。通过调整***模块的功耗，将功耗及负载情况、EVM性能情况记录，并调整时钟源***的相位，逐步逼近最佳EVM性能，记录其调整相位值，从而完成负载模型的建立过程。也就是说，在装置运行前建立***负载模型，建立***负载模型期间，以***模块的功耗为一定值为例，通过不断调整时钟相位，使EVM最小，然后记录此时的功耗、EVM、相位调整量，改变***模块的功耗，并重复上述步骤，再次记录相应的功耗、EVM、相位调整量，最终完成***负载模型的建立。
调整定量模块，主要是为调整执行模块提供输入，其实现和调整执行模块相互匹配，对需要调整的时钟源相位和***负载模型输出的待调整量完成调整量的匹配输出给调整执行模块。同时该模块可以对***负载模型输出的待调整量进行随机滤波或者低通滤波等功能，以匹配模型调整的效率，减少***过度调节的可能。
调整执行模块，对指定的调整量转换为时钟源***的压控定量调整，执行装置调整补偿动作。
***时钟源模块，为***的参考时钟路径，为调整执行提供媒介，以完成装置的调整及补偿功能。
也就是说，***负载模型模块根据***模块的功耗，将功耗对应的相位调整量输出给调整定量模块，调整定量模块对该相位调整量进行滤波等处理，并将其转换为调整执行模块可执行的指令，发送给调整执行模块，并由调整执行模块根据指令给出的相位调整量输出相应的补偿相位，补偿***时钟相位。
所述装置的具体实施步骤如下：
步骤1：对***进行功耗或者负载调整，同步记录***待改善性能指标。
步骤2：持续等量调整***时钟相位，同步记录***待改善性能指标。
步骤3：改变调整***时钟相位的差量，观测记录***性能指标，并遴选最优或者可接收指标。
步骤4：改变功耗或者负载量，重复步骤1到步骤3，完成整个功耗、性能(即***待改善性能指标)和时钟调整量(即相位调整量或时钟相位调整量)的二维表格，建立***负载调整模型(即***负载模型)。
也就是说，上述步骤1至步骤4用于建立***负载模型，建立***负载模型期间，首先使***功耗或负载固定，通过持续等量调整***时钟相位，使***待改善性能指标不断优化，记录该***功耗或负载下对应的***待改善性能指标和相位调整量；然后调整***功耗或负载，并通过重复上述步骤，得到不同***功耗或负载下对应的***待改善性能指标和相位调整量，最终建立包含***功耗或负载、***待改善性能指标和相位调整量的***负载模型。
步骤5：采用模数转换器(Analog-to-Digital Converter，ADC)等转换单元对待改善***的功耗进行监控及量化。
步骤6：将量化结果提供给***负载调整模型，完成查找并输出定量调整量(即相位调整量)。
步骤7：将定量结果(即相位调整量)转换为调整执行模块的可执行指令。
步骤8：对输入调整量完成执行，达到调控***时钟源的目的。
步骤9：持续执行步骤5到步骤8完成***实时跟踪及校验，至此完成功耗及负载变化引入的***扰动抵消功能。
也就是说，上述步骤5至步骤9用于抵消因***功耗及负载变化引入的***扰动，其利用步骤1至步骤4建立的***负载模型，找到当前***功耗对应的相位调整量，并利用该相位调整量，对***时钟相位进行补偿。
图5是本发明实施例提供的某TDD收发信机的干扰抵消示意图，如图5所示，基带资源池采用高精度时钟源，作为整个***的时钟源，各子***时钟以其为参考。该时钟源通过基带处理池，经过光纤传递到无线拉远单元上，无线拉远单元通过高速时钟数据恢复单元恢复出时钟，并提供给中频及现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)处理电源的锁相环，进而提供时钟参考给收发信机本板时钟网络，本板时钟网络通过时钟分发，提供给发射链路及本振等本地时钟器件，保证各级各模块在同样的时钟参考下处理，进而保证***同步。
对于TDD收发信机来说，其工作在收发分时模式，以中频及FPGA处理下行为例，在发射时隙情况下，其处于满负荷工作，在接收时隙情况下，其处于近乎零负荷工作。在这种情况下，功耗将以TDD周期叠加入一个周期量到***，因功耗及电源布线压降的影响，该周期噪声将叠加到中频及FPGA处理模块中的PLL上，并带入本级时钟网络，进而噪声通过本级时钟网络进入整个收发机***，污染***性能。
本发明实施例的做法是反馈补偿周期功耗带来的周期扰动，进而补偿到PLL的输出上，抵消这种功耗带来的扰动。具体做法是：由量化检测模块(即功耗检测及量化模块)检测电源供给模块的输出，一般采用ADC检测电源电压的变化大小，也可以通过检测电源供给电流的变化大小，当功耗发生一个增量变化时，比如收发时隙的功耗差，则给出一个相位调整量，进而补偿到PLL的输出相位上，以抵消因功耗带来的时钟输出相位差，从而改善***时钟性能，进而改善***性能。
本发明实施例的补偿量(即相位调整量)是根据***的功耗及变化范围、剧烈程度、响应时间等预先测量出来的预埋值表格，在设备运行期间，通过对功耗转化量或功耗转化量变化的监控情况，调取相应的补偿值(即相位调整量)对***时钟相位进行补偿。
本发明实施例可以应用在单芯片或者集成***中，并能够有效抵消因功耗或者负载变化引入的***扰动，具有干扰抵消功能。
综上所述，本发明的实施例具有以下技术效果：
本发明能够对功耗或者***负载波动带来的***干扰进行抵消，并将改善结果带入***，以有效提升***性能，抑制负载波动噪声。
尽管上文对本发明进行了详细说明，但是本发明不限于此，本技术领域技术人员可以根据本发明的原理进行各种修改。因此，凡按照本发明原理所作的修改，都应当理解为落入本发明的保护范围。

Claims (8)

1.一种抵消功耗波动引入的***扰动的方法，包括：
对被测主体的功耗或负载、所述被测主体的时钟相位进行调整，得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量，并利用所述功耗或负载及其对应的最优待改善性能指标、相位调整量，建立***负载模型；
通过检测需要改善性能的所述被测主体的功耗，得到所述被测主体的功耗；
根据所述被测主体的功耗，从***负载模型中找出所述功耗对应的相位调整量；
利用所述相位调整量，对所述被测主体的时钟相位进行补偿。
2.根据权利要求1所述的方法，所述的通过检测需要改善性能的所述被测主体的功耗，得到所述被测主体的功耗包括：
通过监控所述被测主体的负载，实现对所述被测主体的功耗的检测。
3.根据权利要求1所述的方法，所述的得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量包括：
在所述被测主体处于某一固定功耗或负载的条件下，持续等量调整时钟相位，直至所述被测主体的待改善性能指标最优，记录所述待改善性能指标最优时的功耗或负载、所述待改善性能指标、相位调整量。
4.根据权利要求1所述的方法，所述的利用所述相位调整量，对所述被测主体的时钟相位进行补偿包括：
根据从***负载模型找出的所述相位调整量，生成相应的补偿相位，并利用所述补偿相位，补偿所述被测主体的时钟相位。
5.一种抵消功耗波动引入的***扰动的装置，包括：
模型建立模块，用于对被测主体的功耗或负载、所述被测主体的时钟相位进行调整，得到每个固定功耗或负载对应的能够使所述被测主体的待改善性能指标最优的相位调整量，并利用所述功耗或负载及其对应的最优待改善性能指标、相位调整量，建立***负载模型；
监控模块，用于通过检测需要改善性能的所述被测主体的功耗，得到所述被测主体的功耗；
查找模块，用于限据所述被测主体的功耗，从***负载模型中找出所述功耗对应的相位调整量；
补偿模块，用于利用所述相位调整量，对所述被测主体的时钟相位进行补偿。
6.根据权利要求5所述的装置，所述监控模块通过监控所述被测主体的负载，实现对所述被测主体的功耗的检测。
7.根据权利要求5所述的装置，所述模型建立模块在所述被测主体处于某一固定功耗或负载的条件下，持续等量调整时钟相位，直至所述被测主体的待改善性能指标最优，记录所述待改善性能指标最优时的功耗或负载、所述待改善性能指标、相位调整量。
8.根据权利要求5所述的装置，所述补偿模块根据从***负载模型找出的所述相位调整量，生成相应的补偿相位，并利用所述补偿相位，补偿所述被测主体的时钟相位。
CN201611105183.9A 2016-12-05 2016-12-05 一种抵消功耗波动引入的***扰动的方法及装置 Active CN108155983B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611105183.9A CN108155983B (zh) 2016-12-05 2016-12-05 一种抵消功耗波动引入的***扰动的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611105183.9A CN108155983B (zh) 2016-12-05 2016-12-05 一种抵消功耗波动引入的***扰动的方法及装置

Publications (2)

Publication Number Publication Date
CN108155983A CN108155983A (zh) 2018-06-12
CN108155983B true CN108155983B (zh) 2021-12-24

Family

ID=62471020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611105183.9A Active CN108155983B (zh) 2016-12-05 2016-12-05 一种抵消功耗波动引入的***扰动的方法及装置

Country Status (1)

Country Link
CN (1) CN108155983B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518582B (zh) * 2019-08-20 2021-06-04 普联技术有限公司 供电***及其控制方法
CN110571783B (zh) * 2019-08-20 2021-06-04 普联技术有限公司 受电设备及其控制方法、受电***

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917190A (zh) * 2004-05-17 2010-12-15 三菱电机株式会社 锁相环(pll)电路及其相位同步方法与动作分析方法
CN111903219B (zh) * 2008-12-01 2012-05-16 中国电子科技集团公司第五十四研究所 高精度时钟补偿电路处理的方法
CN102624382A (zh) * 2012-03-29 2012-08-01 广州市广晟微电子有限公司 时钟同步方法、装置及具有该装置的射频芯片电路
CN102761319A (zh) * 2012-04-27 2012-10-31 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
CN103780252A (zh) * 2012-10-22 2014-05-07 联发科技股份有限公司 时钟产生装置、用于时钟产生装置的方法以及分数型分频器
CN103905179A (zh) * 2014-04-11 2014-07-02 北京理工大学 一种电触发时钟相位动态调整方法及装置
CN104682956A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带校正的锁相环及其校正方法
CN105335974A (zh) * 2015-10-20 2016-02-17 海能达通信股份有限公司 相位校准的方法、装置及设备
CN105703767A (zh) * 2016-01-13 2016-06-22 中国科学技术大学先进技术研究院 一种高能效低抖动的单环路时钟数据恢复电路
CN205665611U (zh) * 2016-05-09 2016-10-26 成都欧飞凌通讯技术有限公司 一种负载点供电芯片的供电***

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362151B2 (en) * 2005-10-27 2008-04-22 Agere Systems Inc. Timing circuits with improved power supply jitter isolation technical background
US8461889B2 (en) * 2010-04-09 2013-06-11 Micron Technology, Inc. Clock signal generators having a reduced power feedback clock path and methods for generating clocks
WO2013130042A1 (en) * 2012-02-28 2013-09-06 Intel Corporation Dynamic optimization of carrier recovery performance for communications systems
US9240761B1 (en) * 2014-03-07 2016-01-19 Rockwell Collins, Inc. Power amplifier calibration systems and methods
EP3163762A4 (en) * 2014-06-26 2017-07-19 Huawei Technologies Co., Ltd. Wireless communication method and system, and full-duplex wireless transceiver

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101917190A (zh) * 2004-05-17 2010-12-15 三菱电机株式会社 锁相环(pll)电路及其相位同步方法与动作分析方法
CN111903219B (zh) * 2008-12-01 2012-05-16 中国电子科技集团公司第五十四研究所 高精度时钟补偿电路处理的方法
CN102624382A (zh) * 2012-03-29 2012-08-01 广州市广晟微电子有限公司 时钟同步方法、装置及具有该装置的射频芯片电路
CN102761319A (zh) * 2012-04-27 2012-10-31 北京时代民芯科技有限公司 一种具有占空比稳定和相位校准的时钟电路
CN103780252A (zh) * 2012-10-22 2014-05-07 联发科技股份有限公司 时钟产生装置、用于时钟产生装置的方法以及分数型分频器
CN103905179A (zh) * 2014-04-11 2014-07-02 北京理工大学 一种电触发时钟相位动态调整方法及装置
CN104682956A (zh) * 2015-01-26 2015-06-03 电子科技大学 一种带校正的锁相环及其校正方法
CN105335974A (zh) * 2015-10-20 2016-02-17 海能达通信股份有限公司 相位校准的方法、装置及设备
CN105703767A (zh) * 2016-01-13 2016-06-22 中国科学技术大学先进技术研究院 一种高能效低抖动的单环路时钟数据恢复电路
CN205665611U (zh) * 2016-05-09 2016-10-26 成都欧飞凌通讯技术有限公司 一种负载点供电芯片的供电***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
射频拉远***中的时钟同步技术;向坤;《天津大学学报(自然科学与工程技术版)》;20140630;第47卷(第6期);第1-5页 *

Also Published As

Publication number Publication date
CN108155983A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
CN107024855B (zh) 用于校准数字到时间转换器(dtc)的***和方法
CN108155983B (zh) 一种抵消功耗波动引入的***扰动的方法及装置
US7764132B2 (en) All digital frequency-locked loop circuit method for clock generation in multicore microprocessor systems
JP2007221244A (ja) 歪補償装置及び歪補償方法
US20140376676A1 (en) Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems
JP2007221245A (ja) 歪補償装置及び歪補償方法
CN104158616B (zh) 一种光纤传输***中时钟同步的方法及装置
CN109639363A (zh) Mz光强度调制器任意偏置点控制装置及其控制方法
US8638147B2 (en) Clock generator and system including the same
CN104184535A (zh) 时钟同步方法和时钟同步装置
CN103401515A (zh) 一种用于自适应频率补偿的前馈功率放大器
US20110115570A1 (en) Clock generator
US7541879B2 (en) System for compensation of VCO non-linearity
US20110124304A1 (en) Transmission apparatus and adjustment value measurement method
CN105634473B (zh) 移动终端的频率调整方法及装置
WO2017118434A1 (zh) 一种开关整流器的均流控制方法及装置
EP3724670B1 (en) Adaptive voltage scaling of receiver
CN103686981B (zh) 多待或多通移动终端及其频偏调整方法
US11349523B2 (en) Spread-spectrum modulated clock signal
CN113708878B (zh) 一种基于光纤的时间和频率同时传递***以及方法
US8441966B2 (en) Active antenna array and method for calibration of receive paths in said array
Yu et al. Analysis and compensation of delays in ff h1 fieldbus control loop using model predictive control
CN110677213A (zh) 一种wdm pon波长校准、跟踪方法及***
CN112564815B (zh) 一种补偿光模块发射功率的电路、方法、设备及存储介质
CN103888221A (zh) 基线飘移补偿方法、基线纠正模块及其以太网收发器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant