CN108155244B - 沟槽型联栅晶体管及其制作方法 - Google Patents
沟槽型联栅晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108155244B CN108155244B CN201711423827.3A CN201711423827A CN108155244B CN 108155244 B CN108155244 B CN 108155244B CN 201711423827 A CN201711423827 A CN 201711423827A CN 108155244 B CN108155244 B CN 108155244B
- Authority
- CN
- China
- Prior art keywords
- type
- base region
- type base
- polycrystalline silicon
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000001141 propulsive effect Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000003292 glue Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000003344 environmental pollutant Substances 0.000 description 3
- 231100000719 pollutant Toxicity 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种沟槽型联栅晶体管及其制作方法。所述沟槽型联栅晶体管包括N型衬底、在所述N型衬底上形成的N型外延层、在所述N型外延层表面形成的P型基区、贯穿所述P型基区的多个沟槽、在所述多个沟槽内壁形成的P型高掺杂区、在所述P型基区及所述P型高掺杂表面形成的TEOS氧化层、贯穿所述TEOS氧化层且对应所述P型基区的开口、形成于所述沟槽中与所述开口中的多晶硅、在所述P型基区的表面形成的N型区域、在所述TEOS氧化层、所述P型高掺杂区及所述多晶硅上形成的正面金属、及在所述N型衬底远离所述N型外延层一侧形成的背面金属。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种沟槽型联栅晶体管及其制作方法。
【背景技术】
沟槽型联栅晶体管也简称为UPGAT，是一种新型的功率器件，沟槽型联栅晶体管同时具有MOSFET和BJT的优点，其主要特点为：导通电阻小，动态损耗小，开关速度快，二次击穿耐压高，功率容量和安全工作区大；具有负的温度系数，热稳定性好，抗冲击能力和抗高频辐射能力强。
在集电极外加高压的情况下，联栅晶体管的深结栅区与集电区之间的空间电荷区发生横向扩展，将深栅区之间的沟道夹断，对基区起到静电屏蔽的作用，可以抑制基区的穿通效应，从而联栅晶体管相比较传统的高压三极管可以具有更薄更淡的基区，从而具有更大的电流增益，更高的特征频率。
采用常规工艺制作的UPGAT器件，其耐压可高至800V以上，电流可以达到数安培，可广泛应用于AC-DC电源管理领域。
沟槽型联栅晶体管的一个典型的特征是利用沟槽将杂质的垂直扩散做的很深。在集电极外加反偏电压时，P型高掺杂区之间的N-EPI会很快被耗尽，起到对P型基区的静电屏蔽的作用，在P型基区很淡很浅时候，P型基区也不会轻易穿通。基于以上原因，器件可以获得更大的电流增益。
但是在芯片实际生产制作过程中，大尺寸的大深度的沟槽会对工艺制作带来一些列的麻烦，在某些情况下可能导致器件涂胶涂花、沟槽内光刻胶等化学污染物无法去除而导致器件击穿蠕变退化等可靠性问题。
【发明内容】
鉴于以上，本发明提供一种至少解决上述一个技术问题的沟槽型联栅晶体管及其制作方法。
一种沟槽型联栅晶体管的制作方法，其包括以下步骤：
提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层表面形成P型基区，形成贯穿所述P型基区的多个沟槽，在所述多个沟槽内壁形成P型高掺杂区，在所述P型基区及所述P型高掺杂表面形成TEOS氧化层；
利用光刻胶对所述TEOS氧化层进行刻蚀，从而在所述TEOS氧化层中形成贯穿且对应所述P型基区的开口；
去除所述光刻胶，在所述TEOS氧化层上及所述开口处的P型基区上形成多晶硅，所述多晶硅具有N型杂质；
对所述多晶硅进行平坦化技术，从而去除沟槽外侧的部分多晶硅，使得所述沟槽中与所述开口中的多晶硅被保留；
对所述多晶硅中的N型杂质进行激活与推进，使得所述N型杂质扩散至所述P型基区表面，从而在所述P型基区的表面形成N型区域；
使用光刻胶进行刻蚀去除所述P型高掺杂区上的部分TEOS氧化层；
在所述TEOS氧化层、所述P型高掺杂区及所述多晶硅上形成正面金属，在所述N型衬底远离所述N型外延层一侧形成背面金属。
在一种实施方式中，所述P型基区的注入元素为B，注入剂量一般在每平方厘米1的14次方到每平方厘米1的15次方之间，注入能量在50Kev-200Kev之间。
在一种实施方式中，所述沟槽的宽度在3um至10um的范围内，深度在2um至10um的范围内。
在一种实施方式中，所述P型高掺杂区的形成包括对所述沟槽底部及侧壁进行P型掺杂及对P型杂质进行推进的步骤，其中对所述侧壁的注入剂量小于对所述底部的注入剂量的一半，所述推进温度在1000摄氏度至1200摄氏度的范围内，推进氧化时间在1小时至6小时的范围内，进行推进后，所述沟槽底部的P型高掺杂区的结深在2um至10um的范围内，所述沟槽侧壁的结深在1.5um至7.5um的范围内，所述P型基区的浓度小于所述P型高掺杂区的浓度，推进完成后，所述P型基区的结深一般在1um至4um的范围内。
在一种实施方式中，所述TEOS氧化层采用LPCVD的方式生长而成，厚度在3000埃至8000埃的范围内。
在一种实施方式中，所述多晶硅采用LPCVD方式生长而成，所述多晶硅的厚度大于所述沟槽宽度的一半，使得所述沟槽被填满；所述多晶硅的生长厚度在2um至7um的范围内；所述多晶硅的N型杂质包括P，掺杂气体包括磷化氢PH3。
在一种实施方式中，去除沟槽外侧的部分多晶硅的步骤包括：采用化学机械平坦化技术或回刻蚀去除所述沟槽外侧的部分多晶硅。
在一种实施方式中，所述制作方法还包括在形成所述背面金属前的背面减薄步骤。
在一种实施方式中，所述N型衬底为N型高掺杂衬底，所述N型外延层为N型低掺杂外延层。
一种沟槽型联栅晶体管，其包括N型衬底、在所述N型衬底上形成的N型外延层、在所述N型外延层表面形成的P型基区、贯穿所述P型基区的多个沟槽、在所述多个沟槽内壁形成的P型高掺杂区、在所述P型基区及所述P型高掺杂表面形成的TEOS氧化层、贯穿所述TEOS氧化层且对应所述P型基区的开口、形成于所述沟槽中与所述开口中的多晶硅、在所述P型基区的表面形成的N型区域、在所述TEOS氧化层、所述P型高掺杂区及所述多晶硅上形成的正面金属、及在所述N型衬底远离所述N型外延层一侧形成的背面金属。
相较于现有技术，本发明沟槽型联栅晶体管及其制作方法包括以下优点：省去了一次多晶硅光刻和刻蚀，降低了器件的制作成本；进行平坦化后，后续可以在平面做涂胶光刻，可以规避传统工艺底部图形曝光因胶过厚无法曝开的风险；进行平坦化后，大沟槽被完全填平，无需担心沟槽中蓄积化学污染物，无需担心后续涂胶涂花的问题；沟槽内的多晶硅和开口内的发射区多晶硅断开，不是一个整体，这将大幅削弱多晶硅膜层给器件待来的应力，并改善因表面应力导致的器件漏电和可靠性变差的问题。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明沟槽型联栅晶体管的制作方法的流程图。
图2-图8为图1所示沟槽型联栅晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图8，图1为本发明沟槽型联栅晶体管的制作方法的流程图，图2-图8为图1所示沟槽型联栅晶体管的制作方法的各步骤的结构示意图。所述沟槽型联栅晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层表面形成P型基区，形成贯穿所述P型基区的多个沟槽，在所述多个沟槽内壁形成P型高掺杂区，在所述P型基区及所述P型高掺杂表面形成TEOS(正硅酸乙酯)氧化层。
具体地，所述P型基区的注入元素为B，注入剂量一般在每平方厘米1的14次方到每平方厘米1的15次方之间，注入能量在50Kev-200Kev之间。所述沟槽的宽度在3um至10um的范围内，深度在2um至10um的范围内。所述P型高掺杂区的形成包括对所述沟槽底部及侧壁进行P型掺杂及对P型杂质进行推进的步骤，其中对所述侧壁的注入剂量小于对所述底部的注入剂量的一半，所述推进温度在1000摄氏度至1200摄氏度的范围内，推进氧化时间在1小时至6小时的范围内，进行推进后，所述沟槽底部的P型高掺杂区的结深在2um至10um的范围内，所述沟槽侧壁的结深在1.5um至7.5um的范围内，所述P型基区的浓度小于所述P型高掺杂区的浓度，推进完成后，所述P型基区的结深一般在1um至4um的范围内。所述P型杂质可以为元素硼B。
进一步地，所述步骤S1中，所述TEOS氧化层采用LPCVD的方式生长而成，厚度在3000埃至8000埃的范围内。所述TEOS氧化层采用LPCVD的方式生长而成，厚度在3000埃至8000埃的范围内。
步骤S2，请参阅图3，利用光刻胶对所述TEOS氧化层进行刻蚀，从而在所述TEOS氧化层中形成贯穿且对应所述P型基区的开口。所述开口为发射区开口。
步骤S3，请参阅图4，去除所述光刻胶，在所述TEOS氧化层上及所述开口处的P型基区上形成多晶硅，所述多晶硅具有N型杂质。所述多晶硅采用LPCVD(低压力化学气相沉积法)方式生长而成，所述多晶硅的厚度大于所述沟槽宽度的一半，使得所述沟槽被填满；所述多晶硅的生长厚度在2um至7um的范围内；所述多晶硅的N型杂质包括磷P，掺杂气体包括磷化氢PH3。
步骤S4，请参阅图5，对所述多晶硅进行平坦化技术，从而去除沟槽外侧的部分多晶硅，使得所述沟槽中与所述开口中的多晶硅被保留。具体地，所述平坦化技术可以为化学机械平坦技术(CMP)或回刻蚀平坦化技术。
步骤S5，请参阅图6，对所述多晶硅中的N型杂质进行激活与推进，使得所述N型杂质扩散至所述P型基区表面，从而在所述P型基区的表面形成N型区域。所述N型杂质可以包括磷P。
步骤S6，请参阅图7，使用光刻胶进行刻蚀去除所述P型高掺杂区上的部分TEOS氧化层。
步骤S7，请参阅图8，在所述TEOS氧化层、所述P型高掺杂区及所述多晶硅上形成正面金属，在所述N型衬底远离所述N型外延层一侧形成背面金属。在一种实施例中，在形成所述背面金属前，所述制作方法还包括进行背面减薄的步骤。
如图8所示，上述制作方法获得的沟槽型联栅晶体管包括N型衬底、在所述N型衬底上形成的N型外延层、在所述N型外延层表面形成的P型基区、贯穿所述P型基区的多个沟槽、在所述多个沟槽内壁形成的P型高掺杂区、在所述P型基区及所述P型高掺杂表面形成的TEOS氧化层、贯穿所述TEOS氧化层且对应所述P型基区的开口、形成于所述沟槽中与所述开口中的多晶硅、在所述P型基区的表面形成的N型区域、在所述TEOS氧化层、所述P型高掺杂区及所述多晶硅上形成的正面金属、及在所述N型衬底远离所述N型外延层一侧形成的背面金属。
相较于现有技术，本发明沟槽型联栅晶体管及其制作方法包括以下优点：省去了一次多晶硅光刻和刻蚀，降低了器件的制作成本；进行平坦化后，后续可以在平面做涂胶光刻，可以规避传统工艺底部图形曝光因胶过厚无法曝开的风险；进行平坦化后，大沟槽被完全填平，无需担心沟槽中蓄积化学污染物，无需担心后续涂胶涂花的问题；沟槽内的多晶硅和开口内的发射区多晶硅断开，不是一个整体，这将大幅削弱多晶硅膜层给器件待来的应力，并改善因表面应力导致的器件漏电和可靠性变差的问题。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种沟槽型联栅晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供N型衬底，在所述N型衬底上形成N型外延层，在所述N型外延层表面形成P型基区，形成贯穿所述P型基区的多个沟槽，在所述多个沟槽内壁形成P型高掺杂区，在所述P型基区及所述P型高掺杂表面形成TEOS氧化层；
利用光刻胶对所述TEOS氧化层进行刻蚀，从而在所述TEOS氧化层中形成贯穿且对应所述P型基区的开口；
去除所述光刻胶，在所述TEOS氧化层上及所述开口处的P型基区上形成多晶硅，所述多晶硅具有N型杂质；
对所述多晶硅进行平坦化技术，从而去除沟槽外侧的部分多晶硅，使得所述沟槽中与所述开口中的多晶硅被保留；
对所述多晶硅中的N型杂质进行激活与推进，使得所述N型杂质扩散至所述P型基区表面，从而在所述P型基区的表面形成N型区域；
使用光刻胶进行刻蚀去除所述P型高掺杂区上的部分TEOS氧化层；
在所述TEOS氧化层、所述P型高掺杂区及所述多晶硅上形成正面金属，在所述N型衬底远离所述N型外延层一侧形成背面金属。
2.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：所述P型基区的注入元素为B，注入剂量在1×1014/cm2-1×1015/cm2之间，注入能量在50Kev-200Kev之间。
3.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：所述沟槽的宽度在3um至10um的范围内，深度在2um至10um的范围内。
4.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：所述P型高掺杂区的形成包括对所述沟槽底部及侧壁进行P型掺杂及对P型杂质进行推进的步骤，其中对所述侧壁的注入剂量小于对所述底部的注入剂量的一半，所述推进温度在1000摄氏度至1200摄氏度的范围内，推进氧化时间在1小时至6小时的范围内，进行推进后，所述沟槽底部的P型高掺杂区的结深在2um至10um的范围内，所述沟槽侧壁的结深在1.5um至7.5um的范围内，所述P型基区的浓度小于所述P型高掺杂区的浓度，推进完成后，所述P型基区的结深在1um至4um的范围内。
5.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：所述TEOS氧化层采用LPCVD的方式生长而成，厚度在3000埃至8000埃的范围内。
6.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：所述多晶硅采用LPCVD方式生长而成，所述多晶硅的厚度大于所述沟槽宽度的一半，使得所述沟槽被填满；所述多晶硅的生长厚度在2um至7um的范围内；所述多晶硅的N型杂质包括P，掺杂气体包括磷化氢PH3。
7.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：去除沟槽外侧的部分多晶硅的步骤包括：采用化学机械平坦化技术或回刻蚀去除所述沟槽外侧的部分多晶硅。
8.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：所述制作方法还包括在形成所述背面金属前的背面减薄步骤。
9.如权利要求1所述的沟槽型联栅晶体管的制作方法，其特征在于：所述N型衬底为N型高掺杂衬底，所述N型外延层为N型低掺杂外延层。
10.一种根据权利要求1-9任一项所述的沟槽型联栅晶体管的制作方法制得的沟槽型联栅晶体管，其特征在于：所述沟槽型联栅晶体管包括N型衬底、在所述N型衬底上形成的N型外延层、在所述N型外延层表面形成的P型基区、贯穿所述P型基区的多个沟槽、在所述多个沟槽内壁形成的P型高掺杂区、在所述P型基区及所述P型高掺杂表面形成的TEOS氧化层、贯穿所述TEOS氧化层且对应所述P型基区的开口、形成于所述沟槽中与所述开口中的多晶硅、在所述P型基区的表面形成的N型区域、在所述TEOS氧化层、所述P型高掺杂区及所述多晶硅上形成的正面金属、及在所述N型衬底远离所述N型外延层一侧形成的背面金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711423827.3A CN108155244B (zh) | 2017-12-25 | 2017-12-25 | 沟槽型联栅晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711423827.3A CN108155244B (zh) | 2017-12-25 | 2017-12-25 | 沟槽型联栅晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108155244A CN108155244A (zh) | 2018-06-12 |
| CN108155244B true CN108155244B (zh) | 2021-10-01 |
Family
ID=62462167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711423827.3A Active CN108155244B (zh) | 2017-12-25 | 2017-12-25 | 沟槽型联栅晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108155244B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109975904A (zh) * | 2019-03-22 | 2019-07-05 | 无锡中微掩模电子有限公司 | 一种高精度反射式doe衍射器件及其制备方法 |
| CN115863398A (zh) * | 2023-02-06 | 2023-03-28 | 苏州锴威特半导体股份有限公司 | 一种碳化硅mosfet及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061015A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체소자의 제조방법 |
| JP2002009032A (ja) * | 2001-04-13 | 2002-01-11 | Sony Corp | 素子分離領域形成方法及び半導体装置の製造方法並びに半導体装置 |
| US6551856B1 (en) * | 2000-08-11 | 2003-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming copper pad redistribution and device formed |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1135632C (zh) * | 2000-02-18 | 2004-01-21 | 李思敏 | 联栅晶体管 |
| CN102751322B (zh) * | 2011-07-28 | 2015-02-11 | 李思敏 | 槽形栅多晶硅结构的联栅晶体管及其制作方法 |
| CN103956377A (zh) * | 2014-04-16 | 2014-07-30 | 李思敏 | 双高阻层槽形栅多晶硅结构的联栅晶体管 |
-
2017
- 2017-12-25 CN CN201711423827.3A patent/CN108155244B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061015A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체소자의 제조방법 |
| US6551856B1 (en) * | 2000-08-11 | 2003-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming copper pad redistribution and device formed |
| JP2002009032A (ja) * | 2001-04-13 | 2002-01-11 | Sony Corp | 素子分離領域形成方法及び半導体装置の製造方法並びに半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108155244A (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| US9786665B1 (en) | Dual deep trenches for high voltage isolation | |
| CN104134688B (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| JPS6223171A (ja) | トランジスタ製造方法 | |
| JP2005285913A (ja) | 半導体装置およびその製造方法 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| US6004864A (en) | Ion implant method for forming trench isolation for integrated circuit devices | |
| JP2011134837A (ja) | 半導体装置の製造方法 | |
| US9159785B2 (en) | Semiconductor device having buried layer and method for forming the same | |
| CN114981924A (zh) | 用于碳化硅(sic)技术的自对准注入物和制造方法 | |
| CN111933640B (zh) | 高压集成电路及其制造方法 | |
| US20040018705A1 (en) | Semiconductor structure and method for processing such a structure | |
| US7466005B2 (en) | Recessed termination for trench schottky device without junction curvature | |
| JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN108155244B (zh) | 沟槽型联栅晶体管及其制作方法 | |
| US20080230801A1 (en) | Trench type power semiconductor device and method for manufacturing same | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN108133959B (zh) | 沟槽三极管及其制作方法 | |
| JP2010182912A (ja) | 半導体装置の製造方法 | |
| CN108133963B (zh) | 场效应管及其制作方法 | |
| JP5055722B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2020506547A (ja) | トレンチ分離構造およびその製造方法 | |
| US20040229420A1 (en) | Method for manufacturing semiconductor device having trench gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231205 Address after: Room 301-303, Chuangye Building, Muling Economic Development Zone, Mudanjiang City, Heilongjiang Province, 157500 Patentee after: MULING BEIYI SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: 518000 1st floor, building A3, Junfeng Industrial Zone, Heping community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |