CN108123702A - 振荡器及时钟产生器 - Google Patents

振荡器及时钟产生器 Download PDF

Info

Publication number
CN108123702A
CN108123702A CN201710661045.7A CN201710661045A CN108123702A CN 108123702 A CN108123702 A CN 108123702A CN 201710661045 A CN201710661045 A CN 201710661045A CN 108123702 A CN108123702 A CN 108123702A
Authority
CN
China
Prior art keywords
transistor
oscillator
circuit
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710661045.7A
Other languages
English (en)
Inventor
黎兆杰
罗伯特·B·史塔兹斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108123702A publication Critical patent/CN108123702A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1296—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the feedback circuit comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本揭露揭示一种振荡器及时钟产生器。其中，该振荡器包含振荡器电路及电压电路。所述振荡器电路包含第一晶体管。所述电压电路经配置以在小信号模式中在所述第一晶体管的源极处提供电压摆动，所述第一晶体管的栅极至源极电压与所述振荡器是否能够产生振荡器信号相关联。

Description

振荡器及时钟产生器
技术领域
本发明实施例有关振荡器及时钟产生器。
背景技术
全数字PLL(ADPLL)广泛用于利用数字控制振荡器(DCO)的自然精细分辨率的先进CMOS中。与模拟PLL相比，ADPLL具面积效率且具有相对低电力耗散。
发明内容
根据本发明实施例，一种振荡器包括：振荡器电路，其包含第一晶体管；及电压电路，其经配置以在小信号模式中在所述第一晶体管的源极处提供电压摆动，所述第一晶体管的栅极至源极电压与所述振荡器是否能够产生振荡器信号相关联。
根据本发明实施例，一种振荡器，其包括：振荡器电路，其包含经配置以在小信号模式中提供所述振荡器的回路增益的有源电压增益的第一晶体管及经配置以在小信号模式中在所述第一晶体管的栅极处提供电压摆动的第一电感器；及电压电路，其经配置以在小信号模式中在所述第一晶体管的源极处提供电压摆动，其中所述电压电路与所述第一电感器之间存在互感，且所述电压电路及所述第一电感器提供所述振荡器的所述回路增益的无源电压增益的第一部分；所述无源电压增益的所述第一部分自所述互感导出。
根据本发明实施例，一种时钟产生器，其包括：环形振荡器，其经配置以提供第一延迟信号、第二延迟信号、第三延迟信号及第四延迟信号，其中的各者包含第一逻辑状态及第二逻辑状态，其中所述第一延迟信号的下降边缘及所述第二延迟信号的所述第一逻辑状态在第一时序发生，且所述第一延迟信号的所述第一逻辑状态及所述第二延迟信号的上升边缘在第二时序发生，其中所述第三延迟信号的下降边缘及所述第四延迟信号的所述第一逻辑状态在第三时序发生，且所述第三延迟信号的所述第一逻辑状态及所述第四延迟信号的上升边缘在第四时序发生，其中所述第一时序与所述第二时序之间的第一周期与所述第三时序与所述第四时序之间的第二周期交错，及信号产生电路，其包含：第一电路，所述第一电路包含：第一晶体管，其经配置以朝向供应电压上拉所述第一电路的输出处的电压且响应于所述第一延迟信号而操作；及第二晶体管，其经配置以朝向参考接地下拉所述第一电路的所述输出处的所述电压且响应于所述第二延迟信号而操作；及第二电路，所述第二电路包含：第三晶体管，其经配置以朝向所述供应电压上拉所述第二电路的输出处的电压且响应于所述第三延迟信号而操作；及第四晶体管，其经配置以朝向参考接地下拉所述第二电路的所述输出处的所述电压且响应于所述第四延迟信号而操作，其中所述第一电路的所述输出处的所述电压及所述第二电路的所述输出处的所述电压充当倍压器的输入信号。
附图说明
在结合附图阅读时，从以下[实施方式]最优地理解本揭露的方面。应注意，根据工业中的标准实践，各个装置未按比例绘制。事实上，为清楚论述，可任意增大或减少各个装置的尺寸。
图1是根据本揭露的一些实施例的振荡器的电路图。
图2是根据本揭露的一些实施例的另一振荡器的电路图。
图3是根据本揭露的一些实施例的又一振荡器的电路图。
图4是根据本揭露的一些实施例的又一振荡器的电路图。
图5是根据本揭露的一些实施例的又一振荡器的电路图。
图6是根据本揭露的一些实施例的又一振荡器的电路图。
图7(A)至7(D)绘示根据本揭露的一些实施例的与图6中所展示的第一晶体管相关联的波形。
图8是根据本揭露的一些实施例的图6中所展示的振荡器的半电路的电路图。
图9是根据本揭露的一些实施例的图8中所展示的半电路在小信号模式中的电路图。
图10是根据本揭露的一些实施例的时钟产生器的电路图。
图11绘示根据本揭露的一些实施例的通过图10中所展示的时钟产生器产生的波形。
具体实施方式
应了解以下揭露内容提供用于实施各个实施例的不同特征的诸多不同实施例或实例。下文描述组件及布置的特定实例以简化本揭露。然而，本揭露可体现为诸多不同形式且不应被解译为限于本文中所阐释的实施例；相反，提供这些实施例使得此描述将透彻且完整且将对一般技术人员完全传达本揭露。然而，将明白可在无这些具体细节的情况下实践一或多个实施例。另外，本揭露可在各个实例中重复参考数字及/或字母。此重复用于简化及清楚的目的且自身不指示所论述的各个实施例及/或配置之间的关系。
应了解，当元件或层被称为“在另一元件或层上”、“连接到”或“耦合到”另一元件或层时，其可直接在其它元件或层上、或连接到或耦合到其它元件或层，或者可存在中介元件或层。相比而言，当元件被称为“直接在另一元件或层上”、“直接连接到”或“直接耦合到”另一元件或层时，不存在中介元件或层。
如本文中所使用，术语例如“第一”、“第二”及“第三”描述各种元件、组件、区域、层及/或区段，这些元件、组件、区域、层及/或区段不应受限于这些术语。这些术语仅可用以区分一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段。当本文中使用例如“第一”、“第二”及“第三”的术语时，所述术语并非暗示序列或顺序，除非上下文清楚指示。
图1是根据本揭露的一些实施例的振荡器10的电路图。参考图1，振荡器10在通过供应电压VDD及参考电压GND定义的电力域中操作。振荡器10包含振荡器电路12及电压电路14。振荡器电路12用以在振荡器10的第一晶体管M1的栅极G1处及振荡器10的第二晶体管M2的栅极G2处产生振荡器信号。栅极G1处的振荡器信号与栅极G2处的振荡器信号在电压极性上相反。在本实施例中，第一晶体管M1及第二晶体管M2的各者包含金属氧化物半导体(MOS)晶体管。本实施例中的第一晶体管M1包含N型金属氧化物半导体(NMOS)晶体管。并且，本实施例中的第二晶体管M2包含N型金属氧化物半导体(NMOS)晶体管。在其它实施例中，第一晶体管M1及第二晶体管M2的各者包含金属氧化物半导体场效应晶体管(MOSFET)。
振荡器电路12包含变压器，所述变压器包含第一电感器LG1及第二电感器LD1。第一电感器LG1与第二电感器LD1之间存在互感。第一电感器LG1的极性与第二电感器LD1相反。耦合于偏压电压VB与第一晶体管M1的栅极G1之间的第一电感器LG1用以在小信号模式中在第一晶体管M1的栅极G1处提供电压摆动。耦合于供应电压VDD与第一晶体管M1的漏极D1之间的第二电感器LD1用以在小信号模式中在第一晶体管M1的漏极D1处提供电压摆动。第一电感器LG1对第二电感器LD1的匝数比为N:1，其中N为大于1的整数。
耦合于第一晶体管M1的源极S1与参考电压GND之间的电压电路14用以在小信号模式中在第一晶体管M1的源极S1处提供电压摆动。第一晶体管M1的源极S1处通过电压电路14提供的电压摆动的相位与第一晶体管M1的栅极G1处的相位相反，这将参考图2及7详细描述。
如图1中所展示，振荡器10的电路结构是对称的。因而，电感器LG2可被称为第三电感器，且电感器LD2可被称为第四电感器。此外，归因于对称电路结构，第一晶体管M1的源极S1处的电压与第二晶体管M2的源极S2处的电压大体上相反；第一晶体管M1的漏极D1处的电压与第二晶体管M2的漏极D2处的电压大体上相反；且第一晶体管M1的栅极G1处的电压与第二晶体管M2的栅极G2处的电压大体上相反。此外，归因于对称电路结构，第一电感器LG1、第二电感器LD1、第一晶体管M1及电压电路14之间的操作与第三电感器LG2、第四电感器LD2、第二晶体管M2及电压电路14之间的另一操作大体上相同。为简单起见，本文中将省略另一操作。
在操作中，在小信号模式中第一晶体管M1的栅极至源极电压(Vgs)可确定振荡器10是否能够产生振荡器信号。特定地说，第一晶体管M1的相对高栅极至源极电压促进振荡器10产生振荡器信号。在本揭露中，使用电压电路14，在小信号模式中第一晶体管M1的源极S1处的电压为摆动电压而非零。因此，更容易产生振荡器信号。
在一些现有方法中，晶体管(例如晶体管M1及晶体管M2)的源极直接耦合到参考接地而在其等之间无其它组件。参考接地的电压大体上等于零。因此，在小信号模式中，晶体管的源极处的电压大体上等于零，这可对产生振荡器信号不利。
图2是根据本揭露的一些实施例的振荡器20的电路图。参考图2，振荡器20类似于参考图1所描述及绘示的振荡器10，惟(例如)振荡器20包含第一电感性装置24除外。第一电感性装置24用以在第一晶体管M1的源极S1处提供电压摆动。第一电感器LG1与第一电感性装置24之间存在互感，且第一电感器LG1的相位与第一电感性装置24的相位相反。因此，第一晶体管M1的源极S1处通过第一电感性装置24提供的电压摆动的相位与第一晶体管M1的栅极G1处的相位相反。因此，第一晶体管M1的栅极至源极电压相对高，且因此促进振荡器20产生振荡器信号。
在实施例中，第一电感性装置24包含耦合于第一晶体管M1的源极S1与参考接地GND之间的第一额外电感器L1及耦合于第二晶体管M2的源极S2与参考接地GND之间的第二额外电感器L2。第一电感器LG1与第一额外电感器L1之间存在互感，且第一电感器LG1的极性与第一额外电感器L1的极性相反。因此，第一晶体管M1的源极S1处通过第一额外电感器L1提供的电压摆动的相位与第一晶体管M1的栅极G1处的相位相反。因此，第一晶体管M1的栅极至源极电压相对高，且因此促进振荡器20产生振荡器信号。
在操作中，在小信号模式中，振荡器20在其中第一晶体管M1的栅极至源极电压(Vgs)小于阈值电压Vth的条件下操作。当第一晶体管M1在次阈值区域中操作时满足此条件。在次阈值区域中，可发生Vgs的较少相位噪声。
通常，方波形在晶体管的Vgs的上升边缘及下降边缘中对噪声具有相对高免疫力且防止振荡器信号归因于闪烁噪声及热噪声而频率调制，且因此可减轻相位噪声。当在Vgs的奇次谐波频率(例如1次谐波频率、3次谐波频率等)下从电感性装置(例如第一电感性装置24)所见的阻抗高于在Vgs的偶次谐波频率(例如2次谐波频率、4次谐波频率等)下的阻抗时，Vgs的波形表现为方形波形。
在本揭露中，第一额外电感器L1对第一电感器LG1的匝数比与第一晶体管M1的栅极至源极电压(Vgs)的波形相关联。替代地，匝数比与在第一晶体管M1的源极电压Vs的3次谐波频率下的阻抗相关联。当第一额外电感器L1对第一电感器LG1的第一匝数比满足4N:1时(其中N为正整数)，在第一晶体管M1的源极电压Vs(源极S1处的电压摆动)的3次谐波频率下从第一电感性装置24(与第一晶体管M1的源极S1相关联)所见的阻抗的量值相对高。因此，Vgs的波形表现为方形波形，这在图7(D)中展示。因此，可减轻相位噪声。
图3是根据本揭露的一些实施例的振荡器30的电路图。参考图3，振荡器30类似于参考图1所描述及绘示的振荡器10，惟(例如)振荡器30进一步包含频率调整电路32除外。
耦合于第一晶体管M1的源极S1与第二晶体管M2的源极S2之间的频率调整电路32用以响应于控制信号而将与第一晶体管M1的源极S1相关联的电容从第一电容调整到第二电容。与第一晶体管M1的源极S1相关联的电容影响通过振荡器30产生的振荡器信号的频率，这将参考图4详细描述。
使用电压电路14及频率调整电路32，不仅相对容易地产生振荡器信号，而且能够调整振荡器信号的频率。
图4是根据本揭露的一些实施例的振荡器40的电路图。参考图4，振荡器40类似于参考图2所描述及绘示的振荡器20，惟(例如)振荡器40进一步包含频率调整电路42除外。频率调整电路42类似于参考图3所描述及绘示的频率调整电路32，惟(例如)频率调整电路42包含彼此串联连接的第一电容器CS1、第二电容器CS2及第一开关SW1。串联连接的第一电容器CS1、第二电容器CS2及第一开关SW1耦合于第一晶体管M1的源极S1与第二晶体管M2的源极S2之间。
第一开关SW1通过控制信号控制。在操作中，当第一开关SW1传导时，归因于对称电路结构，第一电容器CS1与第二电容器CS2之间的分接头可被视为参考接地GND。因而，第一电容器CS1耦合于第一晶体管M1的源极S1与参考接地GND之间。因此，当第一开关SW1传导时，与第一晶体管M1的源极S1相关联的电容被称为第一电容，其包含第一电容器CS1的电容。由于对第一电容器CS1充电或放电耗费时间，所以在此案例中，振荡器信号的频率相对低。因此，使用传导的第一开关SW1及第一电容器CS1，与第一晶体管M1的源极S1相关联的电容相对高。相比而言，当第一开关SW1不传导时，与第一晶体管M1的源极S1相关联的电容不受第一电容器CS1的电容影响。因此，当第一开关SW1不传导时，由于不需要对第一电容器CS1充电或放电，所以振荡器信号的频率相对高。频率调整电路42用以通过调整与第一晶体管M1的源极S1相关联的电容而按(例如)从1KHz至2KHz的第一标度范围调整频率。
使用第一电感性装置24及频率调整电路42，不仅相对容易地产生振荡器信号，而且能够调整振荡器信号的频率。
图5是根据本揭露的一些实施例的振荡器50的电路图。参考图5，振荡器50类似于参考图3所描述及绘示的振荡器30，惟(例如)振荡器50包含振荡器电路52除外。振荡器电路52类似于参考图1所描述及绘示的振荡器电路12，惟(例如)振荡器电路52包含第一局部电路54及第二局部电路56。
第一局部电路54包含电容器CG1、电容器CG2及开关SW2。第一局部电路54用以通过调整与第一晶体管M1的栅极G1相关联的电容而按(例如)从1MHz到2MHz的第二标度范围调整频率。第一局部电路54中的所述组件的连接及操作类似于图4中所展示的频率调整电路42中的组件的连接及操作。因此，本文中省略详细操作。相比而言，如上文所提及，频率调整电路42用以通过第一标度调整频率。由于第二标度大于第一标度，所以当通过第一标度调整振荡器信号的频率时，振荡器信号的频率经受微调，而当通过第二标度调整振荡器信号的频率时，振荡器信号的频率经受粗调。以此方式，可实施对振荡器信号的频率的微调。
第二局部电路56包含电容器CD1、电容器CD2及开关SW3。第二局部电路56用以通过调整与第一晶体管M1的漏极D1相关联的电容而按第三标度调整频率。第三标度大于第一标度。以此方式，可实施对振荡器信号的频率的微调。在实施例中，第三标度不同于第二标度。在另一实施例中，第三标度与第二标度相同。
图6是根据本揭露的一些实施例的振荡器60的电路图。参考图6，振荡器60类似于参考图5所描述及绘示的振荡器50，惟(例如)振荡器60包含图2中所展示的第一电感性装置24及图4中所展示的频率调整电路42除外。出于如上文提及的类似原因，使用第一电感性装置24及频率调整电路42，不仅相对容易地产生振荡器信号，而且能够调整振荡器信号的频率。此外，可实施对振荡器信号的频率的微调。
图7(A)至7(D)绘示根据本揭露的一些实施例的与图6中所展示的第一晶体管M1相关联的波形。比较图7(A)与7(B)中所展示的波形，由于第一电感器LG1对第二电感器LD1的匝数比为N:1(其中N为大于1的正整数)，所以第一晶体管M1的栅极电压Vg的峰至峰电压大于第一晶体管M1的漏极电压Vd的峰至峰电压。
参考图7(C)，使用本揭露的电压电路14，在小信号模式中，存在第一晶体管M1的源极电压Vs上的电压摆动。此外，直流(DC)水平为约零。由于第一电感器LG1的极性与第一电感性装置24的极性相反，所以通过电压电路14提供的源极电压Vs(电压摆动)的相位与第一晶体管M1的栅极电压Vg的相位相反。参考图7(D)，以此方式，栅极至源极电压Vgs相对高。
在一些现有振荡器中，晶体管(例如晶体管M1及晶体管M2)的源极直接耦合到参考接地，且因此在小信号模式中，晶体管的源极处的电压大体上等于零。因此，举例而言，参考图7(B)，晶体管的栅极至源极电压大体上等于晶体管的栅极处的电压。比较图7(D)与7(B)，Vgs的峰值与Vg的峰值之间存在差ΔVgs。因此，对于现有振荡器而言，产生振荡器信号是不利的。
图8是根据本揭露的一些实施例的图6中所展示的振荡器60的半电路的电路图。参考图8，当开关SW3传导时，电容器CD1可被视为耦合于第一晶体管M1的漏极D1与参考接地GND之间。然而，在小信号模式中，参考接地GND与供应电压VDD都被视为参考接地GND。也就是说，可由供应电压VDD取代参考接地GND。再次参考图8，为简化电路分析，电容器CD1的一端耦合到供应电压VDD而非参考接地GND。出于类似原因，电容器CG1的一端耦合到偏压电压VB而非参考接地GND。
图9是根据本揭露的一些实施例的图8中所展示的半电路80在小信号模式中的等效电路90的电路图。还参考图8，相依电流源(图9中标记为gmVgs)耦合于第一晶体管M1的源极S1与漏极D1之间。然而，再次参考图9，为简化电路分析，相依电流源gmVgs耦合于漏极D1与参考接地GND之间。类似地，为简化电路分析，寄生电阻器Ro耦合于漏极D1与参考接地GND之间。
为确定振荡器是否能够产生振荡器信号，使用巴克豪森(Barkhausen)准则。根据Barkhausen准则，需要电路的断点。在以下分析中，晶体管M1的Vgs充当断点。半电路80在小信号模式中的回路增益可表达如下。
其中Vin是术语(gmVgs)中的Vgs，Vout是电容器CG1与电容器CS1之间的Vgs，Zin是从电容器CD1所见的输入电阻，K1是电感器LD1与电感器LG1之间的耦合系数，N1是电感器LD1对电感器LG1的匝数比，K2是电感器LG与电感器LS之间的耦合系数，且N2是电感器LG1对电感器LS1的匝数比。
回路增益的第一术语gm(Ro//Zin(s))是振荡器60的回路增益的有源电压增益，且由第一晶体管M1提供。第二术语(K1N1+K2N2)是振荡器60的回路增益的无源电压增益。参考图6，由于第一额外电感器L1耦合到第一晶体管M1的源极S1，所以提供无源电压增益的第一部分(K2N2)。无源电压增益的第一部分包含第一匝数比N2与第一耦合系数K2的乘积。
换句话说，由于电压电路14的第一额外电感器L1与第一电感器LG1之间存在互感，所以电压电路14的第一额外电感器L1及第一电感器LG1提供振荡器60的回路增益的无源电压增益的第一部分。无源电压增益的第一部分从互感导出。此外，无源电压增益的第一部分包含第一额外电感器L1对第一电感器LG1的第一匝数比，及第一额外电感器L1对第一电感器LG1的第一耦合系数K2。振荡器60的回路增益依据第一匝数比N2及第一耦合系数K2而变化。类似地，第二电感器LD1及第一电感器LS1提供无源电压增益的第二部分(K1N1)。无源电压增益的第二部分K1N1从第一电感器LS1与第二电感器LD1之间的互感导出。使用第一额外电感器L1，增强回路增益。根据Barkhausen准则，相对高回路增益促进产生振荡器信号。
图10是根据本揭露的一些实施例的时钟产生器100的电路图。参考图10，时钟产生器100包含环形振荡器102及时钟电路104，时钟电路104包含第一电路106及第二电路108。
环形振荡器102包含多个延迟单元101。在本实施例中，环形振荡器102中存在七个延迟单元101。然而，本揭露并不限于此。本揭露的环形振荡器102包含(例如)三到七个这些延迟单元101。替代地，环形振荡器102可包含超过七个延迟单元101。在实施例中，延迟单元101包含反相器。
环形振荡器102用以提供第一延迟信号、第二延迟信号、第三延迟信号及第四延迟信号。第一延迟信号到第四延迟信号的各者具有第一逻辑状态及第二逻辑状态的一者。第一逻辑状态(例如逻辑低状态)与第二逻辑状态(逻辑高状态)相反。例如，第一延迟信号在第二延迟单元101的输出B处输出。例如，第二延迟信号在第七延迟单元101的输出G处输出。第三延迟信号在第一延迟单元101的输出A处输出。例如，第四延迟信号在第六延迟单元101的输出F处输出。图11中展示延迟信号的波形。
第一电路106包含第一晶体管M12及第二晶体管M11。第一晶体管M12及第二晶体管M11级联连接于供应电压VDD与参考接地GND之间。第一晶体管M12用以朝向供应电压VDD上拉第一电路106的输出out1处的电压。第一晶体管M12的栅极耦合到输出B，且因此第一晶体管M12响应于第一延迟信号而操作。第二晶体管M11用以朝向参考接地GND下拉第一电路106的输出out1处的电压。第二晶体管M11的栅极耦合到输出G，且因此第二晶体管M11响应于第二延迟信号而操作。第一电路106的输出out1处的电压CLK充当倍压器的第一输入信号。
第二电路108包含第三晶体管M22及第四晶体管M21。第三晶体管M22及第四晶体管M21级联连接于供应电压VDD与参考接地GND之间。第三晶体管M22用以朝向供应电压VDD上拉第二电路108的输出out2处的电压CLKB。第三晶体管M22的栅极耦合到第三延迟信号，且因此第三晶体管M22响应于第三延迟信号而操作。第四晶体管M21用以朝向参考接地GND下拉第二电路108的输出out2处的电压CLKB。第四晶体管M21的栅极耦合到第四延迟信号，且因此第四晶体管M21响应于第四延迟信号而操作。第二电路108的输出out2处的电压CLKB充当倍压器的第二输入信号。为由倍压器使用，在作用状态(逻辑高)中，电压CLKB及电压CLK不重叠。
图11绘示根据本揭露的一些实施例的通过图10中所展示的时钟产生器产生的波形。第一延迟信号ds1的下降边缘在第一时序t3发生，此时第二延迟信号ds2为逻辑低。第二延迟信号ds2的上升边缘在第二时序t4发生，此时第一延迟信号ds1为逻辑低。此第一延迟信号ds1及第二延迟信号ds2确定电压CLK的上升边缘及下降边缘。此外，第三延迟信号ds3的下降边缘在第三时序t1发生，此时第四延迟信号ds4为逻辑低。第四延迟信号ds4的上升边缘在第四时序t2发生，此时第三延迟信号ds3为逻辑低。此第三延迟信号ds3及第四延迟信号ds4确定电压CLKB的上升边缘及下降边缘。如图11中所展示，第一时序t3与第二时序t4之间的第一周期与第三时序t1与第四时序t2之间的第二周期交错。因此，电压CLK及电压CLKB不重叠且因此可由倍压器使用。
在将两个非重叠输入信号提供到倍压器的一些现有电路中，现有电路包含反或(NOR)闸。NOR闸是三级级联连接电路。由于存在更多级数，所以在预定供应电压VDD的情况下需要高供应电压，现有电路无法在相对低供应电压下工作。然而，在本揭露中，环形振荡器102及时钟电路104都包含两级级联电路。因此，环形振荡器102及时钟电路104通常可在相对低供应电压下工作。
一些实施例具有以下特征及/或优点的一者或组合。在一些实施例中，振荡器包含振荡器电路及电压电路。振荡器电路包含第一晶体管。电压电路经配置以在小信号模式中在第一晶体管的源极处提供电压摆动，第一晶体管的栅极至源极电压与振荡器是否能够产生振荡器信号相关联。
在一些实施例中，振荡器包含振荡器电路及电压电路。振荡器电路包含：第一晶体管，其经配置以在小信号模式中提供振荡器的回路增益的有源电压增益；及第一电感器，其经配置以在小信号模式中在第一晶体管的栅极处提供电压摆动。电压电路经配置以在小信号模式中在第一晶体管的源极处提供电压摆动，其中电压电路与第一电感器之间存在互感，且电压电路及第一电感器提供振荡器的回路增益的无源电压增益的第一部分；无源电压增益的第一部分从互感导出。
在一些实施例中，时钟产生器包含环形振荡器及信号产生电路。环形振荡器经配置以提供第一延迟信号、第二延迟信号、第三延迟信号及第四延迟信号，其中的各者包含第一逻辑状态及第二逻辑状态，其中第一延迟信号的下降边缘及第二延迟信号的第一逻辑状态在第一时序发生，且第一延迟信号的第一逻辑状态及第二延迟信号的上升边缘在第二时序发生，其中第三延迟信号的下降边缘及第四延迟信号的第一逻辑状态在第三时序发生，且第三延迟信号的第一逻辑状态及第四延迟信号的上升边缘在第四时序发生，其中第一时序与第二时序之间的第一周期与第三时序与第四时序之间的第二周期交错。信号产生电路包含第一电路及第二电路。第一电路包含：第一晶体管，其经配置以朝向供应电压上拉第一电路的输出处的电压且响应于第一延迟信号而操作；及第二晶体管，其经配置以朝向参考接地下拉第一电路的输出处的电压且响应于第二延迟信号而操作。第二电路包含：第三晶体管，其经配置以朝向供应电压上拉第二电路的输出处的电压且响应于第三延迟信号而操作；及第四晶体管，其经配置以朝向参考接地下拉第二电路的输出处的电压且响应于第四延迟信号而操作。第一电路的输出处的电压及第二电路的输出处的电压充当倍压器的输入信号。
前文概述若干实施例的特征使得所属领域技术人员可更好了解本揭露的方面。所属领域技术人员应明白，其可容易将本揭露用作用于设计或修改其它操作及结构的基础以实行相同目的及/或达成本文中所介绍的实施例的相同优点。所属领域技术人员还应意识到，这些等效构造并未脱离本揭露的精神及范围，且其等可在不脱离本揭露的精神及范围的情况下在本文中作出各种改变、置换及更改。
符号说明
10 振荡器
12 振荡器电路
14 电压电路
20 振荡器
24 电感性装置
30 振荡器
32 频率调整电路
40 振荡器
42 频率调整电路
50 振荡器
52 振荡器电路
54 第一局部电路
56 第二局部电路
60 振荡器
80 半电路
90 电路
100 时钟产生器
101 延迟单元
102 环形振荡器
104 时钟电路
106 第一电路
108 第二电路
A 输出
B 输出
CD1 电容器
CD2 电容器
CG1 电容器
CG2 电容器
CLK 电压
CLKB 电压
CS1 第一电容器
CS2 第二电容器
ds1 第一延迟信号
ds2 第二延迟信号
ds3 第三延迟信号
ds4 第四延迟信号
D1 漏极
D2 漏极
F 输出
G 输出
gmVgs 相依电流源
G1 栅极
G2 栅极
GND 参考电压/参考接地
L1 电感器
L2 电感器
LD1 第二电感器
LD2 第四电感器
LG1 第一电感器
LG2 第三电感器
LS1 第一电感器
M1 第一晶体管
M2 第二晶体管
M11 第二晶体管
M12 第一晶体管
M21 第四晶体管
M22 第三晶体管
out1 输出
out2 输出
Ro 寄生电阻器
S1 源极
S2 源极
SW1 第一开关
SW2 开关
SW3 开关
Vd 漏极电压
Vgs 栅极至源极电压
VB 偏压电压
VDD 供应电压
Zin 输入电阻

Claims (1)

1.一种振荡器，其包括：
振荡器电路，其包含：
第一晶体管；及
电压电路，其经配置以在小信号模式中在所述第一晶体管的源极处提供电压摆动，所述第一晶体管的栅极至源极电压与所述振荡器是否能够产生振荡器信号相关联。
CN201710661045.7A 2016-11-29 2017-08-04 振荡器及时钟产生器 Pending CN108123702A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427717P 2016-11-29 2016-11-29
US62/427,717 2016-11-29
US15/385,213 US10291179B2 (en) 2016-11-29 2016-12-20 Oscillator and clock generator
US15/385,213 2016-12-20

Publications (1)

Publication Number Publication Date
CN108123702A true CN108123702A (zh) 2018-06-05

Family

ID=62190552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710661045.7A Pending CN108123702A (zh) 2016-11-29 2017-08-04 振荡器及时钟产生器

Country Status (3)

Country Link
US (2) US10291179B2 (zh)
CN (1) CN108123702A (zh)
TW (1) TW201820771A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110719091A (zh) * 2019-10-31 2020-01-21 宁波飞芯电子科技有限公司 互补信号生成电路
CN112054769A (zh) * 2019-06-05 2020-12-08 台湾积体电路制造股份有限公司 电压控制振荡器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022082048A (ja) * 2020-11-20 2022-06-01 ソニーセミコンダクタソリューションズ株式会社 発振器、信号処理装置
CN113114163B (zh) * 2021-05-28 2023-08-18 东南大学 一种创新结构的毫米波cmos数控衰减器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4883986A (en) * 1981-05-19 1989-11-28 Tokyo Shibaura Denki Kabushiki Kaisha High density semiconductor circuit using CMOS transistors
JP2877205B2 (ja) * 1996-08-28 1999-03-31 日本電気株式会社 ２相ノンオーバラップ信号生成回路
KR100715119B1 (ko) * 2006-02-08 2007-05-10 연세대학교 산학협력단 차동신호를 얻기 위한 푸쉬-푸쉬 전압조정발진기
US8081038B2 (en) * 2008-12-22 2011-12-20 Electronics And Telecommunications Research Institute Ring oscillator having wide frequency range
US9112507B2 (en) 2010-03-09 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Phase-locked loop start up circuit
US8368437B2 (en) 2011-03-02 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with charge pump
US8456207B1 (en) 2011-11-16 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lock detector and method of detecting lock status for phase lock loop
US8547151B2 (en) 2011-11-30 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-locked loops that share a loop filter
US9503103B2 (en) 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
US8890626B2 (en) 2012-08-15 2014-11-18 Taiwan Semiconductor Manufacturing Company Limited Divider-less phase locked loop (PLL)
US9065454B2 (en) 2012-11-29 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with self-calibration
US8593189B1 (en) 2013-01-31 2013-11-26 Taiwan Semiconductor Manufacturing Company Limited Phase locked loop (PLL) with multi-phase time-to-digital converter (TDC)
US8570082B1 (en) 2013-02-27 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. PVT-free calibration circuit for TDC resolution in ADPLL
US9432030B2 (en) 2013-12-05 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and operating method of PLL
US9270290B2 (en) 2014-01-07 2016-02-23 Taiwan Semiconductor Manufacturing Company Ltd. Masking circuit and time-to-digital converter comprising the same
US9490745B1 (en) * 2014-01-21 2016-11-08 Marvell International Ltd. Voltage-controlled oscillator
WO2016029000A2 (en) * 2014-08-20 2016-02-25 Zaretsky, Howard Split transformer based lc-tank digitally controlled oscillator
CN105896944B (zh) * 2014-10-24 2019-09-03 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路和方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112054769A (zh) * 2019-06-05 2020-12-08 台湾积体电路制造股份有限公司 电压控制振荡器
CN112054769B (zh) * 2019-06-05 2024-05-28 台湾积体电路制造股份有限公司 电压控制振荡器、振荡器、差分振荡器、带通滤波器以及产生振荡信号的方法
CN110719091A (zh) * 2019-10-31 2020-01-21 宁波飞芯电子科技有限公司 互补信号生成电路
CN110719091B (zh) * 2019-10-31 2023-08-04 宁波飞芯电子科技有限公司 互补信号生成电路

Also Published As

Publication number Publication date
US10291179B2 (en) 2019-05-14
US20190267944A1 (en) 2019-08-29
TW201820771A (zh) 2018-06-01
US10862426B2 (en) 2020-12-08
US20180152139A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6728173B2 (ja) パワートランジスタのためのレギュレーティッドハイサイドゲート駆動回路
CN108123702A (zh) 振荡器及时钟产生器
CN105934818B (zh) 用于驱动高侧功率晶体管的集成高侧栅极驱动器结构和电路
CN103051295B (zh) 数字控制功率放大器及数字控制功率放大器单元
US9966944B2 (en) Gate driver circuit for a half bridge or full bridge output driver stage and corresponding method for driving a half bridge or full bridge output driver stage
US10727822B2 (en) Comparator and relaxation oscillator
CN107294506B (zh) 晶体振荡器电路
US10333408B1 (en) Compensation of level-shift capacitance
WO2009094380A1 (en) Signal amplifier
Romli et al. Design of a low power dissipation and low input voltage range level shifter in CEDEC 0.18-µm CMOS process
US6724268B2 (en) Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator
US20190081595A1 (en) Voltage waveform shaping oscillator
JP4351882B2 (ja) デジタル電力増幅器
JP4355658B2 (ja) 配置面積を縮減し過渡電力を削減した発振回路
US20130234801A1 (en) Oscillator circuit
EP3477861B1 (en) Switching device and power conversion device
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
US9391600B2 (en) Voltage level shift with charge pump assist
JP6647932B2 (ja) オーディオアンプ回路、それを用いたオーディオ出力装置、およびそれを用いた電子機器
JP4616362B2 (ja) Ｄ／ａ変換回路
KR101085205B1 (ko) 트랜스포머 기반의 전압 제어 발진기
Amer et al. A Half-bridge Gate Driver with Self-adjusting and Tunable Dead-time Modes for Efficient Switched-mode Power Systems
Hannon et al. Design and optimisation of a high current, high frequency monolithic buck converter
TW202023184A (zh) 自偏壓放大器
GB2136651A (en) Improvements in or relating to oscillators

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180605