CN108122930A - 薄膜晶体管和使用该薄膜晶体管的显示面板 - Google Patents

薄膜晶体管和使用该薄膜晶体管的显示面板 Download PDF

Info

Publication number
CN108122930A
CN108122930A CN201711236276.XA CN201711236276A CN108122930A CN 108122930 A CN108122930 A CN 108122930A CN 201711236276 A CN201711236276 A CN 201711236276A CN 108122930 A CN108122930 A CN 108122930A
Authority
CN
China
Prior art keywords
transistor
active layer
display panel
grids
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711236276.XA
Other languages
English (en)
Other versions
CN108122930B (zh
Inventor
河宗武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108122930A publication Critical patent/CN108122930A/zh
Application granted granted Critical
Publication of CN108122930B publication Critical patent/CN108122930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/86—Series electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供了一种薄膜晶体管和使用该薄膜晶体管的显示面板。显示面板包括：包括像素区域和非像素区域的基板，和设置在非像素区域上的双栅极晶体管。双栅极晶体管包括串联连接的第一晶体管和第二晶体管，以及连接第一晶体管和第二晶体管的两个栅极的辅助电极。辅助电极设置在与栅极不同的层上。因此，减小了形成双栅极晶体管的面积并且确保了驱动电路的稳定性。

Description

薄膜晶体管和使用该薄膜晶体管的显示面板
技术领域
本公开涉及薄膜晶体管和使用该薄膜晶体管的显示面板，并且更详细地说，涉及应用有用于实现高分辨率和窄边框的双栅级结构的薄膜晶体管。
背景技术
随着进入信息时代，视觉地显示电信息信号的显示装置领域正在迅速发展。显示装置不仅用于观看、欣赏以及分享简单的图像，而且还用于观看、欣赏以及分享各种内容，如文字、图片、以及视频。因此，一直在继续进行用于增加显示装置的分辨率的研究以实现就好像用户通过各种显示装置观看实际对象一样的屏幕。而且，正在进行用于消除除了用于显示画面的区域之外的其它不必要区域的研究，以便实现可以随时随地使用的薄而轻的显示装置。也就是说，这些是用于实现缩小包围用于显示画面的区域的边界区域的显示装置的研究。这样的显示装置被称作窄边框显示装置。应用有窄边框的显示装置的代表例包括：液晶显示装置(LCD)、等离子显示面板装置(PDP)、场致发射显示装置(FED)、电泳显示装置(EPD)、电润湿显示装置(EWD)，有机发光显示装置(OLED)。
显示装置被分成显示画面的显示区域和不显示画面的边框区域。在显示区域中，设置有表示颜色的子像素，并且在每个子像素中设置有驱动子像素的像素驱动电路。在这种情况下，一些像素驱动电路可以被子像素共用。而且，将传送外部信号到像素的驱动电路设置在边框区域中。因此，为了实现高分辨率并且缩减边框面积，需要缩减驱动子像素的电路和发送外部信号的电路所占据的面积。
驱动像素和发送信号的上述电路由诸如薄膜晶体管(TFT)和电容器之类的驱动部件构成。在这些当中，薄膜晶体管具有包括栅极、源极以及漏极的三个端子和形成电子或空穴移动通过的沟道层的有源层(或半导体层)。根据源极和漏极的掺杂类型，薄膜晶体管被分类成P型和N型薄膜晶体管，以及由P型和N型晶体管的组合形成的C型薄膜晶体管。而且，根据有源层的类型，薄膜晶体管被分类成非晶硅晶体管(a-Si TFT)、多晶硅晶体管(p-SiTFT)、单晶硅晶体管(c-Si TFT)、以及氧化物晶体管(氧化物TFT)。
而且，根据设置栅极、源极、漏极、以及有源层的方法，薄膜晶体管的结构被分类成将栅极设置在有源层上方的顶栅结构，将栅极设置在有源层下方的底栅结构或倒置结构。薄膜晶体管的结构还可以被分类成其中栅极和源极/漏极相对于有源层上下分离的交错结构，和其中将源极/漏极形成为平行于有源层的共面结构。也就是说，薄膜晶体管的结构可以被分类成交错结构(或顶栅交错结构)、倒置交错结构(或底栅交错结构)、共面结构(或顶栅共面结构)以及倒置共面结构(或底栅共面结构)。一般来说，非晶硅晶体管可以采用倒置交错结构，而多晶硅晶体管可以采用共面结构。
使用具有上述各种结构的薄膜晶体管的电路可以被应用于各种显示装置。因此，需要一种用于按最小面积来配置设置在显示区域和边框区域中的驱动电路的技术，以实现显示装置的高分辨率并且缩减边框区域。
发明内容
显示装置可以利用各种类型的显示面板来实现。显示面板是用于显示画面的最小装置，并且包括发射具有红光、绿光、蓝光或白光波长或类似波长的光的子像素，并通过其组合显示画面。因此，显示面板可以包括子像素、驱动子像素并调节从子像素发射的光的强度的像素驱动电路、向像素驱动电路传送外部输入信号的选通驱动电路和数据驱动电路、以及用于需要触摸的面板的触摸驱动电路。
像素驱动电路针对每个子像素单独设置，以调节子像素的发光亮度。为了稳定地驱动子像素，需要抑制因像素驱动电路中产生的泄漏电流或驱动晶体管的器件特性劣化而造成的发光亮度失真。因此，为了实现稳定的像素驱动电路，像素驱动电路变得复杂，并且像素驱动电路所占据的面积增加。
像素驱动电路设置在如上所述显示画面的显示区域中，但选通驱动电路、数据驱动电路、以及触摸驱动电路设置在显示区域外侧，也就是说，非显示区域(或者边框区域)。选通驱动电路、数据驱动电路、或触摸驱动电路可以通过要固定至基板或者直接形成在基板上的驱动芯片来制造。当驱动电路直接形成在基板上时，诸如移位寄存器、电平移位器、以及缓冲器之类的复杂电路被重复设置，以占据非显示区域中的预定区域。
驱动电路主要由晶体管构成。当将不可避免地占据预定物理空间的驱动电路设置在基板上时，如果增加晶体管的数量来改进驱动电路的稳定性，那么根据现有技术的设置晶体管的设计方法在缩减像素驱动电路所占据的面积和缩减边框宽度方面存在限制。详细地说，为了生成小尺寸的高分辨率显示面板，必需缩减驱动电路所占据的面积。
因此，本发明人认识到上述问题，并且发明了一种用于缩减晶体管所占面积来增加设置在显示区域或非显示区域中的驱动电路的稳定性的方法，以及应用该方法的显示面板。
本公开提供一种缩减由双栅极晶体管占据的面积的显示面板。
本公开提供一种缩减由多栅极晶体管占据的面积的显示面板。
本公开提供一种通过连接结构来缩减由具有双栅级结构的薄膜晶体管占据的面积的薄膜晶体管。
本公开不限于上述目的，而且本领域技术人员根据下面的描述将清楚地明白上面未提到的其它目的。
根据本公开的一实施方式的显示面板包括：包括像素区域和非像素区域的基板，以及位于所述非像素区域上的双栅极晶体管。所述双栅极晶体管包括串联连接的第一晶体管和第二晶体管，和连接第一晶体管和第二晶体管的两个栅极的辅助电极。所述辅助电极位于与所述栅极不同的层上。因此，可以缩减形成所述双栅极晶体管的面积，并且可以确保所述驱动电路的稳定性。
根据本公开的一实施方式的显示面板包括：柔性基板，和位于所述柔性基板上的多个晶体管。所述多个晶体管包括多栅极晶体管，其中至少两个晶体管串联连接。多栅极晶体管具有通过设置在所述栅极上的绝缘层中的接触孔彼此连接的多个栅极。因此，可以缩减形成所述多栅极晶体管的面积，并且可以确保所述驱动电路的稳定性。
根据本公开的另一实施方式的薄膜晶体管包括：在基板上并且具有彼此隔开的两个沟道层的有源层，位于所述有源层上的第一绝缘层，在所述第一绝缘层上彼此隔开以形成双栅级结构的两个栅极，以及位于所述有源层上并且所述有源层位于其间的源极和漏极，并且该源极和漏极通过所述第一绝缘层中的接触孔电连接至所述有源层，其中，所述两个栅极通过设置在与所述两个栅极不同的层上的连接结构彼此电连接。因此，可以缩减具有双栅级结构的薄膜晶体管所占据的面积，并且可以确保所述驱动电路的稳定性。
这些实施方式的其它详细内容被包括在详细描述和附图中。
根据本公开的这些实施方式，将双栅极晶体管、三栅极晶体管、以及多栅极晶体管中的至少一个设置在像素驱动电路、数据驱动电路、选通驱动电路，、或触摸驱动电路中，以降低晶体管的泄漏电流，并确保所述器件的稳定性。
根据本公开的这些实施方式，应用辅助电极或连接结构来串联连接多个晶体管，并将该辅助电极或连接结构设置在不同于栅极的层上。由此，缩减所述多个晶体管占据的面积，以实现窄边框的显示面板。
而且，根据本公开的实施方式，所述辅助电极通过与所述漏极或源极相同的工序由同一材料同时形成。由此，可以在不利用额外工序或额外掩模的情况下，淀积所述辅助电极。
而且，根据本公开的实施方式，所述多个晶体管的栅极被设置成与所述辅助电极交叠，使得可以缩减由所述晶体管占据的面积。
而且，根据本公开的实施方式，多个晶体管由具有顶栅结构的多晶硅有源层形成，使得所述晶体管的性能得到改进。而且，应用了栅极短路结构，以降低泄漏电流的量。
本公开所要实现的目的、用于实现所述目的手段，以及上述本公开的效果并未指定权利要求的基本特征，由此权利要求书的范围不限于本公开的所述公开。
附图说明
根据下面结合附图的详细描述，本公开的上述和其它方面、特征以及其它优点将更清楚地明白，其中：
图1是例示根据本公开的一实施方式的晶体管基板的视图；
图2A是应用于图1的子像素的、根据本公开的第一实施方式的像素驱动电路的电路图；
图2B是应用于图1的子像素的、根据本公开的第二实施方式的像素驱动电路的电路图；
图3A是根据本公开的第一实施方式的双栅极晶体管的平面图；
图3B是根据本公开的第二实施方式的双栅极晶体管的平面图；
图3C是根据本公开的第三实施方式的双栅极晶体管的平面图；
图3D是根据本公开的第四实施方式的双栅极晶体管的平面图；
图3E是根据本公开的第五实施方式的三栅极晶体管的平面图；
图3F是根据本公开的第六实施方式的三栅极晶体管的平面图；
图3G是根据本公开的第七实施方式的三栅极晶体管的平面图；
图4A是沿图3A和3C的X-Y线截取的截面图；
图4B是沿图3B和3D的X’-Y’线截取的截面图；
图4C是沿图3E和3F的M-N线截取的截面图；
图4D是沿图3G的M’-N’线截取的截面图；
图5A是例示应用于图1的选通驱动电路的、根据本公开的第一实施方式的驱动电路的一部分的视图；以及
图5B是例示应用于图1的选通驱动电路的、根据本公开的第二实施方式的驱动电路的一部分的视图。
具体实施方式
本公开的优点和特征以及实现该优点和特征的方法，通过参照下面与附图一起详细描述的实施方式而变清楚。然而，本公开不限于在此公开的实施方式，而是按各种形式来实现。这些实施方式仅以实施例的方式提供，以使本领域普通技术人员可以全面理解本公开的公开内容和本公开的范围。因此，本公开仅按照所附权利要求书的范围来限定。
在用于描述本公开这些实施方式的附图中例示的形状、尺寸、比率、角度、数量等仅仅是示例，并且本公开不限于此。贯穿本说明书，相同标号通常指示相同部件。而且，在本公开的下列描述中，已知相关技术的详细说明可以省略，以避免不必要地模糊本公开的主旨。本文使用的诸如“包括”、“具有”和“包含”之类的术语通常旨在允许添加它其它组件，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何引用都可以包括复数。
即使没有明确说明，组件也被解释成包括普通误差范围。
当利用诸如“上”、“上方”、“下方”、以及“旁边”之类的术语来描述两个部分之间的位置关系时，除非在不使用术语“紧接”或“直接”的情况下使用这些术语，否则一个或更多个部件可位于这两个部分之间。
当利用诸如“之后”、“继续”、“次于”、以及“之前”之类的术语来描述时间顺序次序的关系时，除非在术语“紧接”或“直接”的情况下使用这些术语，否则该次序可以不是连续的。
尽管术语“第一”、“第二”等被用于描述各种组件，但这些组件不受限于这些术语。这些术语仅被用于区分一个组件与其它组件。因此，在本公开的技术构思中，第一组件可以是第二组件。
本公开的各种实施方式的特征可以部分或全部彼此结合或组合，并且可以按技术上不同的方式互锁和操作，并且这些实施方式可以彼此独立或彼此关联地执行。
下面，参照附图，对根据本公开的一实施方式的有机发光显示装置进行描述。
图1是例示根据本公开的一实施方式的晶体管基板1000的视图。
一个或两个或更多个基板可以构成用于各种显示装置的显示面板。当两个基板构成显示面板时，两个基板包括第一基板和第二基板。第一基板可以是其上设置有驱动像素的驱动部件的晶体管基板1000。第二基板可以包括用于形成显示像素颜色的滤色器基板、显示封装基板、覆盖基板和/或触摸基板的各种层。第一基板和第二基板可以分别是显示面板和覆盖基板和/或触摸基板。另选地，第一基板和第二基板可以分别是覆盖基板和/或触摸基板和显示面板。
以各种形式形成的显示面板可以应用于显示装置，包括TV、移动电话、平板PC、监视器、膝上型计算机、以及汽车面板。另选地，显示面板可以应用于曲面显示装置、可佩戴显示装置、可折叠显示装置、可弯曲显示装置、以及可卷曲显示装置。
在构成显示面板的基板当中，其上设置有子像素的晶体管基板1000包括：基板100、设置在基板100上的多个子像素SP、选通驱动电路200、以及数据驱动电路300。子像素SP包括驱动子像素SP的像素驱动电路。
基板100被划分成显示区域DA和非显示区域NDA。在显示区域DA中，设置所述多个子像素SP，并且从子像素SP发射光以表示希望的画面。子像素SP发射红光、绿光、蓝光，或白光。其中多个子像素SP聚集以发射白光的最小单元可以被称为像素。用于表示显示面板分辨率的单位是每英寸像素数(ppi)或每英寸点数(dpi)，其意指一英寸中包含的像素或点的数量。对于高分辨率显示面板，需要300ppi或更高的分辨率。例如，一个像素可以包括红、绿、以及蓝子像素，或者包括红、绿、蓝、以及白子像素。近来，为了增加作为分辨率的ppi，将红、绿、以及蓝子像素中的两个子像素可以构成一个像素。也就是说，随着需要包含在一英寸内的像素的数量增加，像素的尺寸随之缩减。因此，像素驱动电路所占据的面积相应缩减。
非显示区域NDA是没有设置子像素的区域。即使设置了子像素SP，也可以设置不发光的虚拟像素(dummy pixel)。在非显示区域NDA中，可以设置将信号应用至像素驱动电路的选通线的选通驱动电路200和将信号应用至像素驱动电路的数据线的数据驱动电路300。而且，若需要的话，可以设置触摸驱动电路。例如，数据驱动电路300可以制造为要安装在基板100上的驱动器IC芯片，而选通驱动电路200可以直接形成在基板100上。当选通驱动电路200直接形成在基板100上时，选通驱动电路嵌入在面板中。因此，选通驱动电路可以被称为板内选通(GIP)电路。当使用GIP电路时，具有的优点在于，缩减了驱动芯片或柔性印刷电路板的数量，并且省略了用于连接柔性印刷电路板的抽头焊接(tap bonding)工序。类似于选通驱动电路200，触摸驱动电路可以通过利用驱动芯片或柔性印刷电路板来形成，或者淀积在基板100上的选通驱动电路200与显示区域DA之间。然而，触摸驱动电路的形成位置不限于此。
非显示区域NDA被包括在显示装置中的被称为边框的区域中。也就是说，非显示区域NDA和包围显示面板的机盖所占据的区域可以统称为边框。如上所述，边框区域越大，画面的沉浸感就越少。而且，显示装置变得厚重，使得不容易移动或携带显示装置，而且难以实现消费者所希望的设计。因此，缩减边框是必要的。
图2A是应用于图1的子像素的、根据本公开的第一实施方式的像素驱动电路的电路图。该电路图由P型晶体管构成，但不限于此。
像素驱动电路除了包括驱动晶体管Td和电容器C之外，还可以包括开关晶体管，其输入数据信号和选通信号并且补偿驱动晶体管Td的阈值电压。例如，像素驱动电路可以在按初始时段、采样时段、以及发射时段的次序驱动时，补偿驱动晶体管Td的阈值电压。因此，像素驱动电路可以表示准确的亮度。
在初始时段期间，像素驱动电路通过输入至第二扫描线SCAN2的信号导通第一晶体管T1，使得初始电压Vinit初始化驱动晶体管Td的栅极。导通第二晶体管T2以将发光部件D的阳极电压固定为初始电压Vinit，从而提高采样准确度。在一些情况下，第二晶体管T2可以被省略。初始电压Vinit是抑制发光部件D的发光且低于低电位电压ELVSS的电压。
在采样时段期间，选通信号被输入至第一扫描线SCAN1以导通第五晶体管T5，从而将数据电压Vdata施加至驱动晶体管Td的源极。因此，电流流过驱动晶体管Td。而且，导通第三晶体管T3以增加栅极电压和漏极电压，直到驱动晶体管Td的栅极电压与漏极电压之差等于驱动晶体管Td的阈值电压为止。在采样时段期间，通过允许施加至驱动晶体管Td的栅极的栅极电压包括驱动晶体管Td的阈值电压值，在发射时段期间，在驱动晶体管Td中生成的驱动电流可以是通过消除该阈值电压值而获取的值。也就是说，从驱动电流中消除了驱动晶体管Td的阈值电压值，使得可以缩减驱动晶体管Td的、可以随着时间的流逝而变化的阈值电压值对驱动电流的影响。
接下来，在发射时段期间，第四晶体管T4被输入至发射线EM的信号导通，以将高电位电压ELVDD输入至驱动晶体管Td的源极。而且，第六晶体管T6也被导通以生成驱动电流，使得发光部件D发光。在这种情况下，第六晶体管T6在初始时段和采样时段期间利用发射线EM截止，使得发光部件D在除了发射时段以外的其它时段期间不发光，从而可以抑制不必要的光发射。
由于电容器的特性，泄露电流(截止电流)可能由通过这样的晶体管的电流而产生，也就是说，该晶体管的源极或漏极连接至像素驱动电路中的电容器的一个电极。因此，为了尽可能多地抑制泄露电流的影响，可以将连接至电容器的一个电极的至少两个晶体管串联连接。例如，第一晶体管T1、第二晶体管T2、以及第三晶体管T3可以由通过同一控制信号操作并且彼此串联连接的双栅极晶体管构成。通过将全部的第一晶体管T1、第二晶体管T2、以及第三晶体管T3构成为双栅极晶体管，能够缩减泄漏电流的影响。为了缩减组件的复杂性，一些晶体管可以由双栅极晶体管构成。下面将提到的双栅极晶体管是指两个晶体管由同一控制信号操作并且串联连接的结构。
图2B是应用于图1的子像素的、根据本公开的第二实施方式的像素驱动电路的电路图，并且是第一实施方式的修改实施方式。类似于第一实施方式，电路图由P型晶体管构成，但不限于此。
图2B是除了电容器C的一个电极连接至图2A中的高电位电压ELVDD之外，与图2A基本相同的像素驱动电路。像素驱动电路除了包括驱动晶体管Td和电容器C之外，还可以包括开关晶体管，其输入数据信号和选通信号并且补偿驱动晶体管Td的阈值电压。例如，像素驱动电路按初始时段、采样时段、以及发射时段的次序驱动，并且电容器C的一个电极在被驱动时保持为高电位电压ELVDD。
在初始时段期间，像素驱动电路通过输入至第二扫描线SCAN2的信号导通第一晶体管T1，使得初始电压Vinit初始化驱动晶体管Td的栅极。而且，导通第二晶体管T2以固定发光部件D的阳极电压，从而提高采样准确度。在一些情况下，第二晶体管T2可以被省略。
在采样时段期间，选通信号被输入至第一扫描线SCAN1以导通第五晶体管T5，从而将数据电压Vdata施加至驱动晶体管Td的源极。因此，电流流过驱动晶体管Td。而且，导通第三晶体管T3以增加栅极电压和漏极电压，直到驱动晶体管Td的栅极电压与漏极电压之差等于驱动晶体管Td的阈值电压为止。在采样时段期间，驱动晶体管Td的栅极和漏极之间的电压包括驱动晶体管Td的阈值电压，使得可以产生在发射时段期间消除了驱动晶体管Td的阈值电压的驱动电流。也就是说，从驱动电流中消除了驱动晶体管Td的阈值电压值，使得可以缩减驱动晶体管Td的、可以随着时间的流逝而变化的阈值电压值对驱动电流的影响。
在发射时段期间，第四晶体管T4被输入至发射线EM的信号导通，以将高电位电压ELVDD输入至驱动晶体管Td的源极。而且，第六晶体管T6也被导通以生成驱动电流，使得发光部件D发光。在这种情况下，第六晶体管T6可以不允许发光部件D在除了发射时段之外的其它时段期间发光。
如上提到的那样，源极或漏极连接至电容器的一个电极的晶体管可以被构造成包括串联连接的至少两个晶体管以尽可能多地抑制泄露电流(截止电流)的影响。例如，第一晶体管T1和第三晶体管T3可以由通过同一控制信号操作并且彼此串联连接的双栅极晶体管构成。第一晶体管T1和第三晶体管T3均由双栅极晶体管构成，或者第一晶体管T1和第三晶体管T3中的仅某一个可以由双栅极晶体管构成。在这种情况下，即使第四晶体管T4连接至电容器的一个电极，第四晶体管T4也连接至高电位电压ELVDD，使得第四晶体管几乎不受因电容器而造成的泄漏电流的影响。因此，第四晶体管可以由单个晶体管构成。
图2A和图2B所示的像素驱动电路是通过设置在像素驱动电路中的开关晶体管来补偿驱动晶体管Td的阈值电压值的内部补偿电路，但不限于此，而是可以应用于外部补偿电路。而且，在图2A和图2B中，提到了双栅极晶体管的一实施方式，但是三个或更多个晶体管可以串联连接以缩减在电容器C的一个电极中产生的泄露电流。在这种情况下，其中两个或更多个晶体管彼此串联连接的结构可以被称为多栅极晶体管。
接下来，将对双栅极晶体管和三栅极晶体管的结构进行描述。
图3A是根据本公开的第一实施方式的双栅极晶体管的平面图。
有源层401设置在基板上，而两个栅极402A和402B设置在有源层401上，其间具有绝缘层。有源层401可以由非晶硅(a-Si)、多晶硅(p-Si)、硅氧化物、以及单晶硅(c-Si)中的任一种形成。在小尺寸显示型号的情况下，使用具有比非晶硅(a-Si)更高的电子迁移率的多晶硅可能是有效的。在大尺寸显示型号的情况下，使用硅氧化物可能是有效的。具有良好晶体管性能的多晶硅在大尺寸显示型号中不是首选。这是因为需要执行退火处理以便使非晶硅变成多晶。而且，在退火工序期间，激光需要照射整个基板，使得需要很长时间来执行退火工序。
在双栅极晶体管中，两个晶体管需要串联连接并且由同一选通信号操作。因此，两个晶体管所需的栅极需要电连接。也就是说，任何一个晶体管的漏极连接至另一晶体管的源极，并且两个晶体管的栅极形成短路结构。因此，可以缩减在使用一个晶体管时可能泄漏的电流的量。详细地说，与使用非晶硅的有源层相比，在使用多晶硅的有源层401的情况下，泄露电流较大。因此，使用双栅极晶体管更为有效。
两个栅极402A和402B与需要操作两个晶体管的有源层401交叠。为了将同一信号施加至两个栅极402A和402B，设置连接两个栅极402A和402B的连接单元CE。连接单元CE设置在与两个栅极402A和402B相同的层上，并且电连接两个栅极402A和402B。在这种情况下，两个栅极402A和402B以及连接单元CE的形状可以具有如图3A所示的角状U形。然而，该形状不限于此，而且可以是没有角的U形或角状V形。两个栅极402A和402B以及连接单元CE可以是由钼(Mo)、铝(Al)、钛(Ti)、铬(Cr)、以及铜(Cu)或其合金中的任一种形成的单个层，或者由两种或更多种材料形成以具有双层或三层结构。
源极403和漏极404设置在有源层401上。源极403和漏极404分别通过第一接触孔421和第二接触孔422连接至有源层401。源极403和漏极404分别设置在两个栅极402A和402B的两侧以形成串联连接的双栅极晶体管。在这种情况下，可以切换源极403和漏极404的位置。源极403和漏极404可以是由钼(Mo)、铝(Al)、钛(Ti)、铬(Cr)、以及铜(Cu)或其合金中的任一种形成的单个层，或者由两种或更多种材料形成以具有双层或三层结构。
图3B是根据本公开的第二实施方式的双栅极晶体管的平面图。在图3B中，连接单元CE从根据图3A的第一实施方式的双栅极晶体管的结构中去除，并且在两个栅极502A和502B的上方形成接触孔，以短接两个栅极502A和502B。
详细地说，在基板上设置有源层401，两个栅极502A和502B隔着绝缘层在有源层401上彼此隔开预定间隔，以与有源层401交叠。在这种情况下，其中两个栅极502A和502B设置在有源层401上以彼此隔开的结构可以被称为双栅级结构。在两个栅极502A和502B上形成第三接触孔423和第四接触孔424，以穿过设置在两个栅极502A和502B上的绝缘层来暴露两个栅极502A和502B。在形成第三接触孔423和第四接触孔424的同时，第一接触孔421和第二接触孔422分别形成在两个栅极502A和502B的两侧，以暴露有源层401。而且，源极403和漏极404形成在绝缘层上以通过第一接触孔421和第二接触孔422与有源层401接触。在这种情况下，辅助电极405形成为使得两个栅极502A和502B通过第三接触孔423和第四接触孔424彼此短接。源极403、漏极404、以及辅助电极405通过同一工艺同时形成。辅助电极405可以形成在与有源层401交叠的区域中。而且，辅助电极405可以由与源极403和漏极404相同的材料形成。辅助电极405与有源层401交叠以设置在有源层401的区域中，使得可以缩减由双栅极晶体管占据的面积。详细地说，可以缩减与连接单元CE所占据的面积一样多的面积，使得实现具有窄边框的高分辨率显示面板是有效的。而且，随着边框宽度缩减，由一个基板生成的显示面板的基板的数量，即切割(chamfer)数量增加了。因此，可以缩减材料成本。而且，在第一实施方式的结构中，仅选通线被用于连接两个栅极402A和402B。而且，在第二实施方式中，使用辅助电极405，使得选通线和源极-漏极线均被使用，并且减小两个栅极502A和502B的电阻。在这种情况下，在同一层上由同一材料形成以形成源极、漏极、以及辅助电极的线可以被称作源极-漏极线。而且，辅助电极405用于将栅极彼此电连接，使得辅助电极可以被称作连接结构。
而且，在第一实施方式和第二实施方式中描述的有源层401，栅极402A、402B、502A和502B，源极403，漏极404，以及辅助电极405的材料可以类似地应用于将在下面描述的第三到第七实施方式。因此，可以省略对相同配置的描述，或者可以简要描述相同的配置。
图3C是根据本公开的第三实施方式的双栅极晶体管的平面图。
有源层401设置在基板上，而两个栅极602A和602B设置在有源层401上，其间具有绝缘层。在这种情况下，在图中，有源层401具有L形状并且由两条边形成的角度是90°。然而，由两条边形成的角度不限于90°，而是可以包括小于180°的角度。
设置在有源层401上以实现双栅极晶体管的两个栅极602A和602B可以划分成交叠有源层401的两侧以与有源层401对称的部分以及连接交叠两侧的两个栅极602A和602B的连接单元CE。连接单元CE形成在与两个栅极602A和602B相同的层上。在这种情况下，如图中所示，有源层401和连接单元CE的两侧相遇的部分可以具有一角度，但不限于此，而可以是圆形的。
源极403和漏极404隔着绝缘层设置在栅极402上，并且源极403和漏极404分别通过第一接触孔421和第二接触孔422连接至有源层401。源极403和漏极404分别设置在两个栅极602A和602B的两侧以形成串联连接的双栅极晶体管。在这种情况下，可以切换源极403和漏极404的位置。
因此，形成双栅极晶体管结构，使得可以缩减在使用一个晶体管时可能泄漏的电流的量。
图3D是根据第四实施方式的双栅极晶体管的平面图。在图3D中，连接单元CE从根据图3C的第三实施方式的双栅极晶体管的结构中去除，并且在两个栅极702A和702B的上方形成接触孔，以短接两个栅极702A和702B。
详细地说，在基板上设置有源层401，两个栅极702A和702B隔着绝缘层在有源层401上彼此隔开预定间隔，以与有源层401交叠。在两个栅极702A和702B上形成第三接触孔423和第四接触孔424，以通过设置在两个栅极702A和702B上的绝缘层来暴露两个栅极702A和702B。在形成第三接触孔423和第四接触孔424的同时，第一接触孔421和第二接触孔422分别形成在两个栅极702A和702B的两侧，以暴露有源层401。而且，源极403和漏极404形成在绝缘层上。在这种情况下，辅助电极405形成为使得两个栅极702A和702B通过第三接触孔423和第四接触孔424彼此短接。源极403、漏极404、以及辅助电极405通过同一工艺同时形成。辅助电极405可以形成在与有源层401交叠的区域中。辅助电极405形成在有源层401的区域中以与有源层401交叠，使得可以缩减由双栅极晶体管占据的面积。详细地说，可以缩减与连接单元CE所占据的面积一样多的面积，使得实现具有窄边框的高分辨率显示面板是有效的。
图3E是根据本公开的第五实施方式的三栅极晶体管的平面图。在图3E中，还将一个晶体管与根据图3A的第一实施方式的双栅极晶体管串联连接，使得可以减弱在使用一个晶体管时可能泄漏的电流的量。在这种情况下，三个晶体管的栅极由同一信号操作。
有源层401设置在基板上，而三个栅极402A、402B、以及402C隔着绝缘层设置在有源层401上。三个栅极402A、402B、以及402C可以划分成与需要实质上操作三个晶体管的有源层401交叠的部分，以及连接三个栅极402A、402B、以及402C以将同一信号应用至三个栅极402A、402B、以及402C的连接单元CE。在这种情况下，三个栅极402A、402B、以及402C的形状可以具有如图3E所示的角状双U形。然而，该形状不限于此，而且可以是没有角的双U形或角状W形。
源极403和漏极404隔着绝缘层设置在三个栅极402A、402B、以及402C上。源极403和漏极404分别通过第一接触孔421和第二接触孔422连接至有源层401。源极403和漏极404分别设置在三个栅极402A、402B、以及402C的两侧上以形成串联连接的三栅极晶体管。在这种情况下，可以切换源极403和漏极404的位置。
图3F是根据本公开的第六实施方式的三栅极晶体管的平面图。图3F是图3的修改例，并且三栅极晶体管可以通过配置三个栅极802A、802B、以及802C与连接单元CE来实现，使得双U形彼此面对。
有源层401设置在基板上，而三个栅极802A、802B、以及802C隔着绝缘层设置在有源层401上。三个栅极802A、802B、以及802C可以划分成与需要实质上操作三个晶体管的有源层401交叠的部分，和连接三个栅极802A、802B、以及802C以将同一信号应用至三个栅极802A、802B、以及802C的连接单元CE。在这种情况下，三个栅极802A、802B以及802C和连接单元CE的形状可以具有如图3F所示的两个角U形彼此面对的形状，但不限于此，而是可以具有无角的S形。
源极403和漏极404隔着绝缘层设置在三个栅极802A、802B、以及802C上。源极403和漏极404分别通过第一接触孔421和第二接触孔422连接至有源层401。源极403和漏极404分别设置在三个栅极802A、802B、以及802C的两侧上以形成串联连接的三栅极晶体管。在这种情况下，可以切换源极403和漏极404的位置。
图3G是根据本公开的第七实施方式的三栅极晶体管的平面图。在图3G中，连接单元CE从根据图3E的第五实施方式和图3F的第六实施方式的三栅极晶体管的结构中去除，并且在三个栅极902A、902B、以及902C的上方形成接触孔，以短接三个栅极902A、902B、以及902C。
详细地说，在基板上设置有源层401，三个栅极902A、902B、以及902C隔着绝缘层在有源层401上彼此隔开预定间隔，以与有源层401交叠。在三个栅极902A、902B、以及902C上形成第三接触孔423、第四接触孔424、以及第五接触孔425，以穿过设置在三个栅极902A、902B、以及902C上的绝缘层来暴露三个栅极902A、902B、以及902C。在形成第三接触孔423、第四接触孔424、以及第五接触425的同时，第一接触孔421和第二接触孔422分别形成在三个栅极902A、902B、以及902C的两侧，以暴露有源层401。而且，源极403和漏极404形成在绝缘层上。在这种情况下，辅助电极405形成为使得三个栅极902A、902B、以及902C通过第三接触孔423、第四接触孔424、以及第五接触孔425彼此短接。源极403、漏极404、以及辅助电极405通过同一工艺同时形成。辅助电极405可以形成在与有源层401和三个栅极902A、902B、以及902C交叠的区域中。辅助电极405形成在有源层401的区域中以与有源层401交叠，使得可以缩减由三栅极晶体管占据的面积。详细地说，可以缩减与连接单元CE所占据的面积一样多的面积，使得实现具有窄边框的高分辨率显示面板是有效的。
已经通过第一至第七实施方式描述了双栅极晶体管和三栅极晶体管，但是本公开不限于此，而是可以通过相同的方法进一步串联连接一个或更多个晶体管。这可以被称作多栅极晶体管。多栅极晶体管可以指包括其中两个或更多晶体管串联连接的结构或多栅级结构的薄膜晶体管。
图4A是沿图3A和3C的X-Y线截取的截面图并且是设置在基板100上的双栅极晶体管的截面图。将利用图3A的标号来进行代表性描述。
可以在基板100上形成缓冲层101，并且可以在缓冲层上形成有源层401。基板100用于支承和保护显示面板的各种组件。基板100可以由绝缘材料形成。例如，基板100可以是由具有柔性的材料形成的柔性基板，如玻璃、聚酰亚胺(polyimide)、亚克力、聚丙烯酸酯、聚碳酸酯、聚醚、磺酸基材料、和硅氧化物(SiOx)材料。
如上提到，即使有源层401可以由非晶硅(a-Si)、多晶硅(p-Si)、硅氧化物、以及单晶硅(c-Si)中的任一种形成。在图4A至4D的实施方式中，以多晶硅(p-Si)为例进行说描述。为了形成多晶硅(p-Si)，在缓冲层101上淀积非晶硅(a-Si)，然后在其上照射激光以使非晶硅晶化。
缓冲层101可以由硅氧化物(SiOx)、氮化硅(SiNx)，或硅氮氧化物(SiOxNx)形成，但可以省略。缓冲层101设置在基板100与有源层401之间，以抑制在操作时流过有源层401的电流泄漏至基板100，并且抑制基板100的杂质分散到有源层401上。而且，还可以阻挡由照射以利用多晶硅形成有源层401的激光所产生的热量。
在晶化的有源层401上形成第一绝缘层102，并且在第一绝缘层102上形成两个栅极402A和402B。在形成两个栅极402A和402B之后，利用两个栅极402A和402B作为掩模，在与两个栅极402A和402B交叠的区域以外的其它区域中，向有源层401掺杂离子。在P型晶体管中掺杂P型离子，而在N型晶体管中掺杂N型离子。例如，在P型双栅极晶体管的情况下，与两个栅极402A和402B交叠的区域401A是晶体硅(p-Si)，而与两个栅极402A和402B不交叠的区域是P型离子掺杂层401B。在这种情况下，与两个栅极402A和402B交叠的区域也被称为沟道层401A。因此，有源层401由与两个栅极402A和402B交叠的沟道层401A和P型离子掺杂层401B形成。而且，因为晶体硅p-Si具有比非晶硅(a-Si)更大的泄露电流，所以为了解决泄漏电流的问题，可以使用轻掺杂漏极(LDD)结构。也就是说，与沟道层相邻的一部分的掺杂浓度局部地降低以抑制电场增加，从而缩减感应至两个栅极402A和402B的漏极漏电流。
在两个栅极402A和402B上形成第二绝缘层103。第一绝缘层102和第二绝缘层103可以是硅氧化物(SiOx)、氮化硅(SiNx)，或硅氮氧化物(SiOxNx)。在第一绝缘层102和第二绝缘层103上形成接触孔，使得源极403和漏极404与有源层401接触。在这种情况下，允许源极403与有源层401接触的接触孔是第一接触孔421，而允许漏极404与有源层401接触的接触孔是第二接触孔422。
因此，如上所述形成的双栅极晶体管设置在像素驱动电路、数据驱动电路、或选通驱动电路中，以缩减晶体管的泄露电流。
因为图4A中描述的基板100、缓冲层101、第一绝缘层102、以及第二绝缘层103的材料被类似地应用至图4B、图4C、以及图4D，所以可以省略对材料的描述，或者可以简要描述材料。
图4B是图3B和图3D的沿线X'-Y'截取的截面图，并且是具有其中栅极通过接触孔短接的结构的双栅极晶体管的截面图。将利用图3B的标号来进行代表性描述。
在基板100上形成缓冲层101，并且在缓冲层上形成有源层401。在淀积非晶硅(a-Si)之后，将激光照射到非晶硅(a-Si)膜上，以使有源层401晶化，以便将非晶硅(a-Si)转换成多晶硅(p-Si)。在这种情况下，可以省略缓冲层101。
在晶化的有源层401上形成第一绝缘层102，并且在第一绝缘层102上形成两个栅极502A和502B。在形成两个栅极502A和502B之后，利用两个栅极502A和502B作为掩模，在与两个栅极502A和502B交叠的区域以外的其它区域中，向有源层401掺杂离子。例如，在P型双栅极晶体管的情况下，沟道层401A是晶体硅(p-Si)，而沟道层401A以外的区域402A是P型离子掺杂层。在这种情况下，为了解决晶体硅(p-Si)的泄漏电流的问题，可以使用轻掺杂漏极(LDD)结构来缩减感应至两个栅极502A和502B的漏极泄露电流。
在两个栅极502A和502B上形成第二绝缘层103。在第一绝缘层102和第二绝缘层103上形成第一接触孔421和第二接触孔422，使得源极403和漏极404与有源层401接触。而且，为了短接两个栅极502A和502B，在第二绝缘层103上形成第三接触孔423和第四接触孔424，以暴露两个栅极502A和502B的上部。第一接触孔421、第二接触孔422、第三接触孔423、以及第四接触孔424通过同一工序形成并且可以将半色调掩模用于接触孔形成工序。半色调掩模是具有不同光量的掩模，并且由透射单元、半透射单元，以及遮蔽单元构成。
在形成接触孔之后，形成源极403、漏极404，以及辅助电极405，使得源极403和漏极404通过第一接触孔421和第二接触孔422与有源层401接触。辅助电极405通过第三接触孔423和第四接触孔424连接两个栅极502A和502B以短接两个栅极502A和502B。因此，将同一信号应用至两个栅极502A和502B。在这种情况下，辅助电极405可以由与源极403和漏极404相同的材料形成，使得可以不执行额外工序。
因此，将如上所述形成的双栅极晶体管设置在像素驱动电路、数据驱动电路、或选通驱动电路中，以缩减双栅极晶体管的面积并实现具有窄边框的高分辨率显示面板。
图4C是沿图3E和图3F的M-N线截取的截面图并且是设置在基板100上的三栅极晶体管的截面图。将利用图3E的标号来进行代表性描述。
在图4C中，按图4A的层叠结构中，将栅极添加在源极203与漏极404之间，使得形成三个栅极402A、402B、以及402C与三个沟道层401A。因此，可以省略对和图4A中相同的组件的描述，或者可以简要描述相同组件。
可以在基板100上形成缓冲层101，并且可以在缓冲层上形成有源层401。基板100用于支承和保护显示面板的各种组件。
第一绝缘层102形成在有源层401上，并且三个栅极402A、402B、以及402C形成在第一绝缘层102上。在形成三个栅极402A、402B、以及402C之后，利用三个栅极402A、402B、以及402C作为掩模，在与三个栅极402A、402B、以及402C交叠的区域以外的其它区域中，向有源层401掺杂离子。例如，在P型三栅极晶体管的情况下，与三个栅极402A、402B、以及402C交叠的区域401A是晶体硅(p-Si)，而与三个栅电极402A、402B、以及402C不交叠的区域是P型离子掺杂层401B。在这种情况下，与三个栅电极402A、402B、以及402C交叠的区域也被称为沟道层401A。因此，有源层401由与三个栅极402A、402B、以及402C交叠的沟道层401A和P型离子掺杂层401B形成。而且，因为晶体硅p-Si具有比非晶硅(a-Si)更大的泄露电流，所以为了解决泄漏电流的问题，可以使用轻掺杂漏极(LDD)结构。也就是说，与沟道层相邻的一部分的掺杂浓度局部地降低以抑制电场增加，从而缩减感应至三个栅极402A、402B、以及402C的漏极漏电流。
在三个栅极402A、402B、以及402C上形成第二绝缘层103。在第一绝缘层102和第二绝缘层103上形成接触孔，使得源极403和漏极404与有源层401接触。在这种情况下，允许源极403与有源层401接触的接触孔是第一接触孔421，而允许漏极404与有源层401接触的接触孔是第二接触孔422。
因此，如上所述形成的三栅极晶体管设置在像素驱动电路、数据驱动电路、或选通驱动电路中，以缩减晶体管的泄露电流。
图4D是沿图3G的M’-N’线截取的截面图并且是设置在基板100上的三栅极晶体管的截面图。在图4D中，按图4B的层叠结构中，将栅极添加在源极203与漏极404之间，使得形成三个栅极902A、902B、以及902C和三个沟道层401A。因此，可以省略对和图4B中相同的组件的描述，或者可以简要描述相同组件。
而且，为了短接三个栅极902A、902B、以及902C，在第二绝缘层103上形成第三接触孔423、第四接触孔424、以及第五接触孔425，以暴露三个栅极902A、902B、以及902C的上部。第一接触孔421、第二接触孔422、第三接触孔423、第四接触孔424、以及第五接触孔425通过同一工序形成。
在形成接触孔之后，将源极403、漏极404，以及辅助电极405形成为通过第一接触孔421和第二接触孔422与有源层401接触。辅助电极405通过第三接触孔423、第四接触孔424、以及第五接触孔425连接三个栅极902A、902B、以及902C，以短接三个栅极902A、902B、以及902C。因此，将同一信号应用至三个栅极902A、902B、以及902C。在这种情况下，辅助电极405可以由与源极403和漏极404相同的材料形成，使得可以不执行额外工序。
因此，将如上所述形成的三栅极晶体管设置在像素驱动电路、数据驱动电路、或选通驱动电路中，以缩减三栅极晶体管的面积并实现具有窄边框的高分辨率显示面板。
图5A是例示应用于图1的选通驱动电路的、根据第一实施方式的驱动电路的一部分的视图。
因为选通驱动电路需要将信号顺序输入至与每个像素行连接的栅极，所以选通驱动电路可以由诸如移位寄存器、反相器、以及缓冲器之类的电路构成。例如，根据图3A的第一实施方式和图3B的第二实施方式，选通驱动电路可以包括扫描驱动器和发射驱动器。扫描驱动器将信号传送至第一扫描线SCAN1和第二扫描线SCAN2，而发射驱动器将信号传送至发射线EM。
图5A例示了发射驱动器的一部分，并且设置了根据第一实施方式的九个双栅极晶体管。在这种情况下，由图示电路占据的横轴的长度用GL1表示。即使实现了相同尺寸的晶体管，具有两个栅极的双栅极晶体管也比单栅极晶体管更稳定。因此，设置多个双栅极晶体管以确保器件性能的均匀性。
每个双栅极晶体管都包括有源层201、栅极202、以及第一源极-漏极203。第一源极-漏极203被用于形成双栅极晶体管的源极和漏极。有源层201和栅极202通过利用与形成在像素驱动电路中的有源层401和栅极402相同的材料，而通过同一工序形成。图示的第二源极-漏极204形成在第一源极-漏极203上，根据需要连接栅极202或第一源极-漏极203，或者形成电容器的一个电极。
类似于第一实施方式，栅极202包括与有源层201交叠的部分，和连接两个栅极以将同一信号施加至两个栅极的连接单元。两个栅极和连接单元可以由同一层和同一工序形成。
类似于5A，图5B是例示应用于图1的选通驱动电路的、根据第二实施方式的驱动电路的一部分的视图，并且是发射驱动器的一部分。图5A和图5B所示的发射驱动器局部相同，但双栅极晶体管的结构不同。
为了实现九个双栅极晶体管，每个双栅极晶体管都包括有源层201、栅极202A、第一源极-漏极203、以及辅助电极205。第一源极-漏极203被用于形成双栅极晶体管的源极、漏极、以及辅助电极205。有源层201和栅极202A通过利用与形成在像素驱动电路中的有源层201和栅极202A相同的材料，而通过同一工序形成。第一源极-漏极203和辅助电极205通过利用与形成在每个像素驱动电路上的源极403、漏极404、以及辅助电极405相同的材料，而通过同一工序形成。如上提到，第二源极-漏极204形成在第一源极-漏极203上，根据需要连接栅极202A或第一源极-漏极203，或者形成电容器。
在双栅极晶体管中，包括在图5A的两个栅极202A中的连接单元被去除，并且形成通过形成在两个栅极202A上的接触孔将两个栅极202A短接的辅助电极205。辅助电极205被设置成与有源层201交叠，使得图5B的双栅极晶体管所占据的面积可以被配置为小于图5A的双栅极晶体管所占据的面积。在这种情况下，当辅助电极205实质上交叠有源层201时，辅助电极可以在形成有源层201的区域中与有源层交叠。
也就是说，省略双栅极的两个栅极的连接单元，并且形成辅助电极205，使得由包括九个双栅极晶体管的选通驱动电路占据的水平轴的长度由GL1缩减为GL2。该面积可以比栅极的连接单元所占面积缩小大约九倍。
本公开的实施方式还可以描述如下：
根据本公开的一方面，一种显示面板，该显示面板包括：包括像素区域和非像素区域的基板，以及位于非像素区域上的双栅极晶体管，其中，双栅极晶体管包括串联连接的第一晶体管和第二晶体管，和连接第一晶体管和第二晶体管的两个栅极的辅助电极，并且辅助电极位于与栅极不同的层上。
双栅极晶体管可以包括：位于基板上的有源层，两个栅极，这两个栅极彼此隔开地位于有源层上，以及绝缘层，该绝缘层设置在通过绝缘层中的接触孔连接的两个栅极上。
双栅极晶体管可以包括：位于绝缘层上的源极和漏极，并且源极、漏极、以及辅助电极可以由同一材料形成。
辅助电极可以在设置了有源层401的区域内。
有源层可以由多晶硅形成。
双栅极晶体管可以构成设置在非像素区域中的选通驱动器。
显示面板还可以包括第三栅极晶体管，其中一个晶体管进一步串联连接至双栅极晶体管。
根据本公开另一方面，一种显示面板，该显示面板包括：柔性基板，和位于柔性基板上的多个晶体管，其中，多个晶体管包括多栅极晶体管，其中至少两个晶体管串联连接，并且多栅极晶体管具有通过设置在栅极上的绝缘层中的接触孔彼此连接的多个栅极。
接触孔的数量可以等于或大于多栅极晶体管的数量。
显示面板还可以包括辅助电极，辅助电极位于绝缘层上。
辅助电极可以通过接触孔与栅极接触。
辅助电极可以交叠栅极，并且可以设置在形成栅极的区域中。
多栅极晶体管可包括顶栅结构。
多栅极晶体管可以包括由多晶硅形成的有源层。
根据本公开又一方面，一种薄膜晶体管，该薄膜晶体管包括：在基板上并且具有彼此隔开的两个沟道层的有源层，位于有源层上的第一绝缘层，在第一绝缘层上彼此隔开以形成双栅级结构的两个栅极，以及源极和漏极，该源极和漏极位于有源层上并且有源层位于其间，源极和漏极通过第一绝缘层上的接触孔电连接至有源层，其中，两个栅极通过设置在与两个栅极不同的层上的连接结构彼此电连接。
薄膜晶体管还可以包括第二绝缘层，该第二绝缘层位于第一绝缘层上，其中，连接结构位于第二绝缘层上，以通过第二绝缘层上的接触孔电连接两个栅极。
通过连接结构相连接的薄膜晶体管可以具有比具有双栅级结构的薄膜晶体管的面积更小的面积，在该双栅级结构中，两个栅极在同一层上彼此电连接。
薄膜晶体管的连接结构可以与源极和漏极位于同一层上。
薄膜晶体管的连接结构可以设置在形成有源层的区域内。
有源层可以由多晶硅形成。
尽管参照附图，对本公开的实施方式进行了详细描述，但本公开不限于此，而是可以不脱离本公开的技术构思的情况下，按许多不同形式来具体实施。因此，本公开的实施方式仅出于例示性目的来提供，而非旨在限制本公开的技术精神。本公开的技术精神的范围不限于此。因此，应当明白，上述实施方式在所有方面都是例示性的，并且不限制本公开。本公开的保护范围应当基于下列所附权利要求来解释，并且应当清楚，包括在等同于其的范围内的所有技术精神都被包括在本公开的保护范围内。
相关申请的交叉引用
本申请要求保护2016年11月30日在韩国知识产权局提交的韩国专利申请No.10-2016-0161502的优先权，其公开通过引用并入于此。

Claims (20)

1.一种显示面板，该显示面板包括：
基板，所述基板包括像素区域和非像素区域；以及
双栅极晶体管，所述双栅极晶体管位于所述非像素区域上，
其中，所述双栅极晶体管包括串联连接的第一晶体管和第二晶体管，以及连接所述第一晶体管和所述第二晶体管的两个栅极的辅助电极，并且
所述辅助电极与所述栅极位于不同的层上。
2.根据权利要求1所述的显示面板，其中，所述双栅极晶体管包括：
有源层，所述有源层位于所述基板上，
所述两个栅极，这两个栅极彼此隔开地位于所述有源层上；以及
绝缘层，所述绝缘层设置在通过所述绝缘层中的接触孔相连接的所述两个栅极上。
3.根据权利要求2所述的显示面板，其中，所述双栅极晶体管包括位于所述绝缘层上的源极和漏极，并且
所述源极、所述漏极、以及所述辅助电极由同一材料形成。
4.根据权利要求2所述的显示面板，其中，所述辅助电极位于设置有所述有源层的区域内。
5.根据权利要求2所述的显示面板，其中，所述有源层由多晶硅形成。
6.根据权利要求1所述的显示面板，其中，所述双栅极晶体管构成设置在所述非像素区域中的选通驱动器。
7.根据权利要求1所述的显示面板，所述显示面板还包括：
第三栅极晶体管，在所述第三栅极晶体管中一个晶体管还串联连接至所述双栅极晶体管。
8.一种显示面板，该显示面板包括：
柔性基板；以及
多个晶体管，所述多个晶体管位于所述柔性基板上，
其中，所述多个晶体管包括多栅极晶体管，在所述多栅极晶体管中至少两个晶体管串联连接，并且所述多栅极晶体管具有多个栅极，所述多个栅极通过设置在所述栅极上的绝缘层中的接触孔彼此连接。
9.根据权利要求8所述的显示面板，其中，所述接触孔的数量等于或大于所述多栅极晶体管的数量。
10.根据权利要求8所述的显示面板，所述显示面板还包括：
辅助电极，所述辅助电极位于所述绝缘层上。
11.根据权利要求10所述的显示面板，其中，所述辅助电极通过所述接触孔与所述栅极接触。
12.根据权利要求10所述的显示面板，其中，所述辅助电极与所述栅极交叠，并且设置在形成所述栅极的区域中。
13.根据权利要求8所述的显示面板，其中，所述多栅极晶体管包括顶栅结构。
14.根据权利要求13所述的显示面板，其中，所述多栅极晶体管包括由多晶硅形成的有源层。
15.一种薄膜晶体管，该薄膜晶体管包括：
有源层，所述有源层位于基板上并且具有彼此隔开的两个沟道层；
第一绝缘层，所述第一绝缘层位于所述有源层上；
两个栅极，所述两个栅极在所述第一绝缘层上彼此隔开，以形成双栅级结构；以及
源极和漏极，所述源极和漏极位于所述有源层上并且所述有源层位于其间，所述源极和漏极通过所述第一绝缘层中的接触孔电连接至所述有源层，
其中，所述两个栅极通过设置在与所述两个栅极不同的层上的连接结构彼此电连接。
16.根据权利要求15所述的薄膜晶体管，所述薄膜晶体管包括：
第二绝缘层，所述第二绝缘层位于所述第一绝缘层上，
其中，所述连接结构位于所述第二绝缘层上，以通过所述第二绝缘层上的接触孔将两个栅极电连接。
17.根据权利要求16所述的薄膜晶体管，其中，通过所述连接结构相连接的所述薄膜晶体管具有比具有其中两个栅极在同一层上彼此电连接的双栅级结构的薄膜晶体管的面积更小的面积。
18.根据权利要求15所述的薄膜晶体管，其中，所述连接结构与所述源极和所述漏极位于同一层上。
19.根据权利要求15所述的薄膜晶体管，其中，所述连接结构设置在形成所述有源层的区域内。
20.根据权利要求15所述的薄膜晶体管，其中，所述有源层由多晶硅形成。
CN201711236276.XA 2016-11-30 2017-11-30 薄膜晶体管和使用该薄膜晶体管的显示面板 Active CN108122930B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0161502 2016-11-30
KR1020160161502A KR102676492B1 (ko) 2016-11-30 2016-11-30 박막 트랜지스터 및 이를 이용한 표시패널

Publications (2)

Publication Number Publication Date
CN108122930A true CN108122930A (zh) 2018-06-05
CN108122930B CN108122930B (zh) 2022-01-28

Family

ID=62190513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711236276.XA Active CN108122930B (zh) 2016-11-30 2017-11-30 薄膜晶体管和使用该薄膜晶体管的显示面板

Country Status (3)

Country Link
US (1) US10211270B2 (zh)
KR (1) KR102676492B1 (zh)
CN (1) CN108122930B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN110782795A (zh) * 2019-04-24 2020-02-11 友达光电股份有限公司 像素阵列基板
CN111179859A (zh) * 2020-03-16 2020-05-19 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN111341788A (zh) * 2018-12-18 2020-06-26 乐金显示有限公司 薄膜晶体管及显示面板
CN111508435A (zh) * 2020-04-29 2020-08-07 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN111754873A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111883545A (zh) * 2020-08-31 2020-11-03 武汉华星光电技术有限公司 薄膜晶体管基板及显示面板
WO2020233024A1 (zh) * 2019-05-21 2020-11-26 合肥维信诺科技有限公司 像素电路和显示装置
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN112987420A (zh) * 2019-12-17 2021-06-18 京东方科技集团股份有限公司 像素电路布局结构、显示面板和显示装置
CN114220382A (zh) * 2021-12-10 2022-03-22 湖北长江新型显示产业创新中心有限公司 像素驱动电路、显示面板和显示装置
WO2022178842A1 (zh) * 2021-02-26 2022-09-01 京东方科技集团股份有限公司 薄膜晶体管、显示面板及显示装置
WO2024077536A1 (en) * 2022-10-13 2024-04-18 Boe Technology Group Co., Ltd. Pixel driving circuit, array substrate, and display apparatus

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
CN108133690B (zh) * 2016-12-01 2020-03-31 元太科技工业股份有限公司 电泳式显示器装置
CN106875893B (zh) * 2017-03-07 2019-03-15 京东方科技集团股份有限公司 像素电路和具有该像素电路的显示装置
CN107293256B (zh) * 2017-07-17 2019-08-06 武汉天马微电子有限公司 一种像素电路、电致发光显示面板及显示装置
CN107452339B (zh) * 2017-07-31 2019-08-09 上海天马有机发光显示技术有限公司 像素电路、其驱动方法、有机发光显示面板及显示装置
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN107481668B (zh) * 2017-09-01 2020-07-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR102600041B1 (ko) * 2018-06-07 2023-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110289308B (zh) * 2019-06-28 2022-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN111048043A (zh) * 2019-11-26 2020-04-21 昆山国显光电有限公司 Oled像素电路及显示装置
CN111091783B (zh) * 2019-12-24 2022-02-15 武汉天马微电子有限公司 有机发光显示面板和显示装置
CN113284909B (zh) * 2020-02-18 2024-02-13 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示设备
KR20210107960A (ko) * 2020-02-24 2021-09-02 삼성디스플레이 주식회사 표시 패널
CN111199709A (zh) * 2020-03-02 2020-05-26 京东方科技集团股份有限公司 一种像素驱动电路及其控制方法、显示面板
KR20210119611A (ko) 2020-03-24 2021-10-06 삼성디스플레이 주식회사 표시 장치
CN111508974B (zh) * 2020-04-26 2023-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、移位寄存器单元、显示面板
CN111429843B (zh) * 2020-04-30 2021-09-24 京东方科技集团股份有限公司 显示基板、显示装置
CN111627387B (zh) * 2020-06-24 2022-09-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置
CN115066755A (zh) * 2020-09-21 2022-09-16 京东方科技集团股份有限公司 显示基板及显示装置
CN114038420B (zh) * 2021-11-30 2023-04-07 上海天马微电子有限公司 一种显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617352A (zh) * 2007-04-24 2009-12-30 夏普株式会社 显示装置用基板、显示装置以及配线基板
CN104966696A (zh) * 2015-05-06 2015-10-07 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105006486A (zh) * 2014-04-24 2015-10-28 Nlt科技股份有限公司 薄膜晶体管以及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5550701A (en) * 1994-08-30 1996-08-27 International Rectifier Corporation Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode
US6075271A (en) * 1998-03-03 2000-06-13 Motorola, Inc. Semiconductor device inhibiting parasitic effects during electrostatic discharge
US6005797A (en) * 1998-03-20 1999-12-21 Micron Technology, Inc. Latch-up prevention for memory cells
KR100495023B1 (ko) * 2000-12-28 2005-06-14 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP2002280463A (ja) * 2001-03-16 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003051556A (ja) * 2001-08-03 2003-02-21 Sanyo Electric Co Ltd 半導体記憶装置
US7535056B2 (en) * 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
DE102005028396B4 (de) * 2005-04-29 2009-03-05 Texas Instruments Deutschland Gmbh Transpondervorrichtung und Reifendrucküberwachungssystem mit Transpondervorrichtung
US8330159B2 (en) * 2007-11-01 2012-12-11 Texas Instruments Incorporated Mask design elements to aid circuit editing and mask redesign
US7880236B2 (en) * 2008-07-28 2011-02-01 Advanced Micro Devices, Inc. Semiconductor circuit including a long channel device and a short channel device
JP2011024094A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 半導体装置、高周波回路、および高周波電力増幅装置
JP5774911B2 (ja) * 2011-06-01 2015-09-09 株式会社ジャパンディスプレイ 表示装置
US9299699B2 (en) * 2013-03-13 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate and complementary varactors in FinFET process
US9299640B2 (en) * 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
US9349719B2 (en) * 2014-09-11 2016-05-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617352A (zh) * 2007-04-24 2009-12-30 夏普株式会社 显示装置用基板、显示装置以及配线基板
CN105006486A (zh) * 2014-04-24 2015-10-28 Nlt科技股份有限公司 薄膜晶体管以及显示装置
CN104966696A (zh) * 2015-05-06 2015-10-07 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341788A (zh) * 2018-12-18 2020-06-26 乐金显示有限公司 薄膜晶体管及显示面板
CN111341788B (zh) * 2018-12-18 2023-11-03 乐金显示有限公司 薄膜晶体管及显示面板
CN110782795A (zh) * 2019-04-24 2020-02-11 友达光电股份有限公司 像素阵列基板
US10903245B2 (en) 2019-04-24 2021-01-26 Au Optronics Corporation Pixel array substrate
WO2020233024A1 (zh) * 2019-05-21 2020-11-26 合肥维信诺科技有限公司 像素电路和显示装置
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN112987420A (zh) * 2019-12-17 2021-06-18 京东方科技集团股份有限公司 像素电路布局结构、显示面板和显示装置
WO2021185015A1 (zh) * 2020-03-16 2021-09-23 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
CN111179859A (zh) * 2020-03-16 2020-05-19 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
US11893938B2 (en) 2020-03-16 2024-02-06 Boe Technology Group Co., Ltd. Pixel circuit, display panel and display apparatus
CN111508435A (zh) * 2020-04-29 2020-08-07 昆山国显光电有限公司 像素驱动电路、显示面板及终端设备
CN111754873A (zh) * 2020-06-24 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN111883545B (zh) * 2020-08-31 2022-07-29 武汉华星光电技术有限公司 薄膜晶体管基板及显示面板
CN111883545A (zh) * 2020-08-31 2020-11-03 武汉华星光电技术有限公司 薄膜晶体管基板及显示面板
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
WO2022178842A1 (zh) * 2021-02-26 2022-09-01 京东方科技集团股份有限公司 薄膜晶体管、显示面板及显示装置
GB2610946A (en) * 2021-02-26 2023-03-22 Boe Technology Group Co Ltd Thin film transistor, display panel and display device
CN114220382A (zh) * 2021-12-10 2022-03-22 湖北长江新型显示产业创新中心有限公司 像素驱动电路、显示面板和显示装置
CN114220382B (zh) * 2021-12-10 2023-05-05 湖北长江新型显示产业创新中心有限公司 像素驱动电路、显示面板和显示装置
WO2024077536A1 (en) * 2022-10-13 2024-04-18 Boe Technology Group Co., Ltd. Pixel driving circuit, array substrate, and display apparatus

Also Published As

Publication number Publication date
CN108122930B (zh) 2022-01-28
KR20180061860A (ko) 2018-06-08
US10211270B2 (en) 2019-02-19
KR102676492B1 (ko) 2024-06-18
US20180151650A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
CN108122930A (zh) 薄膜晶体管和使用该薄膜晶体管的显示面板
US11600234B2 (en) Display substrate and driving method thereof
US10216057B2 (en) Array substrate and manufacturing method thereof, display panel and display device
EP4398301A2 (en) Substrate for display device and display device including the same
CN107658386A (zh) 具有用于防止有机材料溢出的结构的显示装置
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
CN112038358A (zh) 显示设备
CN108255355A (zh) 内嵌式触控显示面板
EP4002337A1 (en) Display substrate, display panel, and display device
JP2022013773A (ja) 表示装置
CN110289270A (zh) 阵列基板及其制造方法、显示装置
US20240147785A1 (en) Display Substrate and Preparation Method Therefor, and Display Apparatus
EP4131408A1 (en) Display substrate and preparation method therefor, and display device
CN114882841B (zh) 显示基板以及显示装置
EP4203053A1 (en) Display substrate and preparation method therefor, and display apparatus
JP2006098641A (ja) 薄膜半導体装置、電気光学装置、および電子機器
CN115394201A (zh) 显示面板和显示装置
KR20180074164A (ko) 유기 발광 표시 장치
CN116994527A (zh) 显示装置及其制备方法
US11963418B2 (en) Display device
US20240212616A1 (en) Display Device Including Stage Transistor
US20240221637A1 (en) Display device
US20240121997A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
WO2023159511A1 (zh) 显示基板及其制备方法、显示装置
US20240257737A1 (en) Display apparatus operated with low refresh rate and method of driving the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant