CN108122757A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN108122757A CN108122757A CN201611073169.5A CN201611073169A CN108122757A CN 108122757 A CN108122757 A CN 108122757A CN 201611073169 A CN201611073169 A CN 201611073169A CN 108122757 A CN108122757 A CN 108122757A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor structure
- grid metal
- germanium
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052797 bismuth Inorganic materials 0.000 claims description 6
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 229910000859 α-Fe Inorganic materials 0.000 claims description 5
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 4
- 239000002253 acid Substances 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052744 lithium Inorganic materials 0.000 claims description 2
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical group [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 claims 1
- 239000002019 doping agent Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002902 BiFeO3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910012463 LiTaO3 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明揭示了一种半导体结构及其制造方法。在本发明提供的半导体结构的制造方法中，包括提供一衬底；在所述衬底上形成鳍式结构；在所述衬底上暴露的所述鳍式结构的两侧形成硅锗层；在所述硅锗层背离所述鳍式结构的一侧形成侧墙；在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层；在所述第一栅极金属层背离所述侧墙的一侧形成铁电层；以及在所述铁电层背离所述第一栅极金属层的一侧形成第二栅极金属层。由此获得的半导体结构，能够改善现有技术中短沟道的掺杂物浓度大，对半导体结构的短沟道产生短沟道损伤(SCE)的状况，并且可以降低接触电阻，从而获得更低的电源电压(Vdd)，显著提高了半导体结构的性能。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构及其制造方法。
背景技术
在先进互补金属氧化物半导体(CMOS)产业中，随着22nm及更小尺寸的到来，为了改善短沟道效应并提高器件的性能，鳍式场效应晶体管(Fin Field-effect transistor，FinFET)由其独特的结构被广泛的采用。
FinFET是一种特殊的金属氧化物半导体场效应管，其结构通常是在绝缘体上硅基片上形成，包括狭窄而独立的硅条，作为垂直的沟道结构，也称为鳍片，在鳍片的两侧设置有栅极结构。具体如图1所示，现有技术中的一种FinFET的结构包括：衬底10、源极11、漏极12、鳍片13及围绕在鳍片13两侧及上方的栅极结构14。
但是，FinFET依旧存在着需要被改善之处，例如，接触电阻较高，在制造过程中会造成短沟道损伤等。
发明内容
本发明的目的在于提供一种半导体结构及其制造方法，改善短沟道损伤，降低接触电阻。
为解决所述技术问题，本发明提供一种半导体结构的制造方法，包括：
提供一衬底；
在所述衬底上形成鳍式结构；
在所述衬底上暴露的所述鳍式结构的两侧形成硅锗层；
在所述硅锗层背离所述鳍式结构的一侧形成侧墙；
在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层；
在所述第一栅极金属层背离所述侧墙的一侧形成铁电层；以及
在所述铁电层背离所述第一栅极金属层的一侧形成第二栅极金属层。
可选的，对于所述的半导体结构的制造方法，所述硅锗层的宽度为5nm-50nm。
可选的，对于所述的半导体结构的制造方法，所述衬底上具有第一氧化层，所述鳍式结构贯穿所述第一氧化层，所述鳍式结构的上表面高于所述第一氧化层的上表面。
可选的，对于所述的半导体结构的制造方法，在所述硅锗层背离所述鳍式结构的一侧形成侧墙的步骤包括：
在所述鳍式结构上形成掩膜层；
形成侧墙材料层，所述侧墙材料层覆盖所述掩膜层、硅锗层及所述第一氧化层；
形成牺牲层，所述牺牲层覆盖所述侧墙材料层；
去除位于所述第一氧化层上的牺牲层和侧墙材料层，并去除位于掩膜层上方的牺牲层，剩余的侧墙材料层覆盖所述掩膜层和硅锗层，剩余的牺牲层位于所述侧墙材料层背离所述硅锗层的一侧；
在所述第一氧化层上形成第二氧化层；
去除所述牺牲层高于所述鳍式结构的部分和侧墙材料层高于所述鳍式结构的部分，暴露出所述掩膜层，剩余的所述侧墙材料层形成侧墙。
可选的，对于所述的半导体结构的制造方法，在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层的步骤包括：
去除所述牺牲层以形成开口；
在所述开口中形成第一栅极金属层。
可选的，对于所述的半导体结构的制造方法，所述第一栅极金属层的宽度为
可选的，对于所述的半导体结构的制造方法，在所述第一栅极金属层背离所述侧墙的一侧形成铁电层的步骤包括：
减薄所述第二氧化层的部分厚度；
采用原子层沉积工艺在所述第二氧化层上形成铁电材料层；
刻蚀所述铁电材料层形成所述铁电层。
可选的，对于所述的半导体结构的制造方法，所述铁电层的材料为铁酸铋或钽酸锂。
可选的，对于所述的半导体结构的制造方法，所述铁电层的宽度为1nm-20nm。
可选的，对于所述的半导体结构的制造方法，所述第二栅极金属层的宽度为
本发明还提供一种半导体结构，包括：
一衬底，
位于所述衬底上的鳍式结构；
位于所述衬底上暴露的所述鳍式结构两侧的硅锗层；
位于所述硅锗层背离所述鳍式结构的一侧的侧墙；
位于所述侧墙背离所述硅锗层的一侧的第一栅极金属层；
位于所述第一栅极金属层背离所述侧墙的一侧的铁电层；
位于所述铁电层背离所述第一栅极金属层的一侧的第二栅极金属层。
可选的，对于所述的半导体结构，所述硅锗层的宽度为5nm-50nm。
可选的，对于所述的半导体结构，所述衬底上具有第一氧化层，所述鳍式结构贯穿所述第一氧化层，所述鳍式结构的上表面高于所述第一氧化层的上表面。
可选的，对于所述的半导体结构，所述第一栅极金属层的宽度为
可选的，对于所述的半导体结构，所述铁电层的材料为铁酸铋或钽酸锂。
可选的，对于所述的半导体结构，所述铁电层的宽度为1nm-20nm。
可选的，对于所述的半导体结构，所述第二栅极金属层的宽度为
本发明提供的半导体结构的制造方法中，包括提供一衬底；在所述衬底上形成鳍式结构；在所述衬底上暴露的所述鳍式结构的两侧形成硅锗层；在所述硅锗层背离所述鳍式结构的一侧形成侧墙；在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层；在所述第一栅极金属层背离所述侧墙的一侧形成铁电层；以及在所述铁电层背离所述第一栅极金属层的一侧形成第二栅极金属层。由此获得的半导体结构，能够改善现有技术中短沟道的掺杂物浓度大，对半导体结构的短沟道产生短沟道损伤(SCE)的状况，并且可以降低接触电阻，从而获得更低的电源电压(Vdd)，显著提高了半导体结构的性能。
附图说明
图1为现有技术中FinFET器件结构的示意图；
图2为本发明中半导体结构的制造方法的流程图；
图3为本发明中一实施例中提供的衬底的示意图；
图4为本发明中一实施例中形成鳍式结构的示意图；
图5为本发明中一实施例中在鳍式结构两侧形成硅锗层的示意图；
图6-图8为本发明中一实施例中形成侧墙的示意图；
图9为本发明中一实施例中形成第一栅极金属层的示意图；
图10为本发明一实施例中形成铁电层的示意图；
图11为本发明一实施例中形成第二栅极金属层的示意图。
具体实施方式
下面将结合示意图对本发明的半导体结构及其制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想是，提供一种半导体结构的制造方法，以提高半导体结构(例如CMOS结构)的性能。所述半导体结构的制造方法包括：
步骤S11，提供一衬底；
步骤S12，在所述衬底上形成鳍式结构；
步骤S13，在所述衬底上暴露的所述鳍式结构的两侧形成硅锗层；
步骤S14，在所述硅锗层背离所述鳍式结构的一侧形成侧墙；
步骤S15，在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层；
步骤S16，在所述第一栅极金属层背离所述侧墙的一侧形成铁电层；以及
步骤S17，在所述铁电层背离所述第一栅极金属层的一侧形成第二栅极金属层。
下面结合图2-图11对本发明的半导体结构及其制造方法进行详细说明。其中图2为本发明一实施例中的半导体结构的制造方法的流程图；图3-图11为本发明一实施例中半导体结构的制造方法在制造过程中的结构示意图。
请参考图2和图3，在本发明的半导体结构的制造方法中，具体的，对于步骤S11，所述衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，衬底100选用单晶硅材料构成。在所述衬底100中还可以形成有埋层(图中未示出)等。此外，对于PMOS而言，所述衬底100中还可以形成有N阱(图中未示出)，并且在形成栅极结构之前，可以对整个N阱进行一次或多次小剂量硼注入，用于调整PMOS的阈值电压Vth。
如图4所示，所述步骤S12为在所述衬底100上形成鳍式结构102；具体的，可以首先在所述衬底100上形成一掩膜层101，所述掩膜层位于将要形成鳍式结构102的区域处，然后以该掩膜层101为掩膜，刻蚀所述衬底100，形成一突起作为鳍式结构102，之后，在所述衬底100上形成第一氧化层103，例如为氧化硅，所述第一氧化层103可以是沉积工艺形成，也可以是热氧化工艺形成。所述第一氧化层103覆盖所述鳍式结构102的部分厚度，即所述鳍式结构102贯穿所述第一氧化层103，所述鳍式结构102的上表面高于所述第一氧化层103的上表面。根据需要，还可以对所述鳍式结构102进行重掺杂处理，当然，掺杂剂量在此并不做限定，本领域技术人员可以依据需要灵活选择。
然后，请参考图5，步骤S13为在所述衬底100上暴露的所述鳍式结构102两侧形成硅锗(SiGe)层104；本步骤S13可以采用现有技术完成，例如利用含硅气体与含锗气体进行化学气相沉积(CVD)来完成。例如，所述硅锗层104的宽度(即图中所示在横向的尺寸，下同)可以为5nm-50nm，以较佳的实现其调整应力的作用。
步骤S14为在所述硅锗层104背离所述鳍式结构102的一侧形成侧墙106；具体的，请参考图6，首先形成侧墙材料层1051，所述侧墙材料层1051覆盖所述掩膜层101、硅锗层104及所述第一氧化层103；所述侧墙材料层1051例如为高K介质层，介电常数可以是大于等于10。这里所述侧墙材料层1051主要形成在靠近所述硅锗层104处，如图6所示，在远离硅锗层104处的第一氧化层103上的侧墙材料层1051并不多。
然后，形成牺牲层106，所述牺牲层106覆盖所述侧墙材料层1051；在本发明实施例中，所述牺牲层106的材料例如为多晶硅，所述牺牲层106将在之后去除，以便于形成第一栅极金属层108(如图9所示)。
当然，也可以是在侧墙材料层1051形成后，执行一步刻蚀过程，将位于第一氧化层103上的一薄层去除，再形成牺牲层106。
接着，请参考图7，去除位于所述第一氧化层103上的牺牲层106和侧墙材料层1051，并去除位于掩膜层101上方的牺牲层106，剩余的侧墙材料层1051覆盖所述掩膜层101和硅锗层104，剩余的牺牲层106位于所述侧墙材料层1051背离所述硅锗层104的一侧，形成如图7所示的结构，这一过程可以经由湿法刻蚀形成。在此，由于牺牲层106下方的侧墙材料层较薄，且不会对后续工艺产生不良影响，故并未图示。
之后，请参考图8，在所述第一氧化层103上形成第二氧化层107；所述第二氧化层107的材料可以与第一氧化层103一致，例如为氧化硅。
在形成第二氧化层107之后，执行一步平台化工艺，去除所述牺牲层106高于所述鳍式结构102的部分和侧墙材料层1051高于所述鳍式结构102的部分，暴露出所述掩膜层101，剩余的所述侧墙材料层1051形成侧墙105。
具体的，对于步骤S15，请参考图9，在所述侧墙105背离所述硅锗层104的一侧形成第一栅极金属层108，可以是先将所述牺牲层106去除以形成开口，例如可以是采用湿法刻蚀完成；然后在所述开口中形成第一栅极金属层108，可以采用溅射工艺形成，所述第一栅极金属层108的宽度为
之后，如图10所示，对于步骤S16，在所述第一栅极金属层108背离所述侧墙105的一侧形成铁电层109，可以是减薄所述第二氧化107层的部分厚度，可以采用湿法刻蚀完成，然后采用原子层沉积工艺在所述第二氧化层107上形成铁电材料层，之后进一步刻蚀铁电材料层形成所述铁电层109。具体的，所述铁电层的宽度为1nm-20nm，所述铁电层109的材料可以为铁酸铋(BiFeO3)或钽酸锂(LiTaO3)，当然，也可以是其他的铁电物质，本发明在此不进行一一列举。
最后，请参考图11，进行步骤S17，在所述铁电层109背离所述第一栅极金属层108的一侧形成第二栅极金属层110，所述第二栅极金属层110的宽度为
至此，本发明的半导体结构制造完成，请继续参考图11，本发明的半导体结构包括：
一衬底100；
位于所述衬底100上的第一氧化层103；
位于所述衬底100上贯穿所述第一氧化层103的鳍式结构102；
位于所述衬底100上暴露的所述鳍式结构102两侧的硅锗层104，具体的，所述硅锗层104的宽度为5nm-50nm；
位于所述硅锗层104背离所述鳍式结构102的一侧的侧墙105；
位于所述侧墙105背离所述硅锗层104的一侧的第一栅极金属层108，具体的，所述第一栅极金属层108的宽度为
位于所述第一氧化层103上的第二氧化层107；
位于所述衬底100上(具体是位于所述第二氧化层107上)第一栅极金属层108背离所述侧墙105的一侧的铁电层109，具体的，所述铁电层109的材料为铁酸铋或钽酸锂，所述铁电层的宽度为1nm-20nm；
位于铁电层109背离所述第一栅极金属层108的一侧的第二栅极金属层110，具体的，所述第二栅极金属层110的宽度为
综上所述，本发明提供的半导体结构的制造方法中，包括提供一衬底；在所述衬底上形成鳍式结构；在所述衬底上暴露的所述鳍式结构的两侧形成硅锗层；在所述硅锗层背离所述鳍式结构的一侧形成侧墙；在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层；在所述第一栅极金属层背离所述侧墙的一侧形成铁电层；以及在所述铁电层背离所述第一栅极金属层的一侧形成第二栅极金属层。由此获得的半导体结构，能够改善现有技术中短沟道的掺杂物浓度大，对半导体结构的短沟道产生短沟道损伤(SCE)的状况，并且可以降低接触电阻，从而获得更低的电源电压(Vdd)，显著提高了半导体结构的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (17)
1.一种半导体结构的制造方法，包括：
提供一衬底；
在所述衬底上形成鳍式结构；
在所述衬底上暴露的所述鳍式结构的两侧形成硅锗层；
在所述硅锗层背离所述鳍式结构的一侧形成侧墙；
在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层；
在所述第一栅极金属层背离所述侧墙的一侧形成铁电层；以及
在所述铁电层背离所述第一栅极金属层的一侧形成第二栅极金属层。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，所述硅锗层的宽度为5nm-50nm。
3.如权利要求1所述的半导体结构的制造方法，其特征在于，所述衬底上具有第一氧化层，所述鳍式结构贯穿所述第一氧化层，所述鳍式结构的上表面高于所述第一氧化层的上表面。
4.如权利要求3所述的半导体结构的制造方法，其特征在于，在所述硅锗层背离所述鳍式结构的一侧形成侧墙的步骤包括：
在所述鳍式结构上形成掩膜层；
形成侧墙材料层，所述侧墙材料层覆盖所述掩膜层、硅锗层及所述第一氧化层；
形成牺牲层，所述牺牲层覆盖所述侧墙材料层；
去除位于所述第一氧化层上的牺牲层和侧墙材料层，并去除位于掩膜层上方的牺牲层，剩余的侧墙材料层覆盖所述掩膜层和硅锗层，剩余的牺牲层位于所述侧墙材料层背离所述硅锗层的一侧；
在所述第一氧化层上形成第二氧化层；
去除所述牺牲层高于所述鳍式结构的部分和侧墙材料层高于所述鳍式结构的部分，暴露出所述掩膜层，剩余的所述侧墙材料层形成侧墙。
5.如权利要求4所述的半导体结构的制造方法，其特征在于，在所述侧墙背离所述硅锗层的一侧形成第一栅极金属层的步骤包括：
去除所述牺牲层以形成开口；
在所述开口中形成第一栅极金属层。
6.如权利要求1或5所述的半导体结构的制造方法，其特征在于，所述第一栅极金属层的宽度为
7.如权利要求4所述的半导体结构的制造方法，其特征在于，在所述第一栅极金属层背离所述侧墙的一侧形成铁电层的步骤包括：
减薄所述第二氧化层的部分厚度；
采用原子层沉积工艺在所述第二氧化层上形成铁电材料层；
刻蚀所述铁电材料层形成所述铁电层。
8.如权利要求1所述的半导体结构的制造方法，其特征在于，所述铁电层的材料为铁酸铋或钽酸锂。
9.如权利要求1所述的半导体结构的制造方法，其特征在于，所述铁电层的宽度为1nm-20nm。
10.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第二栅极金属层的宽度为
11.一种半导体结构，包括：
一衬底，
位于所述衬底上的鳍式结构；
位于所述衬底上暴露的所述鳍式结构两侧的硅锗层；
位于所述硅锗层背离所述鳍式结构的一侧的侧墙；
位于所述侧墙背离所述硅锗层的一侧的第一栅极金属层；
位于所述第一栅极金属层背离所述侧墙的一侧的铁电层；
位于所述铁电层背离所述第一栅极金属层的一侧的第二栅极金属层。
12.如权利要求11所述的半导体结构，其特征在于，所述硅锗层的宽度为5nm-50nm。
13.如权利要求11所述的半导体结构，其特征在于，所述衬底上具有第一氧化层，所述鳍式结构贯穿所述第一氧化层，所述鳍式结构的上表面高于所述第一氧化层的上表面。
14.如权利要求11所述的半导体结构，其特征在于，所述第一栅极金属层的宽度为
15.如权利要求11所述的半导体结构，其特征在于，所述铁电层的材料为铁酸铋或钽酸锂。
16.如权利要求11所述的半导体结构，其特征在于，所述铁电层的宽度为1nm-20nm。
17.如权利要求11所述的半导体结构，其特征在于，所述第二栅极金属层的宽度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611073169.5A CN108122757B (zh) | 2016-11-29 | 2016-11-29 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611073169.5A CN108122757B (zh) | 2016-11-29 | 2016-11-29 | 半导体结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108122757A true CN108122757A (zh) | 2018-06-05 |
| CN108122757B CN108122757B (zh) | 2019-07-02 |
Family
ID=62226690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611073169.5A Active CN108122757B (zh) | 2016-11-29 | 2016-11-29 | 半导体结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108122757B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081761A (zh) * | 2019-12-16 | 2020-04-28 | 电子科技大学 | 具有抗辐射加固结构的低功耗晶体管器件及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112103243B (zh) * | 2020-11-03 | 2021-02-19 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091551B1 (en) * | 2005-04-13 | 2006-08-15 | International Business Machines Corporation | Four-bit FinFET NVRAM memory device |
| US20110053328A1 (en) * | 2007-05-25 | 2011-03-03 | Macronix International Co., Ltd. | Method for manufacturing memory cell |
| CN102881724A (zh) * | 2011-07-15 | 2013-01-16 | 中国科学院微电子研究所 | 多栅晶体管及其制造方法 |
| US8889500B1 (en) * | 2013-08-06 | 2014-11-18 | Globalfoundries Inc. | Methods of forming stressed fin channel structures for FinFET semiconductor devices |
| CN104425599A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20150091081A1 (en) * | 2013-09-27 | 2015-04-02 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
-
2016
- 2016-11-29 CN CN201611073169.5A patent/CN108122757B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091551B1 (en) * | 2005-04-13 | 2006-08-15 | International Business Machines Corporation | Four-bit FinFET NVRAM memory device |
| US20110053328A1 (en) * | 2007-05-25 | 2011-03-03 | Macronix International Co., Ltd. | Method for manufacturing memory cell |
| CN102881724A (zh) * | 2011-07-15 | 2013-01-16 | 中国科学院微电子研究所 | 多栅晶体管及其制造方法 |
| US8889500B1 (en) * | 2013-08-06 | 2014-11-18 | Globalfoundries Inc. | Methods of forming stressed fin channel structures for FinFET semiconductor devices |
| CN104425599A (zh) * | 2013-08-27 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| US20150091081A1 (en) * | 2013-09-27 | 2015-04-02 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081761A (zh) * | 2019-12-16 | 2020-04-28 | 电子科技大学 | 具有抗辐射加固结构的低功耗晶体管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108122757B (zh) | 2019-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10833156B2 (en) | Self-forming spacers using oxidation | |
| TWI545761B (zh) | 半導體元件與其形成方法及ｐ型金氧半電晶體 | |
| KR101390572B1 (ko) | 높은 이동도 및 변형 채널을 갖는 ＦｉｎＦＥＴ | |
| US10312155B2 (en) | FinFET device and fabrication method thereof | |
| US7435657B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US9496397B2 (en) | FinFet device with channel epitaxial region | |
| US9530871B1 (en) | Method for fabricating a semiconductor device | |
| CN103858215A (zh) | 非平坦晶体管以及其制造的方法 | |
| CN104701171B (zh) | 鳍式场效应晶体管及其形成方法 | |
| JP2014506726A (ja) | ソース／ドレイン・バッファを有する応力付与チャネル型ｆｅｔ | |
| JP6173083B2 (ja) | 電界効果半導体デバイスを製造する方法 | |
| CN103855096B (zh) | Cmos晶体管的形成方法 | |
| US8928082B2 (en) | JLT (junction-less transistor) device and method for fabricating the same | |
| CN108122757B (zh) | 半导体结构及其制造方法 | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| US8884346B2 (en) | Semiconductor structure | |
| CN108807179A (zh) | 半导体结构及其形成方法 | |
| TWI416727B (zh) | Ｐ型金屬氧化層半導體場效電晶體及其製造方法 | |
| WO2012135986A1 (zh) | 一种制作晶体管和半导体器件的方法 | |
| US20230037719A1 (en) | Methods of forming bottom dielectric isolation layers | |
| CN111162074B (zh) | 半导体结构及其形成方法 | |
| CN107978527A (zh) | 半导体结构及其制造方法 | |
| CN104167363A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
| CN104979197A (zh) | 鳍式场效应晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |