JP6173083B2 - 電界効果半導体デバイスを製造する方法 - Google Patents

電界効果半導体デバイスを製造する方法 Download PDF

Info

Publication number
JP6173083B2
JP6173083B2 JP2013149246A JP2013149246A JP6173083B2 JP 6173083 B2 JP6173083 B2 JP 6173083B2 JP 2013149246 A JP2013149246 A JP 2013149246A JP 2013149246 A JP2013149246 A JP 2013149246A JP 6173083 B2 JP6173083 B2 JP 6173083B2
Authority
JP
Japan
Prior art keywords
layer
gate structure
silicon
providing
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013149246A
Other languages
English (en)
Other versions
JP2014042008A (ja
Inventor
リーズベト・ウィッテルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2014042008A publication Critical patent/JP2014042008A/ja
Application granted granted Critical
Publication of JP6173083B2 publication Critical patent/JP6173083B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、概して電界効果半導体デバイス、例えば電界効果トランジスタ（ＦＥＴ）に関し、幾つかの態様では、置換ゲート(replacement gate)プロセスを含む電界効果半導体デバイスを製造する方法に関する。
電界効果半導体デバイスの大規模な集積について、依然として種々の課題が存在している。ＦＥＴトランジスタのゲート長が減少し続けているので、トランジスタの性能にとってはオフセットスペーサの設計が重要になっている。側壁スペーサとも呼ばれるこのような誘電体オフセットスペーサは、要求される寸法がますます小さくなっており、オフセットスペーサのプロファイルを画定するプロセスを制御して所望の臨界寸法を達成するのは、ますます困難である。
それゆえ、特に、置換ゲートプロセスやダマシンゲートプロセスとも呼ばれるゲートラストアプローチに従う製造プロセスでは、ゲート側壁スペーサを形成するためのプロセス技術を使用したゲートスペーサの寸法決め(dimensioning)に対する感度の増加に対処するニーズが存在する。
例えば米国特許出願公開第２００７／０２８７２５９号には、置換ゲートプロセスに従って半導体構造を形成する方法で、ゲート絶縁スペーサを使用することが開示されている。
また、米国特許出願公開第２００６／０１４８１８２号では、置換金属ゲートプロセスを使用して、自己整合型ソースドレイン量子井戸トランジスタまたは高電荷キャリア移動度トランジスタが形成され、側壁スペーサが一時的にダミーゲート電極を囲む(bracket)ようになっている。
オフセットスペーサによりソース／ドレイン（Ｓ／Ｄ）接合部が設けられると共に、エピタキシャル成長しかつ拡散が制限されたソース／ドレインのドープ領域を含むインプラントフリーデバイス、例えば極薄シリコンオンインシュレータ（ＥＴ−ＳＯＩ）デバイスやインプラントフリー（implant free）量子井戸デバイス（例えば米国特許第７９１５６０８号）は、オフセットスペーサの臨界寸法（ＣＤ）に対して非常に高い感度を示す。オフセットスペーサのＣＤを最小化して、外部抵抗の増加とこれに続く駆動電流の低下を制限する必要がある一方、それを小さくしすぎると、ゲートとドレインとの間の高いリークを避けることはできない。例えばＦＩＮＦＥＴのような３Ｄデバイスでは、ＦＩＮ側壁に沿って当該ＣＤを制御することはさらに困難である。
ＦＥＴデバイスを製造する既在の技術についての問題点は、依然として、ソース／ドレインエクステンションからゲートエッジまでの距離の正確な制御を欠いていることである。
本開示の目的は、改善したオフセットスペーサのプロファイルを有するゲルマニウムチャネル層を備えたトランジスタデバイスを製造する方法を提供することである。
この目的は、第１の独立請求項の技術的特性を示す方法により、本開示に従って達成される。
本開示の第１の態様に従って、ゲルマニウムチャネル層を備えたＦＥＴトランジスタデバイスを製造する方法が開示される。この方法は、
シリコン層またはシリコンゲルマニウム層を含むゲート構造をゲルマニウムチャネル層の上に設ける工程であって、
ゲート構造は、側壁によって横方向に区切られ、
シリコン層またはシリコンゲルマニウム層は、ゲート構造の或る高さレベルで、側壁と横方向に接しているようにした工程と、
シリコン層またはＳｉＧｅ層のレベルで側壁の上にシリコン酸化物を形成するように、かつ、ゲルマニウムチャネル層の上に形成された幾らかの(any)ゲルマニウム酸化物を除去するように適合した溶液に、ゲルマニウムチャネル層とゲート構造をさらす(subject)工程と、
ゲルマニウムチャネル層の上にソース／ドレイン材料を選択的にエピタキシャル成長させることにより、ダミー構造に隣接するゲルマニウムチャネル層の上に、***したソース／ドレイン構造を設ける工程とを含む。
上記方法による利点は、ゲート構造のシリコン層またはＳｉＧｅ層の高さで、側壁スペーサをシリコン酸化物の形態で形成できる一方で、同時に、***した(elevated)ソース／ドレイン領域のエピタキシャル成長のためにゲルマニウムチャネル層が事前洗浄(precleaned)または準備されることである。このようにして、側壁スペーサの自動整合(auto-alignment)が生じる。さらに、***したソース／ドレイン構造の／当該構造のためのエピタキシャル成長は、シリコン酸化物層の上では生じない。典型的な先行技術のスペーサ技術では、ＳｉＮを、ＳｉＮに対してエピタキシャル成長が選択的であることを必要とするこれらのスペーサのために使用するが、これは幾分明確でない。ゲルマニウムチャネル層を備えたＦＥＴトランジスタデバイスが、既にシリコン酸化物を含むシャロートレンチアイソレーション(shallow trench isolation:ＳＴＩ)構造であって、当該構造に対するエピタキシャル成長が既に選択的である必要があるような構造と組み合わせてしばしば設けられることが当業者に理解されるであろう。
好都合なことに、本発明に係る電界効果半導体デバイスを製造する方法は、例えばオーバーラップとアンダーラップ(underlap)両方の電界効果半導体デバイスの設計について、ソース領域とドレイン領域のゲート電極エッジまでの距離を画定するための正確な制御を向上させるメカニズムを設けることにより、デバイスの性能特性（例えば抵抗、静電容量およびゲート−ドレインリーク）のより良好な制御と設計を可能にする。その意味で、好都合なことに、本発明に係る方法は、電界効果半導体デバイスの性能特性のより良好な再現性を可能にする。
好都合なことに、本発明に係る方法は、例えばインプラントフリー量子井戸（ＩＦＱＷ）ＦＥＴデバイスやシリコンオンオキサイド（ＳＯＩ）ｐＦＥＴデバイスのようなプレーナ型デバイスと、例えばＦｉｎＦＥＴデバイスのような非プレーナ型ＦＥＴデバイスの両方の製造に適用できる。好都合なことに、非プレーナ型デバイスの場合、ＦＩＮ壁に沿ったＳ／Ｄ−ゲートオーバーラップ／アンダーラップ距離がより正確に制御され、例えばＦＩＮ壁に沿った一定の外部抵抗（Ｒｅｘｔ）が達成される。
ソース／ドレイン材料は、アンドープまたはインサイチュドープ(in-situ doped)とすることができる。それは、ＳｉＧｅ（ＮＭＯＳに好ましい）、ＧｅもしくはＧｅＳｎ（ｐＭＯＳに好ましい）、または好適であることが当業者に知られている他の任意のエピタキシャル成長層を含むことができる。
本発明の実施形態によれば、「シリコン酸化物層」は、シリコン酸化物を９０％より多く、または９５％より多く、または９９％より多く、または９９．９％より多く、９９．９９％より多く含む層を指す。
ダミーゲート構造のシリコン層またはＳｉＧｅ層は、アモルファスまたは多結晶とすることができる。
好ましい実施形態によれば、ゲート構造を設ける工程は、除去可能ゲート構造(removable gate structure:ＲＭＧ)を設けることと、少なくとも１つのダミー酸化物層を設けることと、ダミーシリコン層またはダミーシリコンゲルマニウム層を設けることと、少なくとも１つの更なる誘電体層を設けることとを含む。
好ましい実施形態によれば、この方法は、パターニングとドライエッチングによってゲート構造のための横スペーサ構造を設ける工程を含まない。
本発明の実施形態の一利点は、スペーサの画定のためにドライエッチングが必要でなく、また、その自動整合性に起因して、整合誤差が存在しないことである。
好ましい実施形態によれば、この方法は、少なくとも１つのダミー酸化物層と、ダミーシリコン層またはダミーシリコンゲルマニウム層と、少なくとも１つの誘電体層とを除去する工程と、対応するゲート領域中にｈｉｇｈ−Ｋ誘電体層を設ける工程とをさらに含む。
ゲートとソース／ドレインとの間の距離を充分に制御できることは利点である。置換ゲートプロセスを適用する場合、シリコン層またはシリコンゲルマニウム層と、ダミーゲートスタックの任意の誘電体層を、このように形成されたシリコン酸化物スペーサに整合させることができる。さらに、ｈｉｇｈ−Ｋ誘電体の使用は、ＦＥＴトランジスタデバイスに対する好適な特性を提供できる。
好ましい実施形態によれば、溶液は、ゲルマニウム酸化物を除去し、シリコン酸化物に作用しないように適合している。
好ましい実施形態によれば、溶液は、Ｏ３と脱イオン化水とを含む。
好ましい実施形態によれば、この方法は、ゲルマニウムチャネル層とゲート構造とを、ほぼＯ３フリーの脱イオン化水にさらす工程をさらに含む。
好ましい実施形態によれば、この方法は、シリコン酸化物の単一の閉じた(closed)単分子層より大きい厚さを有するシリコン層またはシリコンゲルマニウム層のレベルで、側壁の上にシリコン酸化物を形成する工程を含む。好ましくは、厚さは３ｎｍより小さく、より好ましくは２ｎｍより小さく、さらに好ましくは１ｎｍより小さい。より大きい厚さを除外するものではない。
好ましい実施形態によれば、ゲルマニウムチャネル層の上にソース／ドレイン層を選択的にエピタキシャル成長させる工程は、ゲルマニウムチャネル層の上にのみ成長させることを含む。
好ましい実施形態によれば、ゲルマニウムチャネル層の上にソース／ドレイン層を選択的にエピタキシャル成長させる工程は、ゲート構造の上に成長させることも、ゲート構造の側壁の上の酸化物の上に成長させることも含まない。
好ましい実施形態によれば、この方法は、***したソース／ドレイン構造をゲルマニウムチャネル層の上に設けた後、***したソース／ドレイン構造とゲート構造の側壁の上の酸化物との間に、更なるスペーサ構造を設ける工程を含む。
これは、ＦＥＴトランジスタデバイスの特性をさらに変更する利点を提供する。
好ましい実施形態によれば、ゲルマニウムチャネル層は、ＦＩＮＦＥＴデバイスまたは同等の(similar)３ＤトランジスタデバイスのＦＩＮ構造である。
溶液によるウェットプロセスの等方性が、ドープされたソース／ドレイン領域とＦＩＮ側壁全体に沿ったチャネルとの間で一定のオフセットを生成するという利点を提供することが理解されるであろう。
さらに、本開示は、以下の説明および添付の図面により明らかにされることになる。
本開示に係る第１の実施形態を示す。 本開示に係る第２の実施形態を示す。 本開示に係る第３の実施形態を示す。 本開示に係る第４の実施形態を示す。 シリコン基板ウエハの上でのソース（Ｓ）とドレイン（Ｄ）の層成長後の上面ＳＥＭ画像を示す。 シリコン基板ウエハの上でのソース（Ｓ）とドレイン（Ｄ）の層成長後の断面ＴＥＭ画像を示す。
特定の実施形態に関して、特定の図面を参照しつつ本開示について説明することになる。しかし、本開示はこれに限定されず、請求項によってのみ限定される。記載した図面は概略的に過ぎず、非限定的である。説明目的のために、図面では幾つかのエレメントの大きさを誇張し、また、スケール通り描いていないことがある。寸法および相対寸法は、本開示を実施するための実際の縮小に必ずしも対応していない。
さらに、説明および請求項での用語「第１」「第２」「第３」などは、類似のエレメントを区別するために用いており、必ずしもシーケンス順、時系列を表すものではない。用語は、好適な状況下で交換可能であり、本開示の実施形態は、本明細書で説明、図示したものとは別のシーケンスで動作可能である。
また、説明および請求項での用語「上(top)」「下(under)」「〜の上方に(over)」「〜の下方に(under)」などは、説明目的で用いており、必ずしも相対的な位置を記述するために使用していない。こうして用いた用語は、好適な状況下で交換可能であって、本明細書で説明した本開示の実施形態は、本明細書で説明または図示したものとは別の向きで動作可能である。
さらに、種々の実施形態について「好ましい」と述べるが、これは本開示を実施する例示的な態様であって、本開示の範囲を制限するものでないと解釈すべきである。
請求項で用いる用語「備える、有する、含む(comprising)」は、それ以降に列挙された手段に限定するものと解釈すべきでない。それは、他のエレメントまたは工程を除外しない。記述した特徴、整数、工程またはコンポーネントの存在は、参照したように特定するよう解釈する必要があるが、１つ以上の他の特徴、整数、工程もしくはコンポーネント、またはこれらのグループの存在または追加を除外しない。したがって、「ＡとＢとを備えたデバイス」という表現の範囲を、コンポーネントＡとＢのみからなるデバイスに限定すべきでなく、本開示に関して、ＡとＢがデバイスのコンポーネントとして列挙されているに過ぎない。さらに、請求項は、これらのコンポーネントの等価物を含むと解釈すべきである。
図１は、本開示の一実施形態に係るＦＥＴトランジスタデバイスの製造初期段階での断面図を示しており、当該デバイスは、チャネル層またはチャネル領域を有する基板層ＳＬと、チャネル領域の両端に位置しかつ当該チャネル領域に隣接したソース領域Ｓおよびドレイン領域Ｄと、ダミーゲートＤＧと、ダミー誘電体ＤＤとを備える。シリコン酸化物層ＯＸが、ダミーゲート構造内の多結晶シリコン層の側壁ＳＷ１，ＳＷ２を覆い、側壁ＳＷＯ１，ＳＷＯ２を画定する。
このデバイスは、以下のように製造できる。
基板層ＳＬの上にゲルマニウムチャネル層ＣＬを堆積させ、続いてダミー誘電体層ＤＤとＤＧアモルファスシリコンまたは多結晶シリコン層（あるいは、例としてＳｉＧｅ層を使用できる）を堆積させる。次に、ＤＤ層で停止するドライエッチングプロセスを使用してＤＧ層をパターニングする。次に、ウェットプロセスまたはドライプロセスのいずれかにより、ＤＧとＣＬ層に向けてＤＤ層を選択的に除去する。シリコン酸化物誘電体層の場合、フッ化水素酸を使用したウェットプロセスによりＤＤを除去できる。この時点で、本開示は洗浄工程を含む。洗浄工程では、ＤＧから露出したシリコンを酸化して薄い化学的ＳｉＯ２層ＯＸとする一方で、露出したゲルマニウムＣＬの上に成長した最終のＧｅＯｘを最小化し、後続のソースＳ層とドレインＤ層の選択的なエピタキシャル成長が、露出した酸化物フリーのゲルマニウムＣＬ層の上でのみ生じ、酸化されたＤＧの上部と側壁の上でブロックされるようにする。これにより、ダミーゲートのシリコンまたはシリコンゲルマニウムの側壁にシリコン酸化物が形成されることに加えて、ダミーゲートの上に保護酸化物層が設けられることが想定される。あるいは、当該技術分野で知られているように、ダミーゲートのシリコンまたはシリコンゲルマニウムの上にシリコン酸化物のハードマスクを付加する別の工程を適用できる。
図２には同様のデバイスを示しており、スペーサｓ１１とｓ１２が、ダミーゲート構造の酸化側壁ＯＸの上に、かつ／または、当該酸化側壁ＯＸに隣接し、もしくは隣り合う状態で設けられ、さらにＦＥＴトランジスタデバイスの特性を規定するようにしている。
スペーサＳ１１とＳ１２は、好ましくはＤＤおよびＯＸとは異なる材料から作成され、Ｓ１１とＳ１２に向かうＤＤのウェット除去について、充分に高い選択性が存在する。これらのスペーサＳ１１とＳ１２は、Ｓ層とＤ層の成長後に堆積させ、異方的にパターニングする。これらのスペーサの主な目的は、ＤＧ層とＤＤ層と側壁シリコン酸化物ＯＸの除去（置換ゲートフロー）後に残ったキャビティの横方向の大きさの大幅な増加を妨げることである。
図３は、スペーサをパターニングしてＤＧキャビティの横方向の大きさを制御するのでなく、同じ目的で均一層Ｌ１を堆積させることができる類似の実施形態を示す。この層は、例えば窒化ケイ素を含むことができる。
図４は、置換ゲートプロセス後の本発明の別の実施形態を示す。図２に関して開示した実施形態から、ＤＧ層とＤＤ層とＯＸ層を選択的にＳ１１とＳ１２（例えば窒化ケイ素が可能である）まで除去した後、キャビティを最終のゲートスタックで充填する。最終のゲートスタックは、典型的にｈｉｇｈ−Ｋ（高誘電率）誘電体である誘電体層ＤＬと、最終の導電性ゲートスタック材料ＧＥとからなる。このように、いわゆる除去可能ゲート、ｈｉｇｈ−Ｋラストのフローによって組合せを作る。ゲート誘電体とシリコン層の側壁に形成される酸化物とを含むダミーゲートＤＧを除去してｈｉｇｈ−Ｋ誘電体で置換し、側壁ＳＷＤ１，ＳＷＤ２を画定する。ＧＥのエッジとドープされたＳ層およびＤ層との間に、誘電体厚さＤ１で最終のオフセットを設ける。充分に制御されたＤＬ層の堆積は、ドーパントの拡散に応じて、残りのプロセス中に、ゲートスタックＧＥの下側で高度に制御されたドーパントのアンダーラップまたはオーバーラップを可能にする。
図５と６は、シリコン基板ウエハの上にソース（Ｓ）層とドレイン（Ｄ）層が成長した後の上面ＳＥＭ画像と断面ＴＥＭ画像を示す。図６は、図１に関して説明した実施形態に対応する。この実験で、層ＳＬは、シリコン基板の上にエピタキシャル成長した厚いＳｉＧｅ緩和層(relaxed layer)である。ＣＬは、ＳｉＧｅのＳＬ層の上にエピタキシャル堆積したゲルマニウム層である。ＤＤは、厚さ５ｎｍのシリコン酸化物層である。ダミーゲート層ＤＧは、厚さ１００ｎｍのドライパターニングされたアモルファスシリコン層である。ＤＤ層のウェット除去後、Ｏ３／ＤＩＷ洗浄工程とＯフリーＤＩＷ洗浄工程を実施した。これに続いて、厚さ１０ｎｍのＳとＤのゲルマニウム層をエピタキシャル成長させた。本開示で説明しているように、Ｓ層とＤ層は露出したＣＬ層の上でのみ成長しており、ＤＧ層とＯＸ層の上で成長は起こっていない。ＴＥＭ画像は、ダミーゲート構造の側壁での酸化物の存在を示している。
要約すると、ダミー多結晶シリコン（ポリｓｉ）またはＳｉＧｅゲートとゲルマニウムチャネルが異なる材料であることに起因して、ソース／ドレインのエピタキシャル堆積前に、ゲルマニウム活性領域に対するポリｓｉまたはＳｉＧｅゲートの選択的酸化を適用できる。一例では、Ｏ３／ＤＩＷリンスを使用した後、好ましくはＯ３フリーＤＩＷウェットリンスを使用し、シリコンまたはＳｉＧｅゲートの化学酸化物を作成する一方で、ゲルマニウム表面にゲルマニウム酸化物が存在しない状態とする。それゆえ、先行技術で典型的に必要とされる、Ｏ３／ＤＩＷ洗浄と任意のＯフリーＤＩＷ洗浄の後のオフセットスペーサの封入を必要とすることなく、インサイチュドープされ、エピタキシャル成長したＳ／Ｄを、ゲートに向かって選択的に成長させることができる。これは、例えばＦＩＮＦＥＴデバイスのような３Ｄデバイスに特に魅力的であり、等方性ウェット処理は、ＦＩＮ側壁全体に沿って、Ｓ／Ｄエピタキシャル層とダミーゲートとの間の一定のオフセットを可能にする。後続のＲＭＧ−ｈｉｇｈ−Ｋ−ラストのフローにおいて、ｈｉｇｈ−Ｋの堆積は、Ｓ／Ｄドーパントとチャネルとの間に高度に制御されたオフセットを提供する。
本発明の実施形態についての一般的な特徴は、Ｓ／Ｄ領域のエピタキシャル成長の前に選択的な低温酸化プロセスを使用することである。ゲルマニウムチャネルデバイスでは、かかる処理の例は、Ｏ３／脱イオン化水（ＤＩＷ）中でのウェット化学洗浄である。ゲルマニウムに対するポリＳｉの選択的な酸化はポリＳｉゲートと側壁の酸化層での成長を生じない一方、インサイチュドープされたエピタキシャル層はゲルマニウムＳ／Ｄ領域の上で成長する。このように、Ｓ／Ｄドープされたエピタキシャル層をポリＳｉゲートに対して整合させるために、オフセットスペーサの形成プロセスが必要とされない。
ＲＭＧ−ＨＫＬフローと組み合わせて、堆積したｈｉｇｈ−Ｋの厚さにより、ＲＭＧ金属ゲート材料とＳ／Ｄ接合部との間の最小の分離が制御される。さらに、Ｓ／Ｄ接合部とゲートとの間のオーバーラップは、コンタクトエッチストップ層（ＣＥＳＬ，Ｌ１）または第２スペーサ材料の損失を、Ｓ／Ｄドーパントの選択的な拡散と組み合わせて制御することにより増大させることができる。好ましくは、除去工程の不完全な選択性に起因するこの損失は、ゲート構造の横寸法方向または幅方向でのコンタクトエッチストップ層（ＣＥＳＬ，Ｌ１）または第２スペーサ材料を、２ｎｍを超えて除去しない。

Claims (13)

  1. ゲルマニウムチャネル層を備えたＦＥＴトランジスタデバイスを製造する方法であって、
    シリコン層またはＳｉＧｅ層を含むゲート構造を前記ゲルマニウムチャネル層の上に設ける工程であって、前記ゲート構造は側壁によって横方向に区切られ、前記シリコン層またはＳｉＧｅ層は前記ゲート構造の或る高さレベルで前記側壁と横方向に接しているようにした工程と、
    前記シリコン層またはＳｉＧｅ層のレベルで前記側壁の上にシリコン酸化物を形成するように、かつ、前記ゲルマニウムチャネル層の上に形成された幾らかのゲルマニウム酸化物を除去するように適合した溶液に、前記ゲルマニウムチャネル層と前記ゲート構造をさらす工程と、
    前記ゲルマニウムチャネル層の上にソース／ドレイン材料を選択的にエピタキシャル成長させることにより、前記ゲート構造に隣接する前記ゲルマニウムチャネル層の上に、***したソース／ドレイン構造を設ける工程とを含む方法。
  2. 前記ゲート構造を設ける工程は、
    除去可能ゲート構造を設けることを含み、
    前記除去可能ゲート構造を設けることは、
    少なくとも１つのダミー酸化物層を設けることと、
    ダミーシリコン層またはダミーＳｉＧｅ層を設けることと、
    少なくとも１つの誘電体層を設けることとを含む、請求項１に記載の方法。
  3. パターニングとドライエッチングによって前記ゲート構造のための横スペーサ構造を設ける工程を含まない、請求項２に記載の方法。
  4. 前記少なくとも１つのダミー酸化物層と、前記ダミーシリコン層またはダミーＳｉＧｅ層と、前記少なくとも１つの誘電体層とを除去する工程と、
    対応するゲート領域中にｈｉｇｈ−Ｋ誘電体層を設ける工程とをさらに含む、請求項２または３に記載の方法。
  5. 前記溶液は、ゲルマニウム酸化物を除去し、シリコン酸化物に作用しないように適合した、請求項１〜４のいずれか１項に記載の方法。
  6. 前記溶液は、Ｏ３と脱イオン化水とを含む、請求項５に記載の方法。
  7. 前記ゲルマニウムチャネル層と前記ゲート構造とを、ほぼＯ３フリーの脱イオン化水にさらす工程をさらに含む、請求項６に記載の方法。
  8. シリコン酸化物の単一の単分子層より大きい厚さを有する前記シリコン層またはＳｉＧｅ層のレベルで、前記側壁の上に前記シリコン酸化物を形成する工程を含む、請求項１〜７のいずれか１項に記載の方法。
  9. ３ｎｍより小さい厚さを有する前記シリコン層またはＳｉＧｅ層のレベルで、前記側壁の上に前記シリコン酸化物を形成する工程を含む、請求項１〜８のいずれか１項に記載の方法。
  10. 前記ゲルマニウムチャネル層の上にソース／ドレイン層を選択的にエピタキシャル成長させる工程は、前記ゲルマニウムチャネル層の上にのみ成長させることを含む、請求項１〜９のいずれか１項に記載の方法。
  11. 前記ゲルマニウムチャネル層の上にソース／ドレイン層を選択的にエピタキシャル成長させる工程は、前記ゲート構造の上に成長させることも、前記ゲート構造の前記側壁の上の前記酸化物の上に成長させることも含まない、請求項１〜１０のいずれか１項に記載の方法。
  12. 前記***したソース／ドレイン構造を前記ゲルマニウムチャネル層の上に設けた後、前記***したソース／ドレイン構造と前記ゲート構造の前記側壁の上の前記酸化物との間に、更なるスペーサ構造を設ける工程を含む、請求項１〜１１のいずれか１項に記載の方法。
  13. 前記ゲルマニウムチャネル層は、ＦＩＮＦＥＴデバイスまたは同等の３ＤトランジスタデバイスのＦＩＮ構造である、請求項１〜１２のいずれか１項に記載の方法。
JP2013149246A 2012-08-10 2013-07-18 電界効果半導体デバイスを製造する方法 Active JP6173083B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP12180025.4A EP2696369B1 (en) 2012-08-10 2012-08-10 Methods for manufacturing a field-effect semiconductor device
EP12180025.4 2012-08-10

Publications (2)

Publication Number Publication Date
JP2014042008A JP2014042008A (ja) 2014-03-06
JP6173083B2 true JP6173083B2 (ja) 2017-08-02

Family

ID=46679186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013149246A Active JP6173083B2 (ja) 2012-08-10 2013-07-18 電界効果半導体デバイスを製造する方法

Country Status (3)

Country Link
US (1) US9070712B2 (ja)
EP (1) EP2696369B1 (ja)
JP (1) JP6173083B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129986B2 (en) 2013-06-28 2015-09-08 Globalfoundries Inc. Spacer chamfering for a replacement metal gate device
WO2017111914A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Low band gap semiconductor devices having reduced gate induced drain leakage (gidl) and their methods of fabrication
US10283620B2 (en) 2017-01-26 2019-05-07 International Business Machines Corporation Approach to control over-etching of bottom spacers in vertical fin field effect transistor devices
DE102018101511B4 (de) * 2017-09-28 2021-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Halbleiterverarbeitung zum Bilden einer differenziellen Ätzstoppschicht
US10763104B2 (en) 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
US10608096B2 (en) 2018-06-11 2020-03-31 International Business Machines Corporation Formation of air gap spacers for reducing parasitic capacitance
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN112582476B (zh) * 2020-12-09 2022-05-06 全芯智造技术有限公司 半导体器件及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223703A (ja) * 1999-01-29 2000-08-11 Toshiba Corp 半導体装置及びその製造方法
US6861334B2 (en) 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US7279430B2 (en) * 2004-08-17 2007-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Process for fabricating a strained channel MOSFET device
US20060148182A1 (en) 2005-01-03 2006-07-06 Suman Datta Quantum well transistor using high dielectric constant dielectric layer
US20070023795A1 (en) * 2005-07-15 2007-02-01 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US7521376B2 (en) * 2005-10-26 2009-04-21 International Business Machines Corporation Method of forming a semiconductor structure using a non-oxygen chalcogen passivation treatment
US7456068B2 (en) 2006-06-08 2008-11-25 Intel Corporation Forming ultra-shallow junctions
US7442620B2 (en) 2006-06-13 2008-10-28 Macronix International Co., Ltd. Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US7569869B2 (en) * 2007-03-29 2009-08-04 Intel Corporation Transistor having tensile strained channel and system including same
JP2009004492A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 半導体装置の製造方法
KR100849072B1 (ko) * 2007-06-26 2008-07-30 주식회사 하이닉스반도체 듀얼 폴리 게이트 형성 방법
US20090061611A1 (en) * 2007-08-30 2009-03-05 Willy Rachmady Fabricating dual layer gate electrodes having polysilicon and a workfunction metal
EP2120266B1 (en) 2008-05-13 2015-10-28 Imec Scalable quantum well device and method for manufacturing the same
US8518758B2 (en) * 2010-03-18 2013-08-27 Globalfoundries Inc. ETSOI with reduced extension resistance
US8901537B2 (en) * 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium

Also Published As

Publication number Publication date
US20140045315A1 (en) 2014-02-13
EP2696369A1 (en) 2014-02-12
JP2014042008A (ja) 2014-03-06
US9070712B2 (en) 2015-06-30
EP2696369B1 (en) 2021-01-13

Similar Documents

Publication Publication Date Title
US11145553B2 (en) Nonplanar device and strain-generating channel dielectric
US10103264B2 (en) Channel strain control for nonplanar compound semiconductor devices
KR101729439B1 (ko) 매립된 절연체층을 가진 finfet 및 그 형성 방법
JP6173083B2 (ja) 電界効果半導体デバイスを製造する方法
US8871584B2 (en) Replacement source/drain finFET fabrication
US8685825B2 (en) Replacement source/drain finFET fabrication
US8809178B2 (en) Methods of forming bulk FinFET devices with replacement gates so as to reduce punch through leakage currents
US20170047432A1 (en) Integrated Circuit Structure with Substrate Isolation and Un-Doped Channel
US7772048B2 (en) Forming semiconductor fins using a sacrificial fin
CN107958873B (zh) 鳍式场效应管及其形成方法
US10510755B2 (en) Semiconductor device and manufacture method thereof
US9147696B2 (en) Devices and methods of forming finFETs with self aligned fin formation
US7851340B2 (en) Semiconductor fin integration using a sacrificial fin
US9570588B2 (en) Methods of forming transistor structures including forming channel material after formation processes to prevent damage to the channel material
CN105810585B (zh) 半导体结构的制作方法
US20130302954A1 (en) Methods of forming fins for a finfet device without performing a cmp process
US9847392B1 (en) Semiconductor device and method for fabricating the same
WO2015008548A1 (ja) 半導体装置の製造方法
CN111384173A (zh) 鳍式场效应管的制备方法、鳍式场效应管及硅衬底
WO2014059728A1 (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170704

R150 Certificate of patent or registration of utility model

Ref document number: 6173083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250