CN108121433B - 一种gpu多处理器***的任务调度方法 - Google Patents

一种gpu多处理器***的任务调度方法 Download PDF

Info

Publication number
CN108121433B
CN108121433B CN201711281085.5A CN201711281085A CN108121433B CN 108121433 B CN108121433 B CN 108121433B CN 201711281085 A CN201711281085 A CN 201711281085A CN 108121433 B CN108121433 B CN 108121433B
Authority
CN
China
Prior art keywords
processor
bit
processors
busy
idle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711281085.5A
Other languages
English (en)
Other versions
CN108121433A (zh
Inventor
何嘉文
魏美荣
杜斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201711281085.5A priority Critical patent/CN108121433B/zh
Publication of CN108121433A publication Critical patent/CN108121433A/zh
Application granted granted Critical
Publication of CN108121433B publication Critical patent/CN108121433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/329Power saving characterised by the action undertaken by task scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明属于电子领域,涉及一种GPU多处理器***的任务调度方法,包括3个步骤:使用者配置,任务调度方法初始化,任务调度。此调度方法适应GPU不同工作模式下(高性能模式—低功耗模式)的工作情况,保证在低功耗模式下尽可能少的处理器参与处理运算,高性能模式下保证尽可能多的处理器参与处理运算,实现难度低,保证***稳定工作。

Description

一种GPU多处理器***的任务调度方法
技术领域
本发明属于电子领域,涉及一种GPU多处理器***的任务调度方法。
背景技术
当前GPU中一般使用多个处理器作为一个***进行数据处理,为发挥所有处理器的功能,并适应GPU不同工作模式下(高性能模式—低功耗模式),需要一个GPU多处理器***的任务调度方法。
发明内容
本发明的目的是一种GPU多处理器***的任务调度方法,可以根据GPU工作模式对GPU多处理器***进行调度,保证***的正常运行。
本发明的技术解决方案是:
一种GPU多处理器***的任务调度方法,包括:
(1)向使用者提供以下位段:简单—复杂模式选择位、高性能—低功耗模式选择位、处理器开启数目位、所有处理器的当前繁忙—空闲状态位、所有处理器的开启—关闭位,处理器使用者可以通过配置以上位段,使用者配置简单—复杂模式选择位、高性能—低功耗模式选择位、处理器开启数目位;
(2)任务调度方法初始化
(2-1)当简单—复杂模式选择位设置为简单模式,GPU多处理器***将被旁路,所有处理器的当前繁忙—空闲状态位均被设为空闲,所有处理器的开启—关闭位设置为关闭;
(2-2)当简单—复杂模式选择位设置为复杂模式,高性能—低功耗模式选择位设置为高性能模式,此时所有处理器的开启—关闭位设置为开启,所有处理器的当前繁忙—空闲状态位为空闲;
(2-3)当简单—复杂模式选择位设置为复杂模式,高性能—低功耗模式选择位设置为低功耗模式,处理器开启数目位设置完成,此时GPU多处理器***只将处理器开启数目位的当前开启—关闭状态位设置为开启,其余处理器当前开启—关闭状态位设置为关闭;
(3)任务调度,当收到处理器使用请求时,
(3-1)若如(2-1)的设置模式时,处理器使用请求将不被发送到处理器,将直接被发送至下一级模块;
(3-2)若如(2-2)的设置模式时,当收到处理器使用请求时,将进行高性能模式下的任务映射,首先查询所有处理器的当前繁忙—空闲状态位,当查到第一个当前繁忙—空闲状态位为空闲的处理器,则将数据发送至此处理器,之后将此处理器的当前繁忙—空闲状态位设置为繁忙;若所有处理器当前繁忙—空闲状态位为繁忙,则等待一周期继续查询;当收到处理器计算完成信号时,则将此寄存器的当前繁忙—空闲状态位设置为空闲;
(3-3)若如(2-3)的设置模式时,当收到处理器使用请求时,将进行低功耗模式下的任务映射,首先查询所有开启状态处理器的当前繁忙—空闲状态位,若查到任意一个当前繁忙—空闲状态位为空闲的处理器,则将数据发送至此处理器,之后将此处理器的当前繁忙—空闲状态位设置为繁忙,若所有开启的处理器当前繁忙—空闲状态位为忙,则查询是否存在当前开启—关闭状态位为关闭状态的处理器,若不存在,则等待一周期继续查询,若存在,则将此处理器的开启—关闭状态位设置为开启,将此处理器的当前繁忙—空闲状态位设置为繁忙;当收到处理器计算完成信号时,则将此寄存器的当前繁忙—空闲状态位设置为空闲。
本发明所具有的优点:
能够发挥所有处理器的性能,并适应GPU不同工作模式下(高性能模式—低功耗模式)的工作情况,保证在低功耗模式下尽可能少的处理器参与处理运算,高性能模式下保证尽可能多的处理器参与处理运算。
附图说明
图1是一种GPU多处理器***的任务调度方法框图。
具体实施方式
下面结合附图和具体实施例,对本发明的技术方案进行清楚、完整地表述。显然,所表述的实施例仅是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例,都属于本发明的保护范围。
如图1所示,一种GPU多处理器***的任务调度方法,其特征在于,包括3个步骤:使用者配置,任务调度方法初始化,任务调度,并向使用者提供以下位段:简单—复杂模式选择位(决定当前***工作在简单还是复杂模式)、高性能—低功耗模式选择位(决定当前***工作在高性能—低功耗模式选择位)、处理器开启数目位(决定当前***能够最多开启多少个处理器)、所有处理器的当前繁忙—空闲状态位(表明当前所有处理器的是否正在使用)、所有处理器的开启—关闭位(表明当前处理器是否开启),处理器使用者可以通过配置以上位段,使得任务调度模块工作在使用者需要的情况下,此调度方法工作步骤如下:
(1)使用者配置简单—复杂模式选择位、高性能—低功耗模式选择位、处理器开启数目位;
(2)任务调度方法初始化,即
1)当简单—复杂模式选择位设置为简单模式,GPU多处理器***将被旁路,所有处理器的当前繁忙—空闲状态位均被设为空闲,所有处理器的开启—关闭位设置为关闭;
2)当简单—复杂模式选择位设置为复杂模式,高性能—低功耗模式选择位设置为高性能模式,此时所有处理器的开启—关闭位设置为开启,所有处理器的当前繁忙—空闲状态位为空闲;
3)当简单—复杂模式选择位设置为复杂模式,高性能—低功耗模式选择位设置为低功耗模式,处理器开启数目位设置完成,此时GPU多处理器***只将处理器开启数目位的当前开启—关闭状态位设置为开启,其余处理器当前开启—关闭状态位设置为关闭;
(3)任务调度,即当收到处理器使用请求时,
1)若如2-1的设置模式时,处理器使用请求将不被发送到处理器,将直接被发送至下一集模块;
2)若如2-2的设置模式时,当收到处理器使用请求时,将进行高性能模式下的任务映射,即首先查询所有处理器的当前繁忙—空闲状态位,当查到第一个当前繁忙—空闲状态位为空闲的处理器,则将数据发送至此处理器,之后将此处理器的当前繁忙—空闲状态位设置为繁忙;若所有处理器当前繁忙—空闲状态位为繁忙,则等待一周期继续查询;当收到处理器计算完成信号时,则将此寄存器的当前繁忙—空闲状态位设置为空闲;
3)若如2-3的设置模式时,当收到处理器使用请求时,将进行低功耗模式下的任务映射,即首先查询所有开启状态处理器的当前繁忙—空闲状态位,若查到任意一个当前繁忙—空闲状态位为空闲的处理器,则将数据发送至此处理器,之后将此处理器的当前繁忙—空闲状态位设置为繁忙,若所有开启的处理器当前繁忙—空闲状态位为忙,则查询是否存在当前开启—关闭状态位为关闭状态的处理器,若不存在,则等待一周期继续查询,若存在,则将此处理器的开启—关闭状态位设置为开启,将此处理器的当前繁忙—空闲状态位设置为繁忙;当收到处理器计算完成信号时,则将此寄存器的当前繁忙—空闲状态位设置为空闲。

Claims (1)

1.一种GPU多处理器***的任务调度方法,其特征在于,包括:
(1)向使用者提供以下位段:简单—复杂模式选择位、高性能—低功耗模式选择位、处理器开启数目位、所有处理器的当前繁忙—空闲状态位、所有处理器的开启—关闭位,处理器使用者可以通过配置以上位段,使用者配置简单—复杂模式选择位、高性能—低功耗模式选择位、处理器开启数目位;
(2)任务调度方法初始化
(2-1)当简单—复杂模式选择位设置为简单模式,GPU多处理器***将被旁路,所有处理器的当前繁忙—空闲状态位均被设为空闲,所有处理器的开启—关闭位被设置为关闭;
(2-2)当简单—复杂模式选择位设置为复杂模式,高性能—低功耗模式选择位设置为高性能模式,此时所有处理器的开启—关闭位设置为开启,所有处理器的当前繁忙—空闲状态位为空闲;
(2-3)当简单—复杂模式选择位设置为复杂模式,高性能—低功耗模式选择位设置为低功耗模式,处理器开启数目位设置完成,此时GPU多处理器***只将处理器开启数目位的当前开启—关闭状态位设置为开启,其余处理器当前开启—关闭状态位设置为关闭;
(3)任务调度,当收到处理器使用请求时,
(3-1)若如(2-1)的设置模式时,处理器使用请求将不被发送到处理器,将直接被发送至下一级模块;
(3-2)若如(2-2)的设置模式时,当收到处理器使用请求时,将进行高性能模式下的任务映射,首先查询所有处理器的当前繁忙—空闲状态位,当查到第一个当前繁忙—空闲状态位为空闲的处理器,则将数据发送至此处理器,之后将此处理器的当前繁忙—空闲状态位设置为繁忙;若所有处理器当前繁忙—空闲状态位为繁忙,则等待一周期继续查询;当收到处理器计算完成信号时,则将此寄存器的当前繁忙—空闲状态位设置为空闲;
(3-3)若如(2-3)的设置模式时,当收到处理器使用请求时,将进行低功耗模式下的任务映射,首先查询所有开启状态处理器的当前繁忙—空闲状态位,若查到任意一个当前繁忙—空闲状态位为空闲的处理器,则将数据发送至此处理器,之后将此处理器的当前繁忙—空闲状态位设置为繁忙,若所有开启的处理器当前繁忙—空闲状态位为忙,则查询是否存在当前开启—关闭状态位为关闭状态的处理器,若不存在,则等待一周期继续查询,若存在,则将此处理器的开启—关闭状态位设置为开启,将此处理器的当前繁忙—空闲状态位设置为繁忙;当收到处理器计算完成信号时,则将此寄存器的当前繁忙—空闲状态位设置为空闲。
CN201711281085.5A 2017-12-06 2017-12-06 一种gpu多处理器***的任务调度方法 Active CN108121433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711281085.5A CN108121433B (zh) 2017-12-06 2017-12-06 一种gpu多处理器***的任务调度方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711281085.5A CN108121433B (zh) 2017-12-06 2017-12-06 一种gpu多处理器***的任务调度方法

Publications (2)

Publication Number Publication Date
CN108121433A CN108121433A (zh) 2018-06-05
CN108121433B true CN108121433B (zh) 2021-10-15

Family

ID=62229729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711281085.5A Active CN108121433B (zh) 2017-12-06 2017-12-06 一种gpu多处理器***的任务调度方法

Country Status (1)

Country Link
CN (1) CN108121433B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108897416A (zh) * 2018-06-28 2018-11-27 郑州云海信息技术有限公司 一种控制gpu下电的方法、装置及计算机可读存储介质
CN109992385B (zh) * 2019-03-19 2021-05-14 四川大学 一种基于任务均衡调度的gpu内部能耗优化方法
CN110716805A (zh) * 2019-09-27 2020-01-21 上海依图网络科技有限公司 图形处理器的任务分配方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281639A (zh) * 2008-05-30 2008-10-08 华硕电脑股份有限公司 控制图形处理器操作模式的方法及图形处理器
CN101403982A (zh) * 2008-11-03 2009-04-08 华为技术有限公司 一种多核处理器的任务分配方法、***及设备
WO2010137233A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 マルチプロセッサシステムにおける省電力制御装置およびモバイル端末
CN102866921A (zh) * 2012-08-29 2013-01-09 惠州Tcl移动通信有限公司 一种多核cpu的调控方法及***
CN104424156A (zh) * 2013-09-09 2015-03-18 中兴通讯股份有限公司 处理器的核处理方法、装置及终端

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101387952B (zh) * 2008-09-24 2011-12-21 上海大学 单芯片多处理器任务调度管理方法
US8695008B2 (en) * 2011-04-05 2014-04-08 Qualcomm Incorporated Method and system for dynamically controlling power to multiple cores in a multicore processor of a portable computing device
KR102110812B1 (ko) * 2013-05-30 2020-05-14 삼성전자 주식회사 멀티 코어 시스템 및 멀티 코어 시스템의 작업 스케줄링 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281639A (zh) * 2008-05-30 2008-10-08 华硕电脑股份有限公司 控制图形处理器操作模式的方法及图形处理器
CN101403982A (zh) * 2008-11-03 2009-04-08 华为技术有限公司 一种多核处理器的任务分配方法、***及设备
WO2010137233A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 マルチプロセッサシステムにおける省電力制御装置およびモバイル端末
CN102866921A (zh) * 2012-08-29 2013-01-09 惠州Tcl移动通信有限公司 一种多核cpu的调控方法及***
CN104424156A (zh) * 2013-09-09 2015-03-18 中兴通讯股份有限公司 处理器的核处理方法、装置及终端

Also Published As

Publication number Publication date
CN108121433A (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
CN108121433B (zh) 一种gpu多处理器***的任务调度方法
JP4937260B2 (ja) マルチプルコアプロセッサの1以上のコアのワークロードパフォーマンスの増加
US11792264B2 (en) Multiple sensor data processor interface and relay
EP2360548A2 (en) Method and device for clock gate controlling
US9250690B2 (en) Low-power modes of microcontroller operation with access to configurable input/output connectors
WO2002050700A3 (en) Processor architecture
KR20120096858A (ko) 모바일 디바이스의 어플리케이션 프로세서의 원격 시동
EP2746957B1 (en) Intelligent interrupt distributor
US9519338B2 (en) Task processing apparatus and method including scheduling current and next-level task processing apparatus
CN101581964B (zh) 计算机***及***设备驱动方法
JP2017509059A (ja) 電力消費を低減するための割り込み処理の同期化
US8713235B2 (en) Low latency interrupt collector
CN101387896B (zh) Soc中实现片上主***唤醒和睡眠功能的方法和装置
CN104516477A (zh) 进入低功率状态的技术
CN204066009U (zh) 一种可降低功耗及复杂性的指纹***
CN106063304B (zh) 用于基于消息的细粒度片上***功率门控的***和方法
CN105487638A (zh) 电子电路***及其降低功耗的方法
US9841804B2 (en) Clocking a processor
EP2926259B1 (en) Usb device interrupt signal
CN104424142B (zh) 一种多核处理器***中访问共享资源的方法与装置
US8954622B1 (en) Embedded programmable logic for logic stacking on application processor
US20160219525A1 (en) System and method for soc idle power state control based on i/o operation characterization
US11552892B2 (en) Dynamic control of latency tolerance reporting values
CN102478952A (zh) 具有待机模式的电子装置及其操作方法
CN202720637U (zh) 一种片上***的串行通信接口

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant