CN108064414A - 阵列基板的制造方法 - Google Patents

阵列基板的制造方法 Download PDF

Info

Publication number
CN108064414A
CN108064414A CN201680036284.7A CN201680036284A CN108064414A CN 108064414 A CN108064414 A CN 108064414A CN 201680036284 A CN201680036284 A CN 201680036284A CN 108064414 A CN108064414 A CN 108064414A
Authority
CN
China
Prior art keywords
photoresist
layer
array substrate
manufacturing
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680036284.7A
Other languages
English (en)
Inventor
尚琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Royole Corp
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN108064414A publication Critical patent/CN108064414A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请提供一种阵列基板的制造方法，包括：在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层；在所述蚀刻阻挡层上形成光刻胶；提供一多灰阶掩膜版，以在所述光刻胶上形成半曝光区域和全曝光区域；对所述蚀刻阻挡层和所述栅绝缘层进行第一蚀刻，以在所述蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔；将所述半曝光区域的光刻胶去除；对所述蚀刻阻挡层进行第二蚀刻，以在所述半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔；去除所述光刻胶。本申请的制造方法在形成第一过孔时不会对金属氧化物半导体层造成损伤，提高了阵列基板的生产良率。

Description

阵列基板的制造方法
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板的制造方法。
背景技术
现有技术中，为了降低阵列基板的制造成本。栅绝缘层(GI)和蚀刻阻挡层(ES)通常采用同一道掩膜版(mask)进行加工。但是，由于栅绝缘层的厚度远大于蚀刻阻挡层的厚度，栅绝缘层上通过干法蚀刻形成过孔过程中，会将蚀刻阻挡层下方的金属氧化物半导体层暴露出来。由于栅绝缘层的蚀刻时间较长，会对已经暴露出来的金属氧化物半导体层造成损伤，因此需要增加金属氧化物半导体层的厚度。而增加金属氧化物半导体层的厚度一方面会增加制造成本，使产能降低。另一方面，过厚的金属氧化物半导体层会使TFT特性变差，最终导致产品良率降低。
此外，当金属氧化物半导体层被蚀刻穿透时，还会造成栅电极层和源漏极层短路的风险。
申请内容
本申请的目的在于提供一种阵列基板的制造方法，该方法可以避免在栅绝缘层上形成过孔过程中对金属氧化物半导体层造成的损伤，提高阵列基板的生产良率。
为实现上述目的，本申请提供如下技术方案：
本申请提供一种阵列基板的制造方法，包括：
在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层；
在所述蚀刻阻挡层上形成光刻胶；
提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域和全曝光区域，其中，所述全曝光区域在所述栅极线上的投影与所述栅极线至少部分重合，所述半曝光区域在所述金属氧化物半导体层上的投影与所述金属氧化物半导体层至少部分重合；
以所述光刻胶为遮蔽层，对所述光刻胶全曝光区域下方的所述蚀刻阻挡层和所述栅绝缘层进行第一蚀刻，以在所述全曝光区域正下方的蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔；
将所述半曝光区域的光刻胶去除；
以所述光刻胶为遮蔽层，对所述蚀刻阻挡层进行第二蚀刻，以在所述光刻胶半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔；
去除所述光刻胶。
其中，所述方法还包括：对所述光刻胶的半曝光区域进行灰化处理，以去除所述半曝光区域的光刻胶。
其中，所述方法还包括：对所述蚀刻阻挡层和所述栅绝缘层进行干法蚀刻，以形成所述第一过孔。
其中，所述方法还包括：对所述蚀刻阻挡层进行干法蚀刻，以形成所述第二过孔。
其中，所述干法蚀刻采用的蚀刻气体为SF6、O2、Cl2、He、Ar中一种或任意几种的混合。
其中，所述方法还包括：在去除所述光刻胶步骤完成后，在所述第二过孔中形成源极和漏极，以及在第一过孔中形成金属层以连接信号电路。
其中，所述多灰阶掩膜版为半色调掩膜版或灰色调掩膜版。
其中，所述去除所述光刻胶步骤中包括：采用灰化工艺或湿法蚀刻工艺将所述光刻胶去除。
其中，所述全曝光区域在所述栅极线上的投影包含于所述栅极线，所述半曝光区域在所述金属氧化物半导体层上的投影包含于所述金属氧化物半导体层。
其中，所述蚀刻阻挡层采用氧化硅、氮化硅或者二者的混合物。
其中，所述栅绝缘层采用氧化硅、氮化硅或者二者的混合物。
本申请实施例具有如下优点或有益效果：
本申请的阵列基板的制造方法中，在蚀刻阻挡层上涂覆光刻胶，通过多灰阶掩膜版在所述光刻胶上形成半曝光区域和全曝光区域，在全曝光区域下方形成通向栅极线的第一过孔，在半曝光区域下方形成通向金属氧化物半导体层的第二通孔。从而在形成第一过孔时不会对金属氧化物半导体层造成损伤，提高了阵列基板的生产良率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请阵列基板的制造方法流程框图。
图2-图5是图1所示阵列基板的制造方法流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请以下实施例中所采用的序数限定词，第一、第二等仅是为了清楚地说明本申请中相似的特征的区别性的用语，不代表相应的特征的排列顺序或者使用顺序。
请参阅图1，图1为本申请阵列基板的制造方法的流程框图。本申请的一种实施方式中，阵列基板的制造方法包括如下步骤：
步骤S1：在基板上依次形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层。
具体的，请结合参阅图2，可以通过一次构图工艺在所述基板10上形成所述栅电极21和所述栅极线22的图案。所述栅电极21和所述栅极线22采用相同材料制成，例如可以选用Cr、W、Cu、Ti、Ta、Mo等金属或合金，由多层金属组成的栅金属层也能满足需要。
然后，在所述栅电极21和所述栅极线22之上通过PECVD(等离子体增强化学气相沉积法)方法沉积栅绝缘层30。所述栅绝缘层30覆盖所述栅电极21和所述栅极线22。栅绝缘层30可以选用包括但不限于氧化硅、氮化硅或二者的混合物等材料。
所述金属氧化物半导体层40同样可以通过溅射或热蒸发的方法沉积在栅绝缘层30上，金属氧化物半导体层40可以是采用IGZO(indium gal l ium zinc oxide，铟镓锌氧化物)、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物制成。优选的，可以选用IGZO材料制成。
蚀刻阻挡层50可以采用氧化硅、氮化硅或者二者的混合物。通过化学气相沉积法沉积在所述栅绝缘层30上，蚀刻阻挡层50完全覆盖所述金属氧化物半导体层40。所述金属氧化物半导体层40的作用于：在源漏极层(图未示出)进行湿法蚀刻时，作为源漏极层湿法蚀刻的终点，保护蚀刻阻挡层50下方的层叠结构不受蚀刻。
步骤S2：在所述蚀刻阻挡层上形成光刻胶。
步骤S3：提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域和全曝光区域，其中，所述全曝光区域在所述栅极线上的投影与所述栅极线至少部分重合，所述半曝光区域在所述金属氧化物半导体层上的投影与所述金属氧化物半导体层至少部分重合。
可选的，所述多灰阶掩膜版70可以为半色调掩膜版(Half tonemask)或灰色调掩膜版(Gray tone mask)。将所述多灰阶掩膜版70遮盖在所述光刻胶60上方。对所述光刻胶60进行曝光、显影(即光刻)以完成图案化。所述光刻胶60经过光刻工艺后，形成全曝光区域61和半曝光区域62。其中，所述全曝光区域61在所述栅极线22上的投影与所述栅极线22至少部分重合，所述半曝光区域62在所述金属氧化物半导体层40上的投影与所述金属氧化物半导体层40至少部分重合。这样设置的原因在于：在对栅绝缘层30和蚀刻阻挡层50进行蚀刻时，蚀刻的位置位于所述全曝光区域61的正下方。因此，为了使得蚀刻形成的第一过孔81能够通向所述栅极线22，必须保证所述全曝光区域61在所述栅极线22上的投影与所述栅极线22至少部分重合。同理，为了保证形成于半曝光区域62下方的第二过孔82能够通向所述金属氧化物半导体层40，就必须保证所述半曝光区域62在所述金属氧化物半导体层40上的投影与所述金属氧化物半导体层40至少部分重合。
优选的，为了保证源漏极层(图未示出)与所述栅极线22及所述金属氧化物半导体层40的良好接触，应当尽量增大第一过孔81与所述栅极线22的重合面积、及所述第二过孔82与所述金属氧化物半导体层40的重合面积。则需要保证全曝光区域61在所述栅极线22上的投影包含于所述栅极线22，所述半曝光区域62在所述金属氧化物半导体层40上的投影包含于所述金属氧化物半导体层40。
步骤S4：以所述光刻胶为遮蔽层，对所述光刻胶全曝光区域下方的蚀刻阻挡层和所述栅绝缘层进行第一蚀刻，以在所述全曝光区域正下方的蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔。
请结合参阅图3，具体的，在该步骤中需要对栅绝缘层30和蚀刻阻挡层50进行蚀刻工艺。优选的，可以选用干法蚀刻工艺。在干法蚀刻过程中，位于全曝光区域61下方的蚀刻阻挡层50和栅绝缘层30会被依次蚀刻。位于光刻胶60下方除与全曝光区域61对应以外区域，由于有光刻胶60的存在，栅绝缘层30和蚀刻阻挡层50免于被蚀刻气体蚀刻。本实施方式中通过控制蚀刻气体的蚀刻速率和蚀刻时间，可以在栅绝缘层30和蚀刻阻挡层50形成通向所述栅极线22的第一过孔81。也就是说，所述栅极线22部分露出于所述第一过孔81。
优选的，所述蚀刻气体可以适当的选用，例如选择SF6、O2、Cl2、He、Ar(氩气)中一种或任意几种的混合等。
步骤S5：将所述半曝光区域的光刻胶去除。
请结合参阅图4。具体的，可以对所述光刻胶60进行灰化处理，使得所述半曝光区域62处的光刻胶被去除。可以理解的是，所述“灰化处理”即通过氧气光刻胶反应，从而将所述光刻胶60整体打薄，光刻胶60整体打薄后，半曝光区域62出的光刻胶会首先被完全去除。此时，所述蚀刻阻挡层50部分暴露于所述半曝光区域62。
步骤S6：以所述光刻胶为遮蔽层，对所述光刻胶半曝光区域下方的所述蚀刻阻挡层进行第二蚀刻，以在所述半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔。
具体的，在该步骤中需要对蚀刻阻挡层50进行第二蚀刻。优选的，可以选用干法蚀刻工艺。在本步骤的干法蚀刻过程中，位于半曝光区域62下方的蚀刻阻挡层50外露于所述半曝光区域62，因此会被蚀刻。位于光刻胶60下方除与半曝光区域62对应以外区域，由于有光刻胶60的存在，蚀刻阻挡层50免于被蚀刻气体蚀刻。本实施方式中通过控制蚀刻气体的蚀刻速率和蚀刻时间，可以蚀刻阻挡层50形成通向所述金属氧化物半导体层40的第二过孔82。也就是说，所述金属氧化物半导体层40部分露出于所述第二过孔82。
可选的，本步骤中的蚀刻气体可以与步骤S4中的蚀刻气体一致。
步骤S7：去除所述光刻胶。
具体的，请参阅图5。可以通过湿法蚀刻工艺剥离所述光刻胶。该过程可以采用现有技术的光刻胶剥离方法，在此不再赘述。或者，还可以采用上述的灰化工艺去除所述光刻胶。
进一步的，在所述光刻胶被去除后，还需要在所述第二过孔中形成源极和漏极，以及在第一过孔中形成金属层以连接信号电路。该信号电路可以为另一阵列基板上的电路，也可以为外部的信号电路。
本申请的阵列基板的制造方法中，在蚀刻阻挡层上涂覆光刻胶，通过多灰阶掩膜版在所述光刻胶上形成半曝光区域和全曝光区域，在全曝光区域下方形成通向栅极线的第一过孔，在半曝光区域下方形成通向金属氧化物半导体层的第二通孔。从而在形成第一过孔时不会对金属氧化物半导体层造成损伤，提高了阵列基板的生产良率。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种阵列基板的制造方法，其特征在于，包括：
在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层；
在所述蚀刻阻挡层上形成光刻胶；
提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域和全曝光区域，其中，所述全曝光区域在所述栅极线上的投影与所述栅极线至少部分重合，所述半曝光区域在所述金属氧化物半导体层上的投影与所述金属氧化物半导体层至少部分重合；
以所述光刻胶为遮蔽层，对所述光刻胶全曝光区域下方的蚀刻阻挡层和栅绝缘层进行第一蚀刻，以在所述全曝光区域正下方的蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔；
将所述半曝光区域的光刻胶去除；
以所述光刻胶为遮蔽层，对所述光刻胶半曝光区域下方的所述蚀刻阻挡层进行第二蚀刻，以在所述半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔；
去除所述光刻胶。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，所述方法还包括：对所述光刻胶的半曝光区域进行灰化处理，以去除所述半曝光区域的光刻胶。
3.如权利要求1所述的阵列基板的制造方法，其特征在于，所述方法还包括：对所述蚀刻阻挡层和所述栅绝缘层进行干法蚀刻，以形成所述第一过孔。
4.如权利要求1所述的阵列基板的制造方法，其特征在于，所述方法还包括：对所述蚀刻阻挡层进行干法蚀刻，以形成所述第二过孔。
5.如权利要求3或4所述的阵列基板的制造方法，其特征在于，所述干法蚀刻采用的蚀刻气体为SF6、O2、Cl2、He、Ar中一种或任意几种的混合。
6.如权利要求1所述的阵列基板的制造方法，其特征在于，所述方法还包括：在去除所述光刻胶步骤完成后，在所述第二过孔中形成源极和漏极，以及在第一过孔中形成金属层以连接信号电路。
7.如权利要求1所述的阵列基板的制造方法，其特征在于，所述多灰阶掩膜版为半色调掩膜版或灰色调掩膜版。
8.如权利要求1所述的阵列基板的制造方法，其特征在于，所述去除所述光刻胶步骤中包括：采用灰化工艺或湿法蚀刻工艺将所述光刻胶去除。
9.如权利要求1所述的阵列基板的制造方法，其特征在于，所述全曝光区域在所述栅极线上的投影包含于所述栅极线，所述半曝光区域在所述金属氧化物半导体层上的投影包含于所述金属氧化物半导体层。
10.如权利要求1所述的阵列基板的制造方法，其特征在于，所述蚀刻阻挡层采用氧化硅、氮化硅或者二者的混合物。
11.如权利要求1所述的阵列基板的制造方法，其特征在于，所述栅绝缘层采用氧化硅、氮化硅或者二者的混合物。
CN201680036284.7A 2016-11-23 2016-11-23 阵列基板的制造方法 Pending CN108064414A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/106890 WO2018094598A1 (zh) 2016-11-23 2016-11-23 阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN108064414A true CN108064414A (zh) 2018-05-22

Family

ID=62138112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680036284.7A Pending CN108064414A (zh) 2016-11-23 2016-11-23 阵列基板的制造方法

Country Status (2)

Country Link
CN (1) CN108064414A (zh)
WO (1) WO2018094598A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047882A1 (zh) * 2018-09-03 2020-03-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113161375A (zh) * 2021-04-09 2021-07-23 京东方科技集团股份有限公司 一种阵列基板、显示装置及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184999A (ja) * 2000-12-14 2002-06-28 Toshiba Corp 表示装置用アレイ基板の製造方法
CN100578760C (zh) * 2007-07-05 2010-01-06 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
CN101807549B (zh) * 2009-02-18 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102427061B (zh) * 2011-12-15 2013-02-13 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器的阵列基板制造方法
CN103700707B (zh) * 2013-12-18 2018-12-11 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制备方法、显示装置
CN105161504B (zh) * 2015-09-22 2019-01-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000628A (zh) * 2012-12-14 2013-03-27 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
CN104576542A (zh) * 2015-01-26 2015-04-29 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示装置
CN104637874A (zh) * 2015-03-16 2015-05-20 京东方科技集团股份有限公司 阵列基板及其制作方法
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047882A1 (zh) * 2018-09-03 2020-03-12 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113161375A (zh) * 2021-04-09 2021-07-23 京东方科技集团股份有限公司 一种阵列基板、显示装置及其制备方法

Also Published As

Publication number Publication date
WO2018094598A1 (zh) 2018-05-31

Similar Documents

Publication Publication Date Title
CN104576542B (zh) 阵列基板及其制作方法、显示装置
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
TWI577032B (zh) 顯示裝置
KR20100024569A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2010204656A5 (zh)
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN107403758A (zh) 阵列基板及其制备方法、显示装置
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
WO2017202115A1 (zh) 薄膜晶体管及其制作方法、衬底基板及显示装置
JP2011070194A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
TWI586838B (zh) 金屬圖案的形成方法和陣列基板的製法
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN107393932A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法
JP2008060099A (ja) 薄膜トランジスタおよびその製造方法
CN108064414A (zh) 阵列基板的制造方法
CN105990332B (zh) 薄膜晶体管基板及其显示面板
CN106033760B (zh) 像素结构的制作方法
WO2018076285A1 (zh) 阵列基板及其制造方法
TW201523738A (zh) 薄膜電晶體基板及其製造方法
TWI569325B (zh) Semiconductor device manufacturing method and semiconductor device
CN108122932A (zh) 一种阵列基板及制备方法
CN110112072B (zh) 阵列基板的制造方法和阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180522