CN108055036B - 时钟数据恢复电路的环路带宽调节方法和装置 - Google Patents

时钟数据恢复电路的环路带宽调节方法和装置 Download PDF

Info

Publication number
CN108055036B
CN108055036B CN201711053075.6A CN201711053075A CN108055036B CN 108055036 B CN108055036 B CN 108055036B CN 201711053075 A CN201711053075 A CN 201711053075A CN 108055036 B CN108055036 B CN 108055036B
Authority
CN
China
Prior art keywords
clock
data
recovery circuit
auxiliary
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711053075.6A
Other languages
English (en)
Other versions
CN108055036A (zh
Inventor
巫朝发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN201711053075.6A priority Critical patent/CN108055036B/zh
Publication of CN108055036A publication Critical patent/CN108055036A/zh
Application granted granted Critical
Publication of CN108055036B publication Critical patent/CN108055036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种时钟数据恢复电路的环路带宽调节方法和装置。其中，该方法包括：生成时钟数据恢复电路的采样时钟的辅助时钟，其中，采样时钟为对时钟数据恢复电路接收到的数据进行采样的时钟；根据生成的辅助时钟，对接收到的数据进行噪声分布统计，获得噪声统计结果；依据获得的噪声统计结果，对时钟数据恢复电路的环路带宽进行调节。本发明解决了由于时钟恢复电路环路带宽不能自主调节造成的调节工作量大的技术问题。

Description

时钟数据恢复电路的环路带宽调节方法和装置
技术领域
本发明涉及数据通信技术领域，具体而言，涉及一种时钟数据恢复电路的环路带宽调节方法和装置。
背景技术
伴随科技迅速发展，人们对信息速度、信息种类、信息容量的需求与日俱增，促使信息传输量与交换量与日俱增。因容量大、节省能源、传输距离远等优点，光纤通信***成为信息高速公路的主体。在高速传输数据信号时，由于数据流在经过传输介质传输到接收端的过程中会受到各种外界因素，如噪声、温度变化等的干扰而失真，产生抖动，故在接收端就需要利用时钟与数据恢复电路消除传输过程中积累的抖动。时钟数据恢复电路主要功能是从输入的非归零随机数据中恢复出时钟信号，应用恢复出的时钟信号与传输的数据信号恢复出数据信息。时钟数据恢复电路是光纤通信***的主体，其性能制约着整个光纤通讯***的工作性能，是提升光纤通讯***速度的主要瓶颈。
相关领域中，高速串行数据通信中二进制鉴相时钟数据恢复电路应用广泛，但由于二进制鉴相器的非线性导致二进制鉴相时钟数据恢复电路环路带宽很容易受输入数据噪声影响，进而影响时钟数据恢复电路的工作性能。相关技术中，常用的解决方法包括但不限于：1、人为调整环路滤波器增益，改变环路带宽；2、通过板级芯片测试获得环路带宽，从而指导芯片内环路带宽调节。但上述两种方法均有一定缺陷，方法1带有盲目性，同时在应用环境改变时不能自主调节，方法2在大批量应用时测试工作量大。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种时钟数据恢复电路的环路带宽调节方法和装置，以至少解决了由于时钟恢复电路环路带宽不能自主调节造成的调节工作量大的技术问题。
根据本发明实施例的一个方面，提供了一种时钟数据恢复电路的环路带宽调节方法，包括：生成所述时钟数据恢复电路的采样时钟的辅助时钟，其中，所述采样时钟为对所述时钟数据恢复电路接收到的数据进行采样的时钟；根据生成的所述辅助时钟，对接收到的所述数据进行噪声分布统计，获得噪声统计结果；依据获得的所述噪声统计结果，对所述时钟数据恢复电路的环路带宽进行调节。
可选的，生成所述时钟数据恢复电路的采样时钟的所述辅助时钟包括：选择所述采样时钟与待生成的所述辅助时钟的之间的相位差；根据选择的所述相位差，以及所述采样时钟，生成所述辅助时钟。
可选的，根据生成的所述辅助时钟，对接收到的所述数据进行噪声分布统计，获得噪声统计结果包括：获取依据所述辅助时钟采样的数据；根据所述辅助时钟与所述采样时钟的相位关系，对依据所述辅助时钟采样的数据为异常数据的情况进行统计，获得所述噪声统计结果。
可选的，根据所述辅助时钟与所述采样时钟的相位关系，对依据所述辅助时钟采样的数据为异常数据的情况进行统计，获得所述噪声统计结果包括：在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位滞后的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位超前的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果；和/或，在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位超前的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位滞后的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果。
可选的，依据获得的所述噪声统计结果，对所述时钟数据恢复电路的环路带宽进行调节包括：依据获得的所述噪声统计结果，确定接收到的所述数据的噪声的大小；依据确定的所述噪声的大小，确定对所述时钟数据恢复电路的低通滤波器的增益进行调节的增益调节量；通过采用确定的所述增益调节量对所述低通滤波器的增益进行调节的方式，对所述时钟数据恢复电路的环路带宽进行调节。
根据本发明实施例的另一方面，还提供了一种时钟数据恢复电路的环路带宽调节装置，包括：生成模块，用于生成所述时钟数据恢复电路的采样时钟的辅助时钟，其中，所述采样时钟为对所述时钟数据恢复电路接收到的数据进行采样的时钟；统计模块，用于根据生成的所述辅助时钟，对接收到的所述数据进行噪声分布统计，获得噪声统计结果；调节模块，用于依据获得的所述噪声统计结果，对所述时钟数据恢复电路的环路带宽进行调节。
可选的，所述生成模块包括：选择单元，用于选择所述采样时钟与待生成的所述辅助时钟的之间的相位差；生成单元，用于根据选择的所述相位差，以及所述采样时钟，生成所述辅助时钟。
可选的，所述统计模块包括：获取单元，用于获取依据所述辅助时钟采样的数据；统计单元，用于根据所述辅助时钟与所述采样时钟的相位关系，对依据所述辅助时钟采样的数据为异常数据的情况进行统计，获得所述噪声统计结果。
可选的，所述统计单元包括：第一统计子单元，用于在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位滞后的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位超前的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果；和/或，第二统计子单元，用于在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位超前的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位滞后的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果。
可选的，所述调节模块包括：第一确定单元，用于依据获得的所述噪声统计结果，确定接收到的所述数据的噪声的大小；第二确定单元，用于依据确定的所述噪声的大小，确定对所述时钟数据恢复电路的低通滤波器的增益进行调节的增益调节量；调节单元，用于通过采用确定的所述增益调节量对所述低通滤波器的增益进行调节的方式，对所述时钟数据恢复电路的环路带宽进行调节。
根据本发明实施例的另一方面，提供了一种通信设备，该通信设备应用于上述任一项所述的时钟数据恢复电路的环路带宽调节方法。
在本发明实施例中，采用自适应调节的方式，通过噪声分布统计，自适应调节时钟恢复电路滤波器增益，进而调节时钟恢复电路环路带宽，达到了时钟恢复电路环路带宽能够随应用环境自主改变的目的，从而实现了提高时钟数据的噪声容忍性的技术效果，进而解决了由于时钟恢复电路环路带宽不能自主调节造成的调节工作量大的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的时钟数据恢复电路的环路带宽调节方法的流程图；
图2为根据本发明实施例的二进制鉴相时钟数据恢复电路示意图；
图3为根据本发明实施例的BBCDR环路带宽与数据噪声关系示意图；
图4是根据本发明实施例的时钟数据恢复电路的环路带宽调节方法的辅助时钟产生电路示意图；
图5是根据本发明实施例的时钟数据恢复电路二进制鉴相器的基本原理；
图6是根据本发明实施例中时钟数据恢复电路噪声分布统计原理示意图；
图7是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置结构框图；
图8是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置生成模块72的结构框图；
图9是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置统计模块74的结构框图；
图10是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置调节模块76的统计单元94的结构框图；
图11是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置调节模块76的结构框图；
图12是根据本发明实施例构建的时钟数据恢复电路的环路带宽调节***的优化***结构图；
图13是根据本发明实施例所实现的BBCDR环路带宽与数据噪声关系示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例，提供了一种时钟数据恢复电路的环路带宽调节的方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机***中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图1是根据本发明实施例的时钟数据恢复电路的环路带宽调节方法的流程图，如图1所示，该方法包括如下步骤：
步骤S102，生成时钟数据恢复电路的采样时钟的辅助时钟，其中，采样时钟为对时钟数据恢复电路接收到的数据进行采样的时钟；
步骤S104，根据生成的辅助时钟，对接收到的数据进行噪声分布统计，获得噪声统计结果；
步骤S106，依据获得的噪声统计结果，对时钟数据恢复电路的环路带宽进行调节。
通过上述步骤，可以实现采用自适应调节的方式，通过噪声分布统计，自适应调节时钟恢复电路滤波器增益，进而调节时钟恢复电路环路带宽，达到了时钟恢复电路环路带宽能够随应用环境自主改变的目的，从而实现了提高时钟数据的噪声容忍性的技术效果，进而解决了由于时钟恢复电路环路带宽不能自主调节造成的调节工作量大的技术问题。同时，本发明实施例可以在一次带宽调节结束后停止自适应调节以节省功耗。
在数据通信领域中，时钟数据恢复电路广泛应用于高速串行数据通信电路中，其性能直接影响接收数据的误码率。本发明实施例以二进制鉴相时钟数据恢复电路为例，该电路主要应用于高速串行数据通信，图2为根据本发明实施例的二进制鉴相时钟数据恢复电路示意图。
二进制鉴相器非线性导致电路环路带宽受输入数据噪声影响，如下述二进制时钟数据恢复电路的开环传输函数所示：
Figure BDA0001453173830000051
其中，
Figure BDA0001453173830000061
为输入数据翻转比例，
Figure BDA0001453173830000062
为输入数据噪声的标准偏差，
Figure BDA0001453173830000063
为时钟数据恢复电路比例增益，τN为时钟数据恢复电路积分路径时间常数，Tup为时钟数据恢复电路环路更新周期，Nd为时钟数据恢复电路环路延迟时间周期，T(s)为时钟数据恢复电路环路传输函数。
其中
Figure BDA0001453173830000064
是输入数据噪声的标准偏差，其大小直接决定了环路带宽。时钟数据恢复电路的性能由电路抖动产生、抖动传输以及抖动容忍三个指标决定，而这些指标与时钟数据恢复电路的环路带宽决定。二进制鉴相时钟数据恢复电路其环路带宽直接受输入数据的噪声抖动影响，图3为根据本发明实施例的二进制鉴相时钟数据恢复电路(Bang BangClock and Data Recovery，简称为BBCDR)环路带宽与数据噪声关系示意图，如图3所示，其噪声幅度越大，时钟数据恢复电路的环路带宽越小，反之则越大。
本发明实施例通过对输入数据时序噪声分布的获取与统计，根据该统计结果获得的噪声大小来调节时钟数据恢复电路中低通滤波器的增益，从而达到调节时钟数据恢复电路环路带宽的目的。进而时钟数据恢复电路实现输入数据与压控振荡器产生的采样时钟相位锁定，以达到在接收端正确采样输入数据的目的。
优选地，生成时钟数据恢复电路的采样时钟的辅助时钟包括：选择采样时钟与待生成的辅助时钟的之间的相位差；根据选择的相位差以及采样时钟，生成辅助时钟。
图4是根据本发明实施例的时钟数据恢复电路的环路带宽调节方法的辅助时钟产生电路示意图，其实现方式包括延迟锁相环、相位插值器、延迟门电路等。
优选地，根据生成的辅助时钟，对接收到的数据进行噪声分布统计，获得噪声统计结果包括：获取依据辅助时钟采样的数据；根据辅助时钟与采样时钟的相位关系，对依据辅助时钟采样的数据为异常数据的情况进行统计，获得噪声统计结果。
因电路环路带宽变化与输入数据噪声之间的影响关系，本发明实施例通过获取数据噪声分布实现时钟数据恢复电路带宽调节。电路调节过程中，在采样时钟与输入数据相位锁定后，在输入数据噪声小，即输入数据比较干净时，当辅助时钟相位在采样时钟左侧，即辅助时钟相位滞后数据相位时，电路不会发出异常信号。而在输入数据噪声大时，由于输入数据受噪声影响，因此辅助时钟采样所在电路发出异常信号的概率变大。通过调节辅助相位产生电路的相位选择控制，可以实现在不同相位偏离下对输入数据进行噪声分布统计，从而得到输入数据噪声大小。通过噪声分布统计调节时钟数据恢复电路的滤波器增益，实现环路带宽调节的目的。
优选地，根据辅助时钟与采样时钟的相位关系，对依据辅助时钟采样的数据为异常数据的情况进行统计，获得噪声统计结果包括：在辅助时钟与采样时钟的相位关系为辅助时钟相对于采样时钟相位滞后的情况下，确定依据辅助时钟采样的数据相对于时钟数据恢复电路接收到的数据相位超前的数据为异常数据，对确定的异常数据进行统计，获得噪声统计结果；和/或，在辅助时钟与采样时钟的相位关系为辅助时钟相对于采样时钟相位超前的情况下，确定依据辅助时钟采样的数据相对于时钟数据恢复电路接收到的数据相位滞后的数据为异常数据，对确定的异常数据进行统计，获得噪声统计结果。
图5是根据本发明实施例的时钟数据恢复电路二进制鉴相器的基本原理，如图5所示，当采样时钟的下降沿滞后于数据翻转边沿时，二进制鉴相器发出时钟相位右移信号，如图5中(1)所示；当采样时钟的下降沿领先于数据翻转边沿时，二进制鉴相器发出时钟相位左移信号，如图5中(2)所示；当采样时钟的下降沿与数据翻转边沿对齐时，时钟数据恢复电路锁定，这时二进制鉴相器发出时钟相位左移或者右移由输入数据噪声和环路带宽决定。
图6是根据本发明实施例中时钟数据恢复电路噪声分布统计原理示意图。如图6所示，在采样时钟与输入数据相位锁定后，采样时钟的下降边沿与输入数据的翻转边沿对齐。图中的辅助时钟是采样时钟的领先或者滞后相位时钟，其偏离采样时钟的相位大小由辅助时钟产生电路实现。如图6中(1)所示，输入数据噪声小，即输入数据比较干净时，当辅助时钟相位在采样时钟左侧时，即辅助时钟相位滞后数据相位，由辅助时钟控制的二进制鉴相器一直输出相位滞后信号，而不会输出相位超前信号；当辅助时钟相位在采样时钟右侧时，即辅助时钟相位领先数据相位，由辅助时钟控制的二进制鉴相器一直输出相位超前信号，而不会输出相位滞后信号。计数器只统计发出的异常信号，即在辅助时钟相位在采样时钟左侧时统计相位超前信号，在辅助时钟相位在采样时钟右侧时统计相位滞后相位。
优选地，依据获得的噪声统计结果，对时钟数据恢复电路的环路带宽进行调节包括：依据获得的噪声统计结果，确定接收到的数据的噪声的大小；依据确定的噪声的大小，确定对时钟数据恢复电路的低通滤波器的增益进行调节的增益调节量；通过采用确定的增益调节量对低通滤波器的增益进行调节的方式，对时钟数据恢复电路的环路带宽进行调节。
本发明实施例通过获取数据噪声分布调节时钟数据恢复电路中环路滤波器增益实现带宽调节。如图6中(2)所示，输入数据噪声大，辅助时钟即使领先或者滞后采样时钟，由于输入数据受噪声影响，其翻转边沿也会出现比较大的偏离，因此辅助时钟采样的鉴相器发出异常信号的概率变大。通过调节辅助时钟产生电路的相位选择控制，可以实现在不同相位偏离下对输入数据进行噪声分布统计，从而得到输入数据噪声大小。通过噪声分布统计调节时钟数据恢复电路的滤波器增益，实现环路带宽调节的目的。
根据本发明实施例的另一方面，还提供了一种时钟数据恢复电路的环路带宽调节装置，图7是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置结构框图，如图7所示，该时钟数据恢复电路的环路带宽调节装置包括：生成模块72、统计模块74、调节模块76。下面对时钟数据恢复电路的环路带宽调节装置进行详细说明。
生成模块72，用于生成时钟数据恢复电路的采样时钟的辅助时钟，其中，采样时钟为对时钟数据恢复电路接收到的数据进行采样的时钟；
统计模块74，与上述生成模块72相连，用于根据生成的辅助时钟，对接收到的数据进行噪声分布统计，获得噪声统计结果；
调节模块76，与上述统计模块74相连，用于依据获得的噪声统计结果，对时钟数据恢复电路的环路带宽进行调节。
图8是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置生成模块72的结构框图，如图8所示，该生成模块72包括：选择单元82和生成单元84，下面对该生成模块72进行说明。
选择单元82，用于选择采样时钟与待生成的辅助时钟的之间的相位差；
生成单元84，与上述选择单元82相连，用于根据选择的相位差，以及采样时钟，生成辅助时钟。
图9是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置统计模块74的结构框图，如图9所示，该统计模块74包括：获取单元92和统计单元94，下面对该统计模块74进行说明。
获取单元92，用于获取依据辅助时钟采样的数据；
统计单元94，与上述获取单元92相连，用于根据辅助时钟与采样时钟的相位关系，对依据辅助时钟采样的数据为异常数据的情况进行统计，获得噪声统计结果。
图10是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置调节模块76的统计单元94的结构框图，如图10所示，该统计单元94包括：第一统计子单元102和/或第二统计子单元104，下面对该统计单元94进行说明。
第一统计子单元102，用于在辅助时钟与采样时钟的相位关系为辅助时钟相对于采样时钟相位滞后的情况下，确定依据辅助时钟采样的数据相对于时钟数据恢复电路接收到的数据相位超前的数据为异常数据，对确定的异常数据进行统计，获得噪声统计结果；和/或，
第二统计子单元104，用于在辅助时钟与采样时钟的相位关系为辅助时钟相对于采样时钟相位超前的情况下，确定依据辅助时钟采样的数据相对于时钟数据恢复电路接收到的数据相位滞后的数据为异常数据，对确定的异常数据进行统计，获得噪声统计结果。
图11是根据本发明实施例的时钟数据恢复电路的环路带宽调节装置调节模块76的结构框图，如图11所示，该调节模块76包括：第一确定单元112、第二确定单元114和调节单元116，下面对该调节模块76进行说明。
第一确定单元112，用于依据获得的噪声统计结果，确定接收到的数据的噪声的大小；
第二确定单元114，与上述第一确定单元112相连，用于依据确定的噪声的大小，确定对时钟数据恢复电路的低通滤波器的增益进行调节的增益调节量；
调节单元116，与上述第二确定单元114相连，用于通过采用确定的增益调节量对低通滤波器的增益进行调节的方式，对时钟数据恢复电路的环路带宽进行调节。
在本发明实施例中，还提供了一种通信设备，该通信设备应用于上述任一项所述的时钟数据恢复电路的环路带宽调节方法。
图12是根据本发明实施例构建的时钟数据恢复电路的环路带宽调节***的优化***结构图，如图12所示，该时钟数据恢复电路的环路带宽调节***包括：放大器或均衡器模块120、时钟数据恢复电路模块130、辅助时钟产生电路模块140(功能同上述生成模块72)、噪声分布统计模块150。其中时钟数据恢复电路模块130包括：第一二进制鉴相器132(功能同上述获取单元92)、低通滤波器134(功能同上述第二确定单元114)、压控振荡器或相位插值器136；噪声分布统计模块150包括：第二二进制鉴相器152(功能同上述获取单元92)、计数器154(功能同上述统计单元94)、噪声分布统计单元156(功能同上述第一确定单元112)。下面对该时钟数据恢复电路的环路带宽调节***进行说明。
放大器或均衡器模块120，与接收端口相连接，用于对接收数据进行放大和补偿。该模块可以包括一级或多级放大器电路，一级或多级均衡器电路，也可以是放大器与均衡器的组合使用，在一些应用中也可以不包括该模块。
时钟数据恢复电路模块130，与上述放大器或均衡器模块120相连，用于实现输入数据与压控振荡器产生的采样时钟相位锁定，以达到在接收端正确采样输入数据的目的。其中：第一二进制鉴相器132，主要利用锁相环路的跟踪与捕获功能，通过比较采样时钟和接收数据的相位和频率，生成一个与接收数据的相位差及频率差相关的误差电压控制信号；低通滤波器134，与上述第一二进制鉴相器132相连，实现方式包括模拟滤波器、数字滤波器或者两者的组合使用，用于减小输入到压控振荡器或相位插值器的输入噪声，稳定压控振荡器或相位插值器的频率；压控振荡器或相位插值器136，与上述低通滤波器134相连，同时其输出作为上述辅助时钟产生电路模块140和第一二进制鉴相器132的输入，可以由模拟或者数字相位插值器代替，用于产生电路采样时钟，该时钟信号和输入数据比较产生控制电压控制振荡频率和相位。
辅助时钟产生电路模块140，与上述压控振荡器或相位插值器136和第二二进制鉴相器152相连，用于产生辅助时钟。辅助时钟产生电路的输入为压控振荡器或相位插值器136生成的采样时钟，输出为第二二进制鉴相器152的输入。
噪声分布统计模块150，与接收端口及上述时钟数据恢复电路模块130相连接，用于通过辅助时钟的变化，实现在不同相位偏离下对输入数据进行噪声分布统计，得到输入数据噪声大小，进而通过噪声分布统计调节时钟数据恢复电路模块的低通滤波器增益，实现环路带宽调节的目的。其中：第二二进制鉴相器152，用于通过比较辅助时钟和接收数据的相位和频率，生成一个与接收数据的相位差及频率差相关的误差电压控制信号；计数器154，与上述第二二进制鉴相器152相连，用于统计第二二进制鉴相器152发出的异常信号，即在辅助时钟相位在采样时钟左侧时统计相位超前信号，在辅助时钟相位在采样时钟右侧时统计相位滞后相位；噪声分布统计单元156，与上述计数器154和低通滤波器134相连，用于实现在辅助时钟和采样时钟不同相位偏离下对输入数据进行噪声分布统计，从而得到输入数据噪声大小。
如图12所示，时钟数据恢复电路模块120实现输入数据与压控振荡器产生的采样时钟相位锁定，以达到在接收端正确采样输入数据的目的。噪声分布统计模块实现对输入数据时序噪声分布的获取与统计，根据改统计结果获得的噪声大小来调节时钟数据恢复电路中低通滤波器的增益，从而达到调节时钟数据恢复电路环路带宽的目的。图13是本发明实施例所实现的BBCDR环路带宽与数据噪声关系示意图。如图13所示，经过环路带宽自适应调节后的效果较图3发生了很大的改进。
利用本发明实施例，可以获得输入数据的噪声分布，达到自适应调节环路带宽的目的。同时可以提高时钟数据的噪声容忍性，并在一次带宽调节结束后关闭自适应调节模块以节省功耗。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种时钟数据恢复电路的环路带宽调节方法，其特征在于，包括：
生成所述时钟数据恢复电路的采样时钟的辅助时钟，其中，所述采样时钟为对所述时钟数据恢复电路接收到的数据进行采样的时钟；
根据生成的所述辅助时钟，对接收到的所述数据进行噪声分布统计，获得噪声统计结果；
依据获得的所述噪声统计结果，对所述时钟数据恢复电路的环路带宽进行调节；
其中，根据生成的所述辅助时钟，对接收到的所述数据进行噪声分布统计，获得噪声统计结果包括：获取依据所述辅助时钟采样的数据；根据所述辅助时钟与所述采样时钟的相位关系，对依据所述辅助时钟采样的数据为异常数据的情况进行统计，获得所述噪声统计结果；
其中，根据所述辅助时钟与所述采样时钟的相位关系，对依据所述辅助时钟采样的数据为异常数据的情况进行统计，获得所述噪声统计结果包括：在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位滞后的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位超前的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果；和/或，在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位超前的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位滞后的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果。
2.根据权利要求1所述的方法，其特征在于，生成所述时钟数据恢复电路的采样时钟的所述辅助时钟包括：
选择所述采样时钟与待生成的所述辅助时钟的之间的相位差；
根据选择的所述相位差，以及所述采样时钟，生成所述辅助时钟。
3.根据权利要求1或2所述的方法，其特征在于，依据获得的所述噪声统计结果，对所述时钟数据恢复电路的环路带宽进行调节包括：
依据获得的所述噪声统计结果，确定接收到的所述数据的噪声的大小；
依据确定的所述噪声的大小，确定对所述时钟数据恢复电路的低通滤波器的增益进行调节的增益调节量；
通过采用确定的所述增益调节量对所述低通滤波器的增益进行调节的方式，对所述时钟数据恢复电路的环路带宽进行调节。
4.一种时钟数据恢复电路的环路带宽调节装置，其特征在于，包括：
生成模块，用于生成所述时钟数据恢复电路的采样时钟的辅助时钟，其中，所述采样时钟为对所述时钟数据恢复电路接收到的数据进行采样的时钟；
统计模块，用于根据生成的所述辅助时钟，对接收到的所述数据进行噪声分布统计，获得噪声统计结果；
调节模块，用于依据获得的所述噪声统计结果，对所述时钟数据恢复电路的环路带宽进行调节；
其中，所述统计模块包括：获取单元，用于获取依据所述辅助时钟采样的数据；统计单元，用于根据所述辅助时钟与所述采样时钟的相位关系，对依据所述辅助时钟采样的数据为异常数据的情况进行统计，获得所述噪声统计结果；
所述统计单元包括：第一统计子单元，用于在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位滞后的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位超前的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果；和/或，第二统计子单元，用于在所述辅助时钟与所述采样时钟的相位关系为所述辅助时钟相对于所述采样时钟相位超前的情况下，确定依据所述辅助时钟采样的数据相对于所述时钟数据恢复电路接收到的数据相位滞后的数据为所述异常数据，对确定的所述异常数据进行统计，获得所述噪声统计结果。
5.根据权利要求4所述的装置，其特征在于，所述生成模块包括：
选择单元，用于选择所述采样时钟与待生成的所述辅助时钟的之间的相位差；
生成单元，用于根据选择的所述相位差，以及所述采样时钟，生成所述辅助时钟。
6.根据权利要求4或5所述的装置，其特征在于，所述调节模块包括：
第一确定单元，用于依据获得的所述噪声统计结果，确定接收到的所述数据的噪声的大小；
第二确定单元，用于依据确定的所述噪声的大小，确定对所述时钟数据恢复电路的低通滤波器的增益进行调节的增益调节量；
调节单元，用于通过采用确定的所述增益调节量对所述低通滤波器的增益进行调节的方式，对所述时钟数据恢复电路的环路带宽进行调节。
7.一种通信设备，其特征在于，所述通信设备应用权利要求1至3中任一项所述的时钟数据恢复电路的环路带宽调节方法。
CN201711053075.6A 2017-10-31 2017-10-31 时钟数据恢复电路的环路带宽调节方法和装置 Active CN108055036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711053075.6A CN108055036B (zh) 2017-10-31 2017-10-31 时钟数据恢复电路的环路带宽调节方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711053075.6A CN108055036B (zh) 2017-10-31 2017-10-31 时钟数据恢复电路的环路带宽调节方法和装置

Publications (2)

Publication Number Publication Date
CN108055036A CN108055036A (zh) 2018-05-18
CN108055036B true CN108055036B (zh) 2020-12-29

Family

ID=62119769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711053075.6A Active CN108055036B (zh) 2017-10-31 2017-10-31 时钟数据恢复电路的环路带宽调节方法和装置

Country Status (1)

Country Link
CN (1) CN108055036B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112688701B (zh) * 2020-12-22 2022-05-31 北京奕斯伟计算技术有限公司 接收机电路以及接收机电路控制方法
CN118018010A (zh) * 2024-04-08 2024-05-10 芯动微电子科技(武汉)有限公司 一种数据时钟恢复电路工作稳定性的判断方法和装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1036303A (zh) * 1987-11-10 1989-10-11 日本电气株式会社 信道转换***
CN102104377A (zh) * 2009-12-17 2011-06-22 英特尔公司 自适应数字锁相环
WO2013137863A1 (en) * 2012-03-13 2013-09-19 Rambus Inc. Clock and data recovery having shared clock generator
CN105975419A (zh) * 2016-04-27 2016-09-28 北京小鸟看看科技有限公司 一种Displayport接口及其时钟恢复的方法
CN106656168A (zh) * 2016-12-30 2017-05-10 北京集创北方科技股份有限公司 时钟数据恢复装置及方法
CN107078743A (zh) * 2014-08-19 2017-08-18 ams有限公司 用于时钟和数据恢复的电路布置和方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002384B1 (en) * 2004-01-16 2006-02-21 Altera Corporation Loop circuitry with low-pass noise filter
CN101572548B (zh) * 2009-06-09 2011-06-22 中国人民解放军国防科学技术大学 具有轨到轨电压线性调节范围及带宽拓展能力的延迟单元电路
JP5256535B2 (ja) * 2009-07-13 2013-08-07 ルネサスエレクトロニクス株式会社 位相同期ループ回路
US8513991B2 (en) * 2010-06-18 2013-08-20 Hynix Semiconductor Inc. Delay-locked loop having a loop bandwidth dependency on phase error
US9077351B2 (en) * 2013-03-13 2015-07-07 Samsung Electronics Co., Ltd. All-digital phase-locked loop for adaptively controlling closed-loop bandwidth, method of operating the same, and devices including the same
US20140354335A1 (en) * 2013-05-28 2014-12-04 Broadcom Corporation Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector
KR20160008698A (ko) * 2014-07-14 2016-01-25 삼성전자주식회사 하이브리드 클럭 데이터 복구 회로, 및 이를 포함하는 시스템
CN106656174A (zh) * 2015-10-28 2017-05-10 北京华大九天软件有限公司 一种新型结构的高速时钟数据恢复电路
US9923564B2 (en) * 2015-11-17 2018-03-20 Mediatek Inc. Clock data recovery apparatus and method capable of reducing more noise as well as tracking larger frequency offsets
CN105515639B (zh) * 2015-12-02 2018-09-25 中国工程物理研究院电子工程研究所 一种通用卫星高速数传信号定时同步方法
CN107094016A (zh) * 2017-04-17 2017-08-25 中国电子科技集团公司第五十四研究所 一种实现低抖动的时钟产生电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1036303A (zh) * 1987-11-10 1989-10-11 日本电气株式会社 信道转换***
CN102104377A (zh) * 2009-12-17 2011-06-22 英特尔公司 自适应数字锁相环
WO2013137863A1 (en) * 2012-03-13 2013-09-19 Rambus Inc. Clock and data recovery having shared clock generator
CN107078743A (zh) * 2014-08-19 2017-08-18 ams有限公司 用于时钟和数据恢复的电路布置和方法
CN105975419A (zh) * 2016-04-27 2016-09-28 北京小鸟看看科技有限公司 一种Displayport接口及其时钟恢复的方法
CN106656168A (zh) * 2016-12-30 2017-05-10 北京集创北方科技股份有限公司 时钟数据恢复装置及方法

Also Published As

Publication number Publication date
CN108055036A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
US10263761B2 (en) Clock and data recovery having shared clock generator
US9917685B2 (en) Eye width measurement and margining in communication systems
US11290115B2 (en) Low latency combined clock data recovery logic network and charge pump circuit
US7135905B2 (en) High speed clock and data recovery system
US8804888B2 (en) Wide band clock data recovery
US8687756B2 (en) CDR with digitally controlled lock to reference
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
CN106656168B (zh) 时钟数据恢复装置及方法
US9966994B2 (en) Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
KR100674955B1 (ko) 데이터 주파수에 따라 위상 옵셋을 조절하는 클럭 복원장치 및 방법
US6640194B2 (en) Timing jitter frequency detector for timing recovery systems
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
US9705666B2 (en) Frequency acquisition for serdes receivers
US8289061B2 (en) Technique to reduce clock recovery amplitude modulation in high-speed serial transceiver
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
Chowdhary et al. A 8 Gbps blind oversampling CDR with frequency offset compensation over infinite burst
KR102210489B1 (ko) 기준기를 필요로 하지 않는 클럭 복원기 및 이를 포함하는 유선통신용 시리얼 수신기
Shuang et al. Research and implementation of clock recovery method based on software PLL
CN114793154B (zh) 一种定时同步锁定检测方法
Guinea Bang‐bang cycle‐slip detector improves jitter‐tolerance in SONET PLL/DLL CDR
Liu et al. A 10Gbps half-rate digital clock and data recovery circuit for 60GHz receiver in 65nm CMOS
Lee et al. An injection-locked ADCDR with reference-less frequency tracking
Pan Detection and Mitigation of Jitter Using Clock and Data Recovery Circuits in Multi-Gigahertz Communication Channels
Jiang et al. A 6-Gb/s 3X-oversampling-like clock and data recovery in 0.13-µm CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant