CN106656168A - 时钟数据恢复装置及方法 - Google Patents

时钟数据恢复装置及方法 Download PDF

Info

Publication number
CN106656168A
CN106656168A CN201611264489.9A CN201611264489A CN106656168A CN 106656168 A CN106656168 A CN 106656168A CN 201611264489 A CN201611264489 A CN 201611264489A CN 106656168 A CN106656168 A CN 106656168A
Authority
CN
China
Prior art keywords
signal
clock
error signal
clock signal
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611264489.9A
Other languages
English (en)
Other versions
CN106656168B (zh
Inventor
巫朝发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipone Technology Beijing Co Ltd
Original Assignee
Chipone Technology Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipone Technology Beijing Co Ltd filed Critical Chipone Technology Beijing Co Ltd
Priority to CN201611264489.9A priority Critical patent/CN106656168B/zh
Publication of CN106656168A publication Critical patent/CN106656168A/zh
Application granted granted Critical
Publication of CN106656168B publication Critical patent/CN106656168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种时钟数据恢复装置及方法。所述时钟数据恢复装置包括：鉴相器，用于根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号；第一环路滤波器，用于对所述误差信号进行第一环路滤波；第一压控振荡器，用于根据经过第一环路滤波的所述误差信号生成所述第一时钟信号；第二时钟信号生成模块，用于根据所述鉴相器生成的所述误差信号来生成所述第二时钟信号。该时钟数据恢复装置能够在快速跟踪数据信号变化的情况下降低数据恢复的误码率。

Description

时钟数据恢复装置及方法
技术领域
本发明属于信号检测技术领域，更具体地涉及时钟数据恢复装置以及时钟数据恢复方法。
背景技术
数据通信中的基带通信方式是将数据直接发送，而不是经过调制由载波发送，这种基带通信方式构成了目前远距离宽带数据通信的主流。基带通信一般又可分为并行数据通信和串行数据通信两种方式，其中，串行数据通信是将字节信号逐位传输，并且不使用额外的同步时钟信号。串行数据通信在很多情况下可以节约***的成本，因此在远距离通信中应用较多。
在串行数据通信***中，接收机不能独立产生用于发送方与接收方之间的数据同步的时钟信号，而是从接收到的数据流中恢复出时钟信号以实现同步操作。时钟数据恢复电路(Clock and Data Recovery,CDR)负责将接收机接收到的串行数据中的时钟提取出来，并利用这个时钟对串行数据采样生成恢复数据信号，使得后续的串并转换电路能够根据该时钟将采样得到的恢复数据信号由串行信号转换为并行信号。因此在串行数据通信***中，时钟数据恢复电路在接收机中起着关键作用，是工作速率极高的一个电路模块。时钟数据恢复电路普遍采用基于锁相环路的结构，图1示出根据现有技术的时钟数据恢复装置的结构示意图，时钟数据恢复装置100包括：鉴相器101，用于对接收到的数据的相位与采样时钟的相位进行比较，并根据两者之间的相位差值产生误差信号；环路滤波器102，用于对鉴相器101产生的误差信号进行累加滤波；以及压控振荡器103，用于产生数据采样的多相时钟。
在高速的串行数据通信***中，串行数据会受到数据通道之间的串扰、电路本身的器件噪声以及电源波动等干扰，任何对串行数据的干扰都会对数据的垂直电压幅度和水平时间幅度产生波动。因此，为确保时钟数据恢复电路能够正确地恢复时钟与数据，锁相环路的时钟相位需要始终跟踪串行数据的相位。现有的锁相环路通过调节环路滤波器的比例增益大小来实现环路带宽的调整，比例增益越大，环路带宽越大，锁定的速度就越快，相位跟踪越及时。然而，随着环路带宽的增大，压控振荡器输出的时钟信号抖动也随之加大。因此根据压控振荡器输出的时钟信号进行采样而得到的采样数据易出现错误，即时钟数据恢复电路的误码率提高。由此可见，在现有的时钟数据恢复电路中，环路带宽的提升与误码率的降低之间存在矛盾，难以同时兼顾快速的数据相位跟踪及低的误码率。
发明内容
有鉴于此，本发明的目的在于提供一种时钟数据恢复装置以及时钟数据恢复方法，根据经过不同滤波处理的误差信号生成两项时钟信号，从而能够在快速跟踪数据信号变化的情况下控制数据恢复的误码率。
根据本发明的一方面，提供一种时钟数据恢复装置，包括：鉴相器，用于根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号；第一环路滤波器，用于对所述误差信号进行第一环路滤波；第一压控振荡器，用于根据经过第一环路滤波的所述误差信号生成所述第一时钟信号；第二时钟信号生成模块，用于根据所述鉴相器生成的所述误差信号来生成所述第二时钟信号。
优选地，所述第二时钟信号生成模块包括：低通滤波器，用于对经过第一环路滤波的所述误差信号进行低通滤波；第二压控振荡器，用于根据经过低通滤波的所述误差信号生成所述第二时钟信号。
优选地，所述低通滤波器包括积分器。
优选地，所述积分器包括：加法器和对输入信号进行延迟累加的运算模块，所述加法器的第一输入端接收经过第一环路滤波的所述误差信号，所述加法器的第二输入端与所述运算模块的输出端相连，所述加法器的输出端与所述运算模块的输入端相连。
优选地，所述第二压控振荡器包括LC压控振荡器、RC压控振荡器或晶体压控振荡器。
优选地，所述第二时钟信号生成模块包括：第二环路滤波器，用于对来自所述鉴相器的所述误差信号进行第二环路滤波；第二压控振荡器，用于根据经过第二环路滤波的所述误差信号生成所述第二时钟信号。
优选地，所述第二时钟信号生成模块还包括：低通滤波器，用于对经过第二环路滤波的所述误差信号进行低通滤波，并将经过低通滤波的所述误差信号发送给所述第二压控振荡器。
优选地，所述第一环路滤波器包括：第一倍乘器，用于将所述误差信号倍乘预设的比例调节系数，以得到第一倍乘误差信号；第二倍乘器，用于将所述误差信号倍乘预设的积分调节系数，以得到第二倍乘误差信号；积分器，用于对所述第二倍乘误差信号进行累加滤波；加法器，用于将所述第一倍乘误差信号和经过所述积分器累加滤波的所述第二倍乘误差信号相加，以获得经过第一环路滤波的误差信号。
优选地，所述第二环路滤波器包括：第一倍乘器，用于将来自所述鉴相器的所述误差信号倍乘预设的比例调节系数，以得到第一倍乘误差信号；第二倍乘器，用于将来自所述鉴相器的所述误差信号倍乘预设的积分调节系数，以得到第二倍乘误差信号；积分器，用于对所述第二倍乘误差信号进行累加滤波；加法器，用于将所述第一倍乘误差信号和经过所述积分器累加滤波的所述第二倍乘误差信号相加，以获得经过第二环路滤波的误差信号。
根据本发明的另一方面，提供一种时钟数据恢复方法，包括：通过鉴相器根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号；通过第一环路滤波器对所述误差信号进行第一环路滤波；通过第一压控振荡器根据经过第一环路滤波的所述误差信号生成所述第一时钟信号；通过第二时钟信号生成模块根据所述鉴相器生成的所述误差信号来生成所述第二时钟信号。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
图1示出根据现有技术的时钟数据恢复装置的结构示意图。
图2示出根据本发明实施例的时钟数据恢复装置的结构示意图。
图3示出根据本发明实施例的时钟数据恢复装置的结构示意图。
图4示出根据本发明实施例的时钟数据恢复装置的结构示意图。
图5示出根据本发明实施例的低通滤波器包括的积分器的结构示意图。
图6示出根据本发明实施例的环路滤波器的结构示意图。
图7示出根据现有技术的时钟数据恢复过程中信号间相位关系示意图。
图8示出根据现有技术的时钟数据恢复过程中各信号抖动幅度的示意图。
图9示出根据本发明实施例的时钟数据恢复过程中各信号抖动幅度的示意图。
图10示出根据本发明实施例的时钟数据恢复方法的流程图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
为确保正确地恢复数据信号中的时钟与数据，至少需要两项时钟信号，包括第一时钟信号和第二时钟信号。图7示出根据现有技术的时钟数据恢复过程中信号间相位关系示意图，当环路锁定，第一时钟信号与数据的翻转边沿对齐，第二时钟信号与数据的中心点对齐。利用第一时钟信号和第二时钟信号对数据信号进行采样得到恢复数据信号。
图8示出根据现有技术的时钟数据恢复过程中各信号抖动幅度的示意图，tc表示第二时钟信号的抖动幅度，ts表示整个***的时序裕量(timing margin)，td对应于数据信号在高频和低频干扰作用下的抖动幅度，是容易引起误码的采样点。如果时序裕量ts很小，较大的环路带宽使得第二时钟信号的抖动幅度tc很大，很容易造成在td对应的采样点采样，加上时钟数据恢复电路自身造成的时钟信号迟延，极易导致数据恢复的误码率增大。
图2示出根据本发明实施例的时钟数据恢复装置的结构示意图。时钟数据恢复装置200包括：鉴相器201、环路滤波器202、低通滤波器203、第一压控振荡器204和第二压控振荡器205。
鉴相器201用于根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号。
环路滤波器202用于对所述误差信号进行环路滤波。
第一压控振荡器204用于根据经过环路滤波的所述误差信号生成所述第一时钟信号。
低通滤波器203用于对经过环路滤波的所述误差信号进行低通滤波。
第二压控振荡器205用于根据经过低通滤波的所述误差信号生成所述第二时钟信号。
在一些实施例中，低通滤波器203可以包括一个积分器。例如，图5示出根据本发明实施例的低通滤波器包括的积分器的结构示意图，积分器500包括加法器和对输入信号进行延迟累加的运算模块，所述加法器的输出端与所述运算模块的输入端相连，所述运算模块的输出端与所述加法器的一个输入端相连以形成环路。
图6示出根据本发明实施例的环路滤波器的结构示意图。在一些实施例中，环路滤波器202可以包括：第一倍乘器2021、第二倍乘器2022、积分器2023和加法器2024。
第一倍乘器2021用于将所述误差信号倍乘预设的比例调节系数，以得到第一倍乘误差信号。
第二倍乘器2022用于将所述误差信号倍乘预设的积分调节系数，以得到第二倍乘误差信号。
积分器2023用于对第二倍乘误差信号进行累加滤波。在一些实施例中，积分器2023可以类似于积分器500的结构，以上已经结合图5对积分器500进行了详细的说明，在此不再赘述。
加法器2024用于将第一倍乘误差信号和经过积分器累加滤波的第二倍乘误差信号相加，以获得经过环路滤波的误差信号。
在一些实施例中，第一压控振荡器204和第二压控振荡器205可以是LC压控振荡器、RC压控振荡器和晶体压控振荡器中的任一种。
图9示出根据本发明实施例的时钟数据恢复过程中各信号抖动幅度的示意图，第一时钟信号能够快速跟踪输入数据边沿变化，受低通滤波的作用，第二时钟信号变化相对缓慢，高频抖动得到抑制，抖动幅度tc减小，从而降低了数据恢复的误码率，提高了对数据信号的正确采样率。
在本实施例中，根据本发明实施例的时钟数据恢复装置及方法，针对两项时钟信号性质的不同，对控制两项时钟信号生成的误差信号进行不同的滤波处理。对鉴相器生成的误差信号进行环路滤波后进行低通滤波，根据经过低通滤波的误差信号生成第二时钟信号。在调整环路滤波的比例调节系数得到更大的环路带宽，以使第一时钟信号更快地追踪数据信号的同时，通过对经过环路滤波的误差信号进行低通滤波，减小了第二时钟信号的高频抖动，从而提高了对数据信号的正确采样率。
图3示出根据本发明实施例的时钟数据恢复装置的结构示意图。时钟数据恢复装置300包括：鉴相器301、第一环路滤波器302、第二环路滤波器303、第一压控振荡器304和第二压控振荡器305。
鉴相器301用于根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号。
第一环路滤波器302用于对所述误差信号进行第一环路滤波。
第二环路滤波器303用于对所述误差信号进行第二环路滤波。
第一压控振荡器304用于根据经过第一环路滤波的所述误差信号生成所述第一时钟信号。
第二压控振荡器305用于根据经过第二环路滤波的所述误差信号生成所述第二时钟信号。
在一些实施例中，第一环路滤波器302和第二环路滤波器303可以类似于环路滤波器202的结构，以上结合图6已经对环路滤波器202进行了详细的说明，在此不再赘述。
第一环路滤波器302和第二环路滤波器303可以设置不同的比例调节系数。
在一些实施例中，第一压控振荡器204和第二压控振荡器205可以是LC压控振荡器、RC压控振荡器和晶体压控振荡器中的任一种。
图9示出根据本发明实施例的时钟数据恢复过程中各信号抖动幅度的示意图，对控制第一时钟信号产生的误差信号进行环路带宽较大的第一环路滤波，使得第一时钟信号能够快速跟踪输入数据边沿变化。对控制第二时钟信号产生的误差信号进行环路带宽较小的第二环路滤波，使得第二时钟信号变化相对缓慢，高频抖动得到抑制，抖动幅度tc减小，从而降低了数据恢复的误码率，提高了对数据信号的正确采样率。
在本实施例中，针对两项时钟信号性质的不同，对控制两项时钟信号生成的误差信号进行不同的滤波处理。对鉴相器生成的误差信号进行第一环路滤波，根据经过第一环路滤波的误差信号生成第一时钟信号，对鉴相器生成的误差信号进行不同于第一环路滤波的第二环路滤波，根据经过第二环路滤波的误差信号生成第二时钟信号，通过控制第二环路滤波的环路带宽，减小第二时钟信号的高频抖动，从而控制数据恢复的误码率，提高对数据信号的正确采样率。
图4示出根据本发明实施例的时钟数据恢复装置的结构示意图。时钟数据恢复装置400包括：鉴相器401、第一环路滤波器402、第二环路滤波器403、低通滤波器404、第一压控振荡器405和第二压控振荡器406。
鉴相器401用于根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号。
第一环路滤波器402用于对所述误差信号进行第一环路滤波。
第二环路滤波器403用于对所述误差信号进行第二环路滤波。
低通滤波器404用于对经过第二环路滤波的所述误差信号进行低通滤波。
第一压控振荡器405用于根据经过第一环路滤波的所述误差信号生成所述第一时钟信号。
第二压控振荡器406用于根据经过低通滤波的所述误差信号生成所述第二时钟信号。
在一些实施例中，低通滤波器404可以包括一个积分器。例如，图5示出根据本发明实施例的低通滤波器包括的积分器的结构示意图，积分器500包括加法器和对输入信号进行延迟累加的运算模块，所述加法器的输出端与所述运算模块的输入端相连，所述运算模块的输出端与所述加法器的一个输入端相连以形成环路。
在一些实施例中，第一环路滤波器402和第二环路滤波器403可以类似于环路滤波器202的结构，以上结合图6已经对环路滤波器202进行了详细的说明，在此不再赘述。
第一环路滤波器402和第二环路滤波器403可以设置不同的比例调节系数。
在一些实施例中，第一压控振荡器405和第二压控振荡器406可以是LC压控振荡器、RC压控振荡器和晶体压控振荡器中的任一种。
图9示出根据本发明实施例的时钟数据恢复过程中各信号抖动幅度的示意图，对控制第一时钟信号产生的误差信号进行第一环路滤波，使得第一时钟信号能够快速跟踪输入数据边沿变化。对控制第二时钟信号产生的误差信号进行第二环路滤波，之后对经过第二环路滤波的误差信号进行低通滤波，通过第二环路滤波和低通滤波的共同作用，使得第二时钟信号变化相对缓慢，高频抖动得到抑制，抖动幅度tc减小，从而降低了数据恢复的误码率，提高了对数据信号的正确采样率。
在本实施例中，针对两项时钟信号性质的不同，对控制两项时钟信号生成的误差信号进行不同的滤波处理。对鉴相器生成的误差信号进行第一环路滤波，根据经过第一环路滤波的误差信号生成第一时钟信号，对鉴相器生成的误差信号进行不同于第一环路滤波的第二环路滤波，对经过第二环路滤波的误差信号再进行低通滤波，根据经过低通滤波的误差信号生成第二时钟信号，通过控制第二环路滤波的环路带宽，并对经过第二环路滤波的误差信号进行低通滤波，减小了第二时钟信号的高频抖动，从而能够控制数据恢复的误码率，提高对数据信号的正确采样率。
图10示出根据本发明实施例的时钟数据恢复方法的流程图。
在步骤S1中，根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号。
在步骤S2中，对所述误差信号进行环路滤波。
在一些实施例中，可以对所述误差信号分别进行第一环路滤波和第二环路滤波。所述第一环路滤波和所述第二环路滤波的比例调节系数不同。
在步骤S3中，根据经过环路滤波的所述误差信号生成所述第一时钟信号。
在一些实施例中，可以根据经过第一环路滤波的所述误差信号生成所述第一时钟信号。
在步骤S4中，对经过环路滤波的所述误差信号进行低通滤波，根据经过低通滤波的所述误差信号生成所述第二时钟信号。
在一些实施例中，可以对经过第二环路滤波的所述误差信号进行低通滤波，再根据经过低通滤波的所述误差信号生成所述第二时钟信号。
在一些实施例中，可以对所述误差信号分别进行第一环路滤波和第二环路滤波。所述第一环路滤波和所述第二环路滤波的比例调节系数不同。当第二环路滤波的比例调节系数小于预设值时，可以不再对经过第二环路滤波的所述误差信号进行低通滤波。
在本实施例中，针对两项时钟信号性质的不同，对控制两项时钟信号生成的误差信号进行不同的滤波处理。可以对鉴相器生成的误差信号进行环路滤波后进行低通滤波，根据经过低通滤波的误差信号生成第二时钟信号。在调整环路滤波的比例调节系数得到更大的环路带宽，以使第一时钟信号更快地追踪数据信号的同时，通过对经过环路滤波的误差信号进行低通滤波，减小了第二时钟信号的高频抖动，控制了数据恢复的误码率，提高了对数据信号的正确采样率。也可以对鉴相器生成的误差信号进行第一环路滤波，根据经过第一环路滤波的误差信号生成第一时钟信号，对鉴相器生成的误差信号进行不同于第一环路滤波的第二环路滤波，再对经过第二环路滤波的误差信号进行低通滤波，根据经过低通滤波的误差信号生成第二时钟信号，通过第二环路滤波和低通滤波的共同作用，减小第二时钟信号的高频抖动，从而控制数据恢复的误码率，提高对数据信号的正确采样率。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种时钟数据恢复装置，包括：
鉴相器，用于根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号；
第一环路滤波器，用于对所述误差信号进行第一环路滤波；
第一压控振荡器，用于根据经过第一环路滤波的所述误差信号生成所述第一时钟信号；
第二时钟信号生成模块，用于根据所述鉴相器生成的所述误差信号来生成所述第二时钟信号。
2.根据权利要求1所述的时钟数据恢复装置，其中，所述第二时钟信号生成模块包括：
低通滤波器，用于对经过第一环路滤波的所述误差信号进行低通滤波；
第二压控振荡器，用于根据经过低通滤波的所述误差信号生成所述第二时钟信号。
3.根据权利要求2所述的时钟数据恢复装置，其中，所述低通滤波器包括积分器。
4.根据权利要求3所述的时钟数据恢复装置，其中，所述积分器包括：加法器和对输入信号进行延迟累加的运算模块，所述加法器的第一输入端接收经过第一环路滤波的所述误差信号，所述加法器的第二输入端与所述运算模块的输出端相连，所述加法器的输出端与所述运算模块的输入端相连。
5.根据权利要求2所述的时钟数据恢复装置，其中，所述第二压控振荡器包括LC压控振荡器、RC压控振荡器或晶体压控振荡器。
6.根据权利要求1所述的时钟数据恢复电路，其中，所述第二时钟信号生成模块包括：
第二环路滤波器，用于对来自所述鉴相器的所述误差信号进行第二环路滤波；
第二压控振荡器，用于根据经过第二环路滤波的所述误差信号生成所述第二时钟信号。
7.根据权利要求6所述的时钟数据恢复电路，其中，所述第二时钟信号生成模块还包括：
低通滤波器，用于对经过第二环路滤波的所述误差信号进行低通滤波，并将经过低通滤波的所述误差信号发送给所述第二压控振荡器。
8.根据权利要求1所述的时钟数据恢复电路，其中，所述第一环路滤波器包括：
第一倍乘器，用于将所述误差信号倍乘预设的比例调节系数，以得到第一倍乘误差信号；
第二倍乘器，用于将所述误差信号倍乘预设的积分调节系数，以得到第二倍乘误差信号；
积分器，用于对所述第二倍乘误差信号进行累加滤波；
加法器，用于将所述第一倍乘误差信号和经过所述积分器累加滤波的所述第二倍乘误差信号相加，以获得经过第一环路滤波的误差信号。
9.根据权利要求6所述的时钟数据恢复电路，其中，所述第二环路滤波器包括：
第一倍乘器，用于将来自所述鉴相器的所述误差信号倍乘预设的比例调节系数，以得到第一倍乘误差信号；
第二倍乘器，用于将来自所述鉴相器的所述误差信号倍乘预设的积分调节系数，以得到第二倍乘误差信号；
积分器，用于对所述第二倍乘误差信号进行累加滤波；
加法器，用于将所述第一倍乘误差信号和经过所述积分器累加滤波的所述第二倍乘误差信号相加，以获得经过第二环路滤波的误差信号。
10.一种时钟数据恢复方法，包括：
通过鉴相器根据数据信号和时钟信号的相位关系产生误差信号，所述时钟信号至少包括第一时钟信号和第二时钟信号；
通过第一环路滤波器对所述误差信号进行第一环路滤波；
通过第一压控振荡器根据经过第一环路滤波的所述误差信号生成所述第一时钟信号；
通过第二时钟信号生成模块根据所述鉴相器生成的所述误差信号来生成所述第二时钟信号。
CN201611264489.9A 2016-12-30 2016-12-30 时钟数据恢复装置及方法 Active CN106656168B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611264489.9A CN106656168B (zh) 2016-12-30 2016-12-30 时钟数据恢复装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611264489.9A CN106656168B (zh) 2016-12-30 2016-12-30 时钟数据恢复装置及方法

Publications (2)

Publication Number Publication Date
CN106656168A true CN106656168A (zh) 2017-05-10
CN106656168B CN106656168B (zh) 2020-09-04

Family

ID=58837854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611264489.9A Active CN106656168B (zh) 2016-12-30 2016-12-30 时钟数据恢复装置及方法

Country Status (1)

Country Link
CN (1) CN106656168B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107911113A (zh) * 2017-10-31 2018-04-13 北京集创北方科技股份有限公司 时钟数据恢复电路及其环路带宽调节方法、处理器
CN108055036A (zh) * 2017-10-31 2018-05-18 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置
TWI630799B (zh) * 2017-07-26 2018-07-21 北京集創北方科技股份有限公司 Phase detector and clock and data recovery device
CN110493152A (zh) * 2019-08-19 2019-11-22 哈尔滨工业大学 基于频谱平衡方法的自适应均衡电路
US11546127B2 (en) 2021-03-18 2023-01-03 Samsung Display Co., Ltd. Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links
WO2024088320A1 (zh) * 2022-10-25 2024-05-02 摩星半导体(广东)有限公司 一种驱动电路以及显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404226A (zh) * 2001-09-03 2003-03-19 华为技术有限公司 一种自动频率控制辅助捕获方法及其装置
CN101394181A (zh) * 2008-09-24 2009-03-25 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
CN101854171A (zh) * 2010-05-21 2010-10-06 中兴通讯股份有限公司 多频点模拟锁相环电路
CN101958709A (zh) * 2009-07-17 2011-01-26 瑞昱半导体股份有限公司 一种具有低时钟抖动的时钟产生装置与相关方法
CN102315927A (zh) * 2011-06-30 2012-01-11 大唐移动通信设备有限公司 一种时钟同步装置及方法
CN103414452A (zh) * 2013-07-23 2013-11-27 华为技术有限公司 时钟数据恢复装置及电子设备
CN103546163A (zh) * 2012-07-11 2014-01-29 德克萨斯仪器股份有限公司 串行解串发送器上电源引起的抖动的减少
US8687738B1 (en) * 2011-04-01 2014-04-01 Altera Corporation Circuits and methods using a majority vote
CN104753525A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种Bang-Bang数字锁相环快速锁定的方法
TW201614975A (en) * 2014-10-15 2016-04-16 Global Unichip Corp Clock and data recovery circuit and method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404226A (zh) * 2001-09-03 2003-03-19 华为技术有限公司 一种自动频率控制辅助捕获方法及其装置
CN101394181A (zh) * 2008-09-24 2009-03-25 硅谷数模半导体（北京）有限公司 时钟与数据恢复电路以及具有该电路的集成芯片
CN101958709A (zh) * 2009-07-17 2011-01-26 瑞昱半导体股份有限公司 一种具有低时钟抖动的时钟产生装置与相关方法
CN101854171A (zh) * 2010-05-21 2010-10-06 中兴通讯股份有限公司 多频点模拟锁相环电路
US8687738B1 (en) * 2011-04-01 2014-04-01 Altera Corporation Circuits and methods using a majority vote
CN102315927A (zh) * 2011-06-30 2012-01-11 大唐移动通信设备有限公司 一种时钟同步装置及方法
CN103546163A (zh) * 2012-07-11 2014-01-29 德克萨斯仪器股份有限公司 串行解串发送器上电源引起的抖动的减少
CN103414452A (zh) * 2013-07-23 2013-11-27 华为技术有限公司 时钟数据恢复装置及电子设备
CN104753525A (zh) * 2013-12-29 2015-07-01 北京华大九天软件有限公司 一种Bang-Bang数字锁相环快速锁定的方法
TW201614975A (en) * 2014-10-15 2016-04-16 Global Unichip Corp Clock and data recovery circuit and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李大超: ""一种基于锁相环的时钟恢复电路的设计与实现"", 《中国优秀硕士学位论文全文数据库》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630799B (zh) * 2017-07-26 2018-07-21 北京集創北方科技股份有限公司 Phase detector and clock and data recovery device
CN107911113A (zh) * 2017-10-31 2018-04-13 北京集创北方科技股份有限公司 时钟数据恢复电路及其环路带宽调节方法、处理器
CN108055036A (zh) * 2017-10-31 2018-05-18 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置
CN108055036B (zh) * 2017-10-31 2020-12-29 北京集创北方科技股份有限公司 时钟数据恢复电路的环路带宽调节方法和装置
CN107911113B (zh) * 2017-10-31 2021-01-12 北京集创北方科技股份有限公司 时钟数据恢复电路及其环路带宽调节方法、处理器
CN110493152A (zh) * 2019-08-19 2019-11-22 哈尔滨工业大学 基于频谱平衡方法的自适应均衡电路
CN110493152B (zh) * 2019-08-19 2021-09-28 哈尔滨工业大学 基于频谱平衡方法的自适应均衡电路
US11546127B2 (en) 2021-03-18 2023-01-03 Samsung Display Co., Ltd. Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links
US11902408B2 (en) 2021-03-18 2024-02-13 Samsung Display Co., Ltd. Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links
WO2024088320A1 (zh) * 2022-10-25 2024-05-02 摩星半导体(广东)有限公司 一种驱动电路以及显示装置

Also Published As

Publication number Publication date
CN106656168B (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
CN106656168A (zh) 时钟数据恢复装置及方法
CN105703767B (zh) 一种高能效低抖动的单环路时钟数据恢复电路
CN101414823B (zh) 误差补偿方法、数字相位误差消除模块与全数字锁相环
CN104539285B (zh) 数据时钟恢复电路
CN102164031B (zh) 一种链路时钟恢复方法及装置
CN108494714B (zh) 一种快速克服多普勒频移的gmsk相干解调的方法
CN102651648A (zh) 全数字锁相环
US9189012B2 (en) Clock recovery, receiver, and communication system for multiple channels
CN101277178A (zh) 数据与时脉回复电路与栅式数字控制振荡器
US20130070882A1 (en) Phase Averaging-Based Clock and Data Recovery
CN108199761A (zh) Usb应答机基带数字化方法
CN102684653A (zh) 一种数字同步脉冲无线低抖动传输方法
US8410834B2 (en) All digital serial link receiver with low jitter clock regeneration and method thereof
CN111917679B (zh) 在低信噪比条件下载波及符号定时同步方法
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
CN108011649A (zh) 蓝牙edr接收机中的符号同步电路的构建方法
CN105656480A (zh) 低噪声视频数字锁相环
CN100413245C (zh) 提高通信网络中抖动容限的方法、定时恢复***及接收器***
Hill et al. A digital implementation of a frequency steered phase locked loop
RU2797823C1 (ru) Устройство восстановления несущей
Shevyakov et al. Carrier recovery techniques analysis for PSK signals
CN104202041A (zh) 一种基于锁相环的井下仪器信号时钟恢复方法
Bhattacharyya et al. MUX-based design of DPLL for wireless communication
Kikkert et al. Digitally demodulating binary phase shift keyed data signals
Al-araji et al. General Review of Phase-Locked Loops

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant