CN109216178A - 一种硅片级封装划片槽的设计方法 - Google Patents

一种硅片级封装划片槽的设计方法 Download PDF

Info

Publication number
CN109216178A
CN109216178A CN201811069368.8A CN201811069368A CN109216178A CN 109216178 A CN109216178 A CN 109216178A CN 201811069368 A CN201811069368 A CN 201811069368A CN 109216178 A CN109216178 A CN 109216178A
Authority
CN
China
Prior art keywords
scribe line
design method
size package
chip size
silicon chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811069368.8A
Other languages
English (en)
Inventor
童红亮
王璐
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pu Ran Semiconductor (shanghai) Co Ltd
Original Assignee
Pu Ran Semiconductor (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pu Ran Semiconductor (shanghai) Co Ltd filed Critical Pu Ran Semiconductor (shanghai) Co Ltd
Priority to CN201811069368.8A priority Critical patent/CN109216178A/zh
Publication of CN109216178A publication Critical patent/CN109216178A/zh
Priority to PCT/CN2019/105337 priority patent/WO2020052584A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种硅片级封装划片槽的设计方法，包括：在晶圆的芯片的阵列中选择若干区域；在选择的所述区域中集中放入工艺监控图形，所述的晶圆在进行硅片级封装产品加工过程中，相邻的两颗芯片之间形成一划片槽。本发明能够将划片槽的工艺监控图形放置到芯片内部，从而保证划片槽的干净，降低裂片风险。

Description

一种硅片级封装划片槽的设计方法
技术领域
本发明涉及半导体IC领域，特别涉及一种硅片级封装划片槽的设计方法。
背景技术
传统的8寸晶圆的硅片级封装（WLCSP）产品加工过程中，两颗芯片之间会空开一个划片槽，划片槽宽度从25-80um不等。晶圆厂会在划片槽内放置工艺监控图形1，这部分工艺监控的图形带有金属布线层和金属过孔，在最终封装划片的时候容易造成芯片裂片。
WLCSP产品是测试后再划片，由于划片后没有终测，目前的划片槽结构中由于存在工艺监控用的图形，往往会造成划片过程中的裂片，裂片很难被发现，在终端使用时候会有一定概率的失效。
发明内容
本发明的目的是提供一种硅片级封装划片槽的设计方法，将划片槽的工艺监控图形放置到芯片内部，从而保证划片槽的干净，降低裂片风险。
为了实现以上目的，本发明是通过以下技术方案实现的：
一种硅片级封装划片槽的设计方法，其特点是，包括：
在晶圆的芯片的阵列中选择若干区域；
在选择的所述区域中集中放入工艺监控图形。
所述的晶圆在进行硅片级封装产品加工过程中，相邻的两颗芯片之间形成一划片槽。
所述的设计方法进一步包括：
移除放置于划片槽内的工艺监控图形，使得所述划片槽内不放置任何带金属布线层及金属过孔的数据。
所述的划片槽的宽度介于45微米至80微米之间。
所述的晶圆为8英寸或12英寸。
本发明与现有技术相比，具有以下优点：
1、把划片槽的工艺监控图形放置到芯片内部，从而保证划片槽的干净，保证划片中可能的裂片风险大大降低。
2、保证监控参数图形的完整性。
3、应用范围广，可以同时用于8英寸或12英寸的晶圆。
附图说明
图1为现有技术中划片槽及工艺监控图形放置方法
图2为本发明一种硅片级封装划片槽的设计方法的流程图；
图3为本发明划片槽及工艺监控图形放置结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合图1～图3，以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
如图1、2所示，一种硅片级封装划片槽的设计方法，包括：
在晶圆的芯片的阵列中选择若干区域；
在选择的所述区域中集中放入工艺监控图形1。
需要说明的是，选择若干区域是指在晶圆的主芯片中预先选择若干区域，区域可以根据芯片的分布或晶圆的结构来确定，具体地，可以选择一块区域作为后续的工艺监控图形的放置区域。
图3示出了本发明划片槽及工艺监控图形放置结构图，如图3所示，所述的晶圆在进行硅片级封装（WLCSP）产品加工过程中，相邻的两颗芯片之间形成一划片槽。相邻两个划片槽之间的宽度为SX和SY，SX和SY的宽度为45μm—80μm，用于激光、蚀刻或者刀片的划片。
在具体实施例中，该设计方法还包括：移除放置于划片槽内的工艺监控图形，使得所述划片槽内不放置任何带金属布线层及金属过孔的数据。
所述的在选择的所述区域中集中放入工艺监控图形具体为：将原先放置于划片槽中的工艺图形放置于芯片中预先空置的区域。
最后对晶圆进行封装划片，得到对应的各个芯片产品和带有工艺监控图形的芯片区域，将该芯片区域丢弃。
以上结合附图、3描述了根据本发明实施例的应用于8英寸的晶圆。进一步地，本发明还可以应用于12英寸晶圆。
综上所述，本发明一种硅片级封装划片槽的设计方法，将划片槽的工艺监控图形放置到芯片内部，从而保证划片槽的干净及工艺监控参数完整，降低裂片风险。
需要说明的是，在本文中，诸如“第一”、“第二”、“第三”等关系术语（如果存在）仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本发明的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”、“包含”、“具有”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (5)

1.一种硅片级封装划片槽的设计方法，其特征在于，包括：
在晶圆的芯片的阵列中选择若干区域；
在选择的所述区域中集中放入工艺监控图形。
2.如权利要求1所述的硅片级封装划片槽的设计方法，其特征在于，所述的晶圆在进行硅片级封装产品加工过程中，相邻的两颗芯片之间形成一划片槽。
3.如权利要求1所述的硅片级封装划片槽的设计方法，其特征在于，所述的设计方法进一步包括：
移除放置于划片槽内的工艺监控图形，使得所述划片槽内不放置任何带金属布线层及金属过孔的数据。
4.如权利要求1所述的硅片级封装划片槽的设计方法，其特征在于，所述的划片槽的宽度介于45微米至80微米之间。
5.如权利要求1所述的硅片级封装划片槽的设计方法，其特征在于，所述的晶圆为8英寸或12英寸。
CN201811069368.8A 2018-09-13 2018-09-13 一种硅片级封装划片槽的设计方法 Pending CN109216178A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811069368.8A CN109216178A (zh) 2018-09-13 2018-09-13 一种硅片级封装划片槽的设计方法
PCT/CN2019/105337 WO2020052584A1 (zh) 2018-09-13 2019-09-11 一种硅片级封装划片槽的设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811069368.8A CN109216178A (zh) 2018-09-13 2018-09-13 一种硅片级封装划片槽的设计方法

Publications (1)

Publication Number Publication Date
CN109216178A true CN109216178A (zh) 2019-01-15

Family

ID=64983672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811069368.8A Pending CN109216178A (zh) 2018-09-13 2018-09-13 一种硅片级封装划片槽的设计方法

Country Status (2)

Country Link
CN (1) CN109216178A (zh)
WO (1) WO2020052584A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020052584A1 (zh) * 2018-09-13 2020-03-19 普冉半导体（上海）有限公司 一种硅片级封装划片槽的设计方法
WO2022077502A1 (zh) * 2020-10-16 2022-04-21 华为技术有限公司 一种晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070293020A1 (en) * 2006-06-20 2007-12-20 Infineon Technologies Ag Singulating semiconductor wafers to form semiconductor chips
CN102810517A (zh) * 2011-06-03 2012-12-05 Nxp股份有限公司 半导体晶片及制造半导体晶片的方法
US20140264767A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag Wafer, Integrated Circuit Chip and Method for Manufacturing an Integrated Circuit Chip
CN105336685A (zh) * 2014-07-21 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种具有测试图形的晶圆切割方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216178A (zh) * 2018-09-13 2019-01-15 普冉半导体（上海）有限公司 一种硅片级封装划片槽的设计方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070293020A1 (en) * 2006-06-20 2007-12-20 Infineon Technologies Ag Singulating semiconductor wafers to form semiconductor chips
CN102810517A (zh) * 2011-06-03 2012-12-05 Nxp股份有限公司 半导体晶片及制造半导体晶片的方法
US20140264767A1 (en) * 2013-03-14 2014-09-18 Infineon Technologies Ag Wafer, Integrated Circuit Chip and Method for Manufacturing an Integrated Circuit Chip
CN105336685A (zh) * 2014-07-21 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种具有测试图形的晶圆切割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020052584A1 (zh) * 2018-09-13 2020-03-19 普冉半导体（上海）有限公司 一种硅片级封装划片槽的设计方法
WO2022077502A1 (zh) * 2020-10-16 2022-04-21 华为技术有限公司 一种晶圆

Also Published As

Publication number Publication date
WO2020052584A1 (zh) 2020-03-19

Similar Documents

Publication Publication Date Title
US9130057B1 (en) Hybrid dicing process using a blade and laser
US8692357B2 (en) Semiconductor wafer and processing method therefor
US10679939B2 (en) Electrical fuse and/or resistor structures
CN104299898A (zh) 半导体晶片、半导体ic芯片及其制造方法
CN109216178A (zh) 一种硅片级封装划片槽的设计方法
US20150262889A1 (en) Method for manufacturing semiconductor device
CN102117770B (zh) 支撑与握持半导体晶片的支撑结构的形成方法
US7655539B2 (en) Dice by grind for back surface metallized dies
US10643911B2 (en) Scribe line structure
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
CN104752325A (zh) 半导体器件及其形成方法、提高晶圆切割成品率的方法
US6849523B2 (en) Process for separating dies on a wafer
US8987867B2 (en) Wafer and method of manufacturing the same
CN104517906B (zh) 半导体器件和用于制造半导体器件的方法
CN1979817A (zh) 半导体结构及其工艺方法
CN105789063A (zh) 一种半导体器件及其制作方法
CN210429826U (zh) 功率半导体器件
CN105977150A (zh) 减少ono刻蚀中衬底表面损伤的方法以及半导体制造方法
CN112397380A (zh) 功率半导体器件及其制作工艺
CN103094248B (zh) 金属熔丝结构及其制造方法
CN113130332B (zh) 提高底部金属与焊垫辨识度的方法
KR20090015454A (ko) 반도체 웨이퍼 및 반도체 소자의 제조 방법
KR20190032615A (ko) 스트레스 감소를 위한 라운드형 금속 트레이스 모서리
US10818550B2 (en) Methods for singulation and packaging
CN104362082A (zh) 根据特殊电路结构脱落缺陷确定可疑工艺步骤的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Room 504, 560 Shengxia Road, Pudong New Area, Shanghai 200000

Applicant after: Praran semiconductor (Shanghai) Co.,Ltd.

Address before: Room 503-504, 560 Midsummer Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai 201210

Applicant before: PUYA SEMICONDUCTOR (SHANGHAI) Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190115

RJ01 Rejection of invention patent application after publication