CN108024441B - 布线基板以及使用了该布线基板的电子装置 - Google Patents

布线基板以及使用了该布线基板的电子装置 Download PDF

Info

Publication number
CN108024441B
CN108024441B CN201710530264.1A CN201710530264A CN108024441B CN 108024441 B CN108024441 B CN 108024441B CN 201710530264 A CN201710530264 A CN 201710530264A CN 108024441 B CN108024441 B CN 108024441B
Authority
CN
China
Prior art keywords
mounting portion
semiconductor element
constant voltage
voltage regulator
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710530264.1A
Other languages
English (en)
Other versions
CN108024441A (zh
Inventor
服部诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016211640A external-priority patent/JP2018073972A/ja
Priority claimed from JP2016211643A external-priority patent/JP2018073973A/ja
Priority claimed from JP2016223033A external-priority patent/JP2018082029A/ja
Priority claimed from JP2016223824A external-priority patent/JP2018082070A/ja
Priority claimed from JP2016238190A external-priority patent/JP2018098233A/ja
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN108024441A publication Critical patent/CN108024441A/zh
Application granted granted Critical
Publication of CN108024441B publication Critical patent/CN108024441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0262—Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开的布线基板包括：绝缘基板，其包括半导体元件搭载部、恒定电压调节器搭载部以及外部连接面；和布线导体，其包括半导体元件连接焊盘、恒定电压调节器连接焊盘、外部连接焊盘以及信号用的布线导体，信号用的布线导体在半导体元件搭载部的下方与信号用的半导体元件连接焊盘连接，在绝缘基板的外周部与信号用的外部连接焊盘连接，并在绝缘基板的内部从半导体元件搭载部的下方延伸至所述绝缘基板的外周部，信号用的布线导体在接地用或电源用的整面状导体延伸的绝缘基板的增层绝缘层的表面，不通过半导体元件搭载部与恒定电压调节器搭载部的中间部的下方而延伸到绝缘基板的外周部。

Description

布线基板以及使用了该布线基板的电子装置
技术领域
本公开涉及用于搭载半导体元件的布线基板以及使用了该布线基板的电子装置。
背景技术
以往，MPU等半导体元件搭载在多层高密度布线的小型的布线基板上进行使用。布线基板主要具备绝缘基板、布线导体、以及阻焊层。在该布线基板上搭载半导体元件而成为电子装置(日本特表2007-521574号公报)。
发明内容
本公开的布线基板具备：绝缘基板，其在具有多个通孔的核心绝缘层的上下表面层叠具有多个过孔的增层绝缘层，并包括形成于上表面中央部的半导体元件搭载部、形成于上表面外周部的恒定电压调节器搭载部、以及形成于下表面的外部连接面；和布线导体，其覆盖在所述核心绝缘层、所述通孔内、所述增层绝缘层的表面以及所述过孔内。
布线导体具有：
信号用、接地用以及电源用的多个半导体元件连接焊盘，其配设于所述半导体元件搭载部；
接地用以及电源用的多个恒定电压调节器连接焊盘，其配设于所述恒定电压调节器搭载部；
信号用、接地用以及电源用的多个外部连接焊盘，其配设于所述外部连接面；
多个信号用的布线导体，其在所述半导体元件搭载部的下方与所述信号用的半导体元件连接焊盘连接，在所述绝缘基板的外周部与所述信号用的外部连接焊盘连接，并在所述绝缘基板的内部从所述半导体元件搭载部的下方延伸到所述绝缘基板的外周部；
多个接地用的整面状导体，其在所述半导体元件搭载部的下方与所述接地用的半导体元件连接焊盘连接，在所述恒定电压调节器搭载部的下方与所述接地用的恒定电压调节器连接焊盘连接，在所述半导体元件搭载部的下方以及所述恒定电压调节器搭载部的下方与所述接地用的外部连接焊盘连接，并在所述核心绝缘层的上表面侧以及下表面侧的多个所述增层绝缘层的表面从所述半导体元件搭载部的下方延伸到所述恒定电压调节器搭载部的下方；和
多个电源用的整面状导体，其在所述半导体元件搭载部的下方与所述电源用的半导体元件连接焊盘连接，在所述恒定电压调节器搭载部的下方与所述电源用的恒定电压调节器连接焊盘连接，在所述半导体元件搭载部的下方以及所述恒定电压调节器搭载部的下方与所述电源用的外部连接焊盘连接，并在所述核心绝缘层的上表面侧以及下表面侧的多个所述增层绝缘层的表面从所述半导体元件搭载部的下方延伸到所述恒定电压调节器搭载部的下方。
所述信号用的布线导体在所述接地用或电源用的整面状导体延伸的所述增层绝缘层的表面，不通过所述半导体元件搭载部与所述恒定电压调节器搭载部的中间部的下方而延伸到所述绝缘基板的外周部。
本公开的电子装置在所述布线基板的所述半导体元件搭载部搭载半导体元件并且在所述恒定电压调节器搭载部搭载恒定电压调节器而成。
附图说明
图1是示出本公开的布线基板的第一实施方式的概略剖视图。
图2是示出本公开的布线基板的第一实施方式中的最上层的增层导体的概略俯视图。
图3是示出本公开的布线基板的第一实施方式中的从上方起第二个增层导体的概略俯视图。
图4是示出本公开的布线基板的第一实施方式中的覆盖在核心绝缘层的上表面的核心导体的概略俯视图。
图5是示出本公开的布线基板的第一实施方式中的覆盖在核心绝缘层的下表面的核心导体的概略俯视图。
图6是示出本公开的布线基板的第一实施方式中的从下方起第二个增层导体的概略俯视图。
图7是示出本公开的布线基板的第一实施方式中的最下层的增层导体的概略俯视图。
图8是示出在本公开的第一实施方式的布线基板安装了半导体元件和恒定电压调节器的电子装置的实施方式的概略剖视图。
图9是示出本公开的布线基板的第二实施方式的概略剖视图。
图10是示出本公开的布线基板的第二实施方式中的从上方起第二个增层导体的概略俯视图。
图11是示出本公开的布线基板的第二实施方式中的覆盖在核心绝缘层的上表面的核心导体的概略俯视图。
图12是示出本公开的布线基板的第二实施方式中的覆盖在核心绝缘层的下表面的核心导体的概略俯视图。
图13是示出本公开的布线基板的第二实施方式中的从下方起第二个增层导体的概略俯视图。
图14是示出本公开的布线基板的第二实施方式中的最下层的增层导体的概略俯视图。
图15是示出在本公开的第二实施方式的布线基板安装了半导体元件和恒定电压调节器的电子装置的实施方式的概略剖视图。
图16是示出本公开的布线基板的第三实施方式的概略剖视图。
图17是示出本公开的布线基板的第三实施方式中的最上层的增层导体的概略俯视图。
图18是示出本公开的布线基板的第三实施方式中的从上方起第二个增层导体的概略俯视图。
图19是示出本公开的布线基板的第三实施方式中的覆盖在核心绝缘层的上表面的核心导体的概略俯视图。
图20是示出本公开的布线基板的第三实施方式中的覆盖在核心绝缘层的下表面的核心导体的概略俯视图。
图21是示出本公开的布线基板的第三实施方式中的从下方起第二个增层导体的概略俯视图。
图22是示出本公开的布线基板的第三实施方式中的最下层的增层导体的概略俯视图。
图23是示出在本公开的第三实施方式的布线基板安装了半导体元件和恒定电压调节器的电子装置的实施方式的概略剖视图。
图24是示出本公开的布线基板的第四实施方式的概略剖视图。
图25是示出本公开的布线基板的第四实施方式中的最下层的增层导体的概略俯视图。
图26是示出本公开的布线基板的第四实施方式中的从上方起第二个增层导体的概略俯视图。
图27是示出本公开的布线基板的第四实施方式中的覆盖在核心绝缘层的上表面的核心导体的概略俯视图。
图28是示出本公开的布线基板的第四实施方式中的覆盖在核心绝缘层的下表面的核心导体的概略俯视图。
图29是示出本公开的布线基板的第四实施方式中的从下方起第二个增层导体的概略俯视图。
图30是示出在本公开的第四实施方式的布线基板安装了半导体元件和恒定电压调节器的电子装置的实施方式的概略剖视图。
图31是示出本公开的布线基板的第五实施方式的概略剖视图。
图32是示出本公开的布线基板的第五实施方式的最上层的增层导体的概略俯视图。
图33是示出本公开的布线基板的第五实施方式的从上方起第二个增层导体的概略俯视图。
图34是示出本公开的布线基板的第五实施方式的覆盖在核心绝缘层的上表面的核心导体的概略俯视图。
图35是示出本公开的布线基板的第五实施方式的覆盖在核心绝缘层的下表面的核心导体的概略俯视图。
图36是示出本公开的布线基板的第五实施方式的从下方起第二个增层导体的概略俯视图。
图37是示出本公开的布线基板的第五实施方式的最下层的增层导体的概略俯视图。
图38是示出在本公开的第五实施方式的布线基板安装了半导体元件和恒定电压调节器的电子装置的实施方式的概略剖视图。
图39是示出图33所示的最上层的增层导体的另一例的概略俯视图。
图40是示出图33所示的最上层的增层导体的又一例的概略俯视图。
图41是示出图33所示的最上层的增层导体的又一例的概略俯视图。
图42是示出图33所示的最上层的增层导体的又一例的概略俯视图。
图中，1：绝缘基板，1c：核心绝缘层，1a、1b、1d、1e：增层绝缘层，2：布线导体，2c、2d：核心导体，2a、2b、2e、2f：增层导体，2GS：接地用的整面状导体，2PS：电源用的整面状导体，2S：信号用的布线导体，2SS：信号用的带状导体，2SSb：上表面侧带状导体，2SSc：下表面侧带状导体，3：阻焊层，4：通孔，5：过孔，5a：副过孔，6：半导体元件连接焊盘，6G：接地用的半导体元件连接焊盘，6P：电源用的半导体元件连接焊盘，6S：信号用的半导体元件连接焊盘，7：恒定电压调节器连接焊盘，7G：接地用的恒定电压调节器连接焊盘，7P：电源用的恒定电压调节器连接焊盘，8：外部连接焊盘，8G：接地用的外部连接焊盘，8P：电源用的外部连接焊盘，8S：信号用的外部连接焊盘，10、12～15：布线基板，10A：半导体元件搭载部，10B：恒定电压调节器搭载部，10C：外部连接面，91～95：电子装置。
具体实施方式
(第一实施方式)
接着，基于图1～图7对本公开的布线基板的第一实施方式进行说明。图1是示出本例子的布线基板10的概略剖视图。布线基板10主要具备绝缘基板1、布线导体2、以及阻焊层3。布线基板10用于搭载半导体元件S和恒定电压调节器V。
绝缘基板1在其上表面中央部具有搭载半导体元件S的半导体元件搭载部10A。此外，在其上表面外周部具有搭载恒定电压调节器V的恒定电压调节器搭载部10B。绝缘基板1的下表面成为用于与母板等外部电路基板(未图示)连接的外部连接面10C。
绝缘基板1在核心绝缘层1c的上下表面层叠多个增层绝缘层1a～1b以及1d～1e而成。
核心绝缘层1c例如使纵横地织入玻璃纤维束的玻璃织物含浸环氧树脂、双马来酰亚胺三嗪树脂等热固化性树脂而成。绝缘层1c的厚度为0.1～1mm左右。在核心绝缘层1c中，从其上表面直到下表面形成有许多的通孔4。通孔4的直径为50～200μm左右。
增层绝缘层1a～1b、1d～1e由环氧树脂等热固化性树脂构成。增层绝缘层1a～1b、1d～1e的厚度分别为20～60μm左右。增层绝缘层1a～1b、1d～1e从各层的上表面直到下表面具有多个过孔5。过孔5的直径为30～100μm左右。
布线导体2由覆盖在核心绝缘层1c的上下表面以及通孔4内的核心导体2c、2d和覆盖在各增层绝缘层1a～1b、1d～1e的表面以及过孔5内的增层导体2a～2b以及2e～2f构成。
核心导体2c、2d在核心绝缘层1c的上下表面例如由铜箔以及铜镀层构成，在通孔4内例如由铜镀层构成。核心导体2c、2d的厚度为10～30μm左右。核心导体2c、2d例如通过众所周知的减成法形成。通孔4的内部被与核心导体2c、2d同时形成的导体所填充。
增层导体2a～2b、2e～2f例如由铜镀层构成。增层导体2a～2b、2e～2f的厚度为5～25μm左右。增层导体2a～2b、2e～2f例如通过众所周知的半加成法形成。
布线导体2中的最上层的增层导体2a的一部分形成半导体元件连接焊盘6。半导体元件连接焊盘6包括信号用的半导体元件连接焊盘6S、接地用的半导体元件连接焊盘6G、以及电源用的半导体元件连接焊盘6P。半导体元件连接焊盘6是直径为50～100μm左右的圆形。半导体元件连接焊盘6例如以格子状的排列配置于半导体元件搭载部10A。在半导体元件连接焊盘6经由焊料连接半导体元件S的电极端子TS。
布线导体2中的最上层的增层导体2a的另一部分形成恒定电压调节器连接焊盘7。恒定电压调节器连接焊盘7包括接地用的恒定电压调节器连接焊盘7G和电源用的恒定电压调节器连接焊盘7P。恒定电压调节器连接焊盘7是一边的长度为50～500μm左右的四边形或直径为50～500μm左右的圆形。在恒定电压调节器连接焊盘7经由焊料连接恒定电压调节器V的电极端子TV。
布线导体2中的最下层的增层导体2f的一部分形成外部连接焊盘8。外部连接焊盘8包括信号用的外部连接焊盘8S、接地用的外部连接焊盘8G、以及电源用的外部连接焊盘8P。外部连接焊盘8是直径为250～1000μm左右的圆形。外部连接焊盘8例如以格子状的排列配置在包括半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方的区域的外部连接面10C。外部连接焊盘8经由焊料与母板等外部电路基板(未图示)的布线导体连接。
阻焊层3由丙烯酸改性环氧树脂等热固化性树脂构成。阻焊层3具有覆盖在最上层的增层绝缘层1a上以及最上层的增层导体2a上的上表面侧的阻焊层3a、和覆盖在最下层的增层绝缘层1e上以及最下层的增层导体2f上的下表面侧的阻焊层3b。
上表面侧的阻焊层3a具有使半导体元件连接焊盘6露出的开口部以及使恒定电压调节器连接焊盘7露出的开口部。下表面侧的阻焊层3b具有使外部连接焊盘8露出的开口部。阻焊层3的形成通过如下方式来进行：将具有感光性的热固化性树脂的膏剂印刷涂敷在最上层的增层绝缘层1a上以及最上层的增层导体2a上和最下层的增层绝缘层1e上以及最下层的增层导体2f上，并且采用光刻技术进行曝光以及显影之后，使其热固化。
在半导体元件连接焊盘6、恒定电压调节器连接焊盘7、以及外部连接焊盘8中，经由配设于绝缘基板1的表面以及内部的布线导体2使规定的连接焊盘彼此进行连接。
因此，布线导体2包括信号用的布线导体2S、接地用的布线导体2G、以及电源用的布线导体2P。
图2示出覆盖在最上层的增层绝缘层1a的表面的增层导体2a的上表面。在图2中，用双点划线示出与半导体元件搭载部10A以及恒定电压调节器搭载部10B对应的区域。上述的图1示出图2的切断线I-I处的剖面。进而，用虚线示出阻焊层3a中的开口部。半导体元件搭载部10A配设于绝缘基板1的上表面中央部。恒定电压调节器搭载部10B配设在夹着半导体元件搭载部10A的两侧。
增层导体2a在与搭载部10A对应的区域具有多个半导体元件连接焊盘6。半导体元件连接焊盘6包括信号用的半导体元件连接焊盘6S、接地用的半导体元件连接焊盘6G、以及电源用的半导体元件连接焊盘6P。信号用的半导体元件连接焊盘6S多数主要配设在对应于半导体元件搭载部10A的区域中的、与沿着与对应于恒定电压调节器搭载部10B的区域不相邻的一侧的两边的外周部对应的位置。接地用以及电源用的半导体元件连接焊盘6G、6P多数主要配设在与半导体元件搭载部10A的中央部对应的位置。
增层导体2a在与恒定电压调节器搭载部10B对应的区域具有多个恒定电压调节器连接焊盘7。恒定电压调节器连接焊盘7包括接地用的恒定电压调节器连接焊盘7G和电源用的恒定电压调节器连接焊盘7P。接地用的恒定电压调节器连接焊盘7G和电源用的恒定电压调节器连接焊盘7P配设有多列，使得位置彼此交替。
进而，增层导体2a从与半导体元件搭载部10A对应的区域到与恒定电压调节器搭载部10B对应的区域具有接地用的整面状导体2GS。增层导体2a中的接地用的整面状导体2GS呈一体地包括接地用的半导体元件连接焊盘6G以及接地用的恒定电压调节器连接焊盘7G。此外，该接地用的整面状导体2GS在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方，经由通孔4以及过孔5与接地用的外部连接焊盘8G连接。在恒定电压调节器搭载部10B与半导体元件搭载部10A之间经由该整面状导体2GS供给用于对半导体元件S提供接地电位的电流。
在该增层导体2a中，在与半导体元件搭载部10A对应的区域和与恒定电压调节器搭载部10B对应的区域之间未配设阻碍两者间的电流供给的部分。因此，能够经由形成于该增层导体2a的接地用的整面状导体2GS从恒定电压调节器V良好地供给用于对半导体元件S提供接地电位的电流。
图3示出覆盖在从上方起第二个增层绝缘层1b的表面的增层导体2b的上表面。在图3中，用双点划线示出与半导体元件搭载部10A以及恒定电压调节器搭载部10B对应的区域。此外，用虚线示出从上层的增层导体2a连接的过孔5的位置。
增层导体2b主要具有信号用的带状导体2SS和电源用的整面状导体2PS。作为接地用的布线导体2G，仅形成有用于与上下的增层导体2a、2c连接的圆形的连接盘导体。
增层导体2b中的信号用的带状导体2SS是宽度为5～30μm左右的细的带状的导体。信号用的带状导体2SS从半导体元件搭载部10A的下方延伸到绝缘基板1的外周部。信号用的带状导体2SS不通过半导体元件搭载部10A和恒定电压调节器搭载部10B的中间部的下方而延伸到绝缘基板1的外周部。信号用的带状导体2SS在半导体元件搭载部10A的下方，与信号用的半导体元件连接焊盘6S连接。此外，在绝缘基板1的外周部，信号用的带状导体2SS与信号用的外部连接焊盘8S连接。
增层导体2b中的电源用的整面状导体2PS从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B的下方。电源用的整面状导体2PS在半导体元件搭载部10A的下方，经由上层的过孔5与电源用的半导体元件连接焊盘6P电连接。此外，在恒定电压调节器搭载部10B的下方，经由上层的过孔5与电源用的恒定电压调节器连接焊盘7P电连接。进而，在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方，经由通孔4以及过孔5与电源用的外部连接焊盘8P连接。经由该整面状导体2PS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供电源电位的电流。
在该增层导体2b形成有从半导体元件搭载部10A的下方延伸至绝缘基板1的外周部的信号用的带状导体2SS。信号用的带状导体2SS不通过半导体元件搭载部10A和恒定电压调节器搭载部10B的中间部的下方而延伸到绝缘基板1的外周部。因此，信号用的带状导体2SS不会较大地阻碍从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的电流供给。因此，能够经由形成于该增层导体2b的电源用的整面状导体2PS从恒定电压调节器V良好地供给用于对半导体元件S提供电源电位的电流。
图4示出覆盖在核心绝缘层1c的上表面的核心导体2c的上表面。在图4中，用双点划线示出与半导体元件搭载部10A以及恒定电压调节器搭载部10B对应的区域。用虚线示出从上层的增层导体2b连接的过孔5的位置。
核心导体2c主要具有接地用的整面状导体2GS。作为信号用的布线导体2S以及电源用的布线导体2P，仅形成有用于与上下的导体2b、2d连接的圆形的连接盘导体。
核心导体2c中的接地用的整面状导体2GS从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B的下方。接地用的整面状导体2GS在半导体元件搭载部10A的下方，与接地用的半导体元件连接焊盘6G连接。此外，接地用的整面状导体2GS在恒定电压调节器搭载部10B的下方，与接地用的恒定电压调节器连接焊盘7G连接。进而，在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方，接地用的整面状导体2GS与接地用的外部连接焊盘8G连接。经由该整面状导体2GS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供接地电位的电流。
在该核心导体2c中，在半导体元件搭载部10A的下方与恒定电压调节器搭载部10B的下方之间不存在阻碍两者间的电流供给的部分。因此，能够经由形成于该核心导体2c的接地用的整面状导体2GS从恒定电压调节器V良好地供给用于对半导体元件S提供接地电位的电流。
图5示出覆盖在核心绝缘层1c的下表面的核心导体2d的上表面。在图5中，用双点划线示出与半导体元件搭载部10A以及恒定电压调节器搭载部10B对应的区域。用虚线示出从上层的核心导体2c连接的通孔4的位置。
核心导体2d主要具有电源用的整面状导体2PS。作为信号用的布线导体2S以及接地用的布线导体2G，仅形成有用于与上下的导体2c、2e连接的圆形的连接盘导体。
核心导体2d中的电源用的整面状导体2PS从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B的下方。该电源用的整面状导体2PS在半导体元件搭载部10A的下方，与电源用的半导体元件连接焊盘6P连接。在恒定电压调节器搭载部10B的下方，电源用的整面状导体2PS与电源用的恒定电压调节器连接焊盘7P连接。进而，在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方，电源用的整面状导体2PS与电源用的外部连接焊盘8P连接。经由该电源用的整面状导体2PS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供电源电位的电流。
在该核心导体2d中，在半导体元件搭载部10A的下方与恒定电压调节器搭载部10B的下方之间不存在阻碍两者间的电流供给的部分。因此，能够经由形成在该核心导体2d的电源用的整面状导体2PS从恒定电压调节器V良好地供给用于对半导体元件S提供电源电位的电流。
图6示出覆盖在从下方起第二个增层绝缘层1d的表面的增层导体2e的上表面。在图6中，用双点划线示出与半导体元件搭载部10A以及恒定电压调节器搭载部10B对应的区域。此外，用虚线示出从上层的核心导体2d连接的过孔5的位置。
增层导体2e主要具有接地用的整面状导体2GS。作为信号用的布线导体2S以及电源用的布线导体2P，仅形成有用于与上下的导体2d、2f连接的圆形的连接盘导体。
增层导体2e中的接地用的整面状导体2GS从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B的下方。接地用的整面状导体2GS在半导体元件搭载部10A的下方，与接地用的半导体元件连接焊盘6G连接。此外，在恒定电压调节器搭载部10B的下方，接地用的整面状导体2GS与接地用的恒定电压调节器连接焊盘7G连接。进而，在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方，接地用的整面状导体2GS与接地用的外部连接焊盘8G连接。经由该接地用的整面状导体2GS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供接地电位的电流。
在该增层导体2e中，在半导体元件搭载部10A的下方与恒定电压调节器搭载部10B的下方之间不存在阻碍两者间的电流供给的部分。因此，能够经由形成于该增层导体2e的接地用的整面状导体2GS从恒定电压调节器V良好地供给用于对半导体元件S提供接地电位的电流。
图7示出覆盖在最下层的增层绝缘层1e的表面的增层导体2f的俯视图。在图7中，用双点划线示出与半导体元件搭载部10A以及恒定电压调节器搭载部10B对应的区域。此外，用虚线示出从上层的增层导体2a连接的过孔5的位置以及下表面侧的阻焊层3b的开口部的位置。
增层导体2f主要具有电源用的整面状导体2PS和信号用、接地用、电源用的外部连接焊盘8S、8G、8P。信号用的外部连接焊盘8S经由通孔4以及过孔5与信号用的带状导体2SS电连接。接地用、电源用的外部连接焊盘8G、8P分别经由通孔4以及过孔5与接地用、电源用的整面状导体2GS、2PS电连接。
该层的电源用的整面状导体2PS与电源用的外部连接焊盘8P一体地形成，并从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B的下方。经由该电源用的整面状导体2PS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供电源电位的电流。
在该增层导体2f中，在半导体元件搭载部10A的下方与恒定电压调节器搭载部10B的下方之间不存在阻碍两者间的电流供给的部分。因此，能够经由形成于该增层导体2f的电源用的整面状导体2PS从恒定电压调节器V良好地供给用于对半导体元件S提供接地电位的电流。
根据本例的布线基板10，如图8所示，使半导体元件S的电极端子TS经由焊料与半导体元件连接焊盘6连接，使恒定电压调节器V的电极端子TV经由焊料与恒定电压调节器连接焊盘7连接。由此，完成在布线基板10搭载了半导体元件S以及恒定电压调节器V的电子装置91。
该电子装置91通过将外部连接焊盘8经由焊料与母板等外部电路基板(未图示)的布线导体连接，从而安装到外部电路基板。
安装到外部电路基板的电子装置经由信号用的外部连接焊盘8S来进行与外部电路基板的信号的收发。此外，电子装置91分别经由接地用的外部连接焊盘8G以及电源用的外部连接焊盘8P来进行接地以及电源电压的供给。
进而，电子装置91从恒定电压调节器V经由接地用的整面状导体2GS以及电源用的整面状导体2PS进行用于抑制半导体元件S的工作电压的变动的电流供给。
根据本例的布线基板10以及使用了该布线基板10的电子装置91，信号用的布线导体2S在电源用的整面状导体2PS延伸的增层绝缘层2b的表面，不通过半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方而延伸到绝缘基板1的外周部。因此，对于增层绝缘层1b表面的电源用的整面状导体2PS，能够使从恒定电压调节器搭载部10B正下方到半导体元件搭载部10A正下方的电流路径不受信号用的布线导体2S阻碍而经由配设于各布线导体2a～2f的接地用或电源用的整面状导体2GS、2PS对半导体元件S进行充分的电流供给。因此，能够提供能够使半导体元件S稳定地工作的布线基板10以及使用了该布线基板10电子装置91。
(第二实施方式)
接着，基于图9～图14对本公开的布线基板的第二实施方式进行说明。另外，对于与在第一实施方式中示出的构件相同的构件标注相同的附图标记，并省略说明。此外，对于与上述的实施方式相同的结构的图，也省略说明。
如图9以及图10所示，在作为本公开的第二实施方式的布线基板12中，增层导体2b中的信号用的带状导体2SS是宽度为5～30μm左右的细的带状的导体。带状导体2SS具有：从半导体元件搭载部10A的下方延伸到绝缘基板1的外周部的2SSa、和从半导体元件搭载部10A的下方仅延伸到半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的2SSb。信号用的带状导体2SS在半导体元件搭载部10A的下方，经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接。
在该增层导体2b中，虽然形成有从半导体元件搭载部10A的下方延伸至半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的信号用的带状导体2SSb，但是并未形成从半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部延伸至绝缘基板1的外周部的信号用的带状导体2SS。因此，不存在较大地阻碍从半导体元件搭载部10A的下方直到恒定电压调节器搭载部10B的下方的电流供给的部分。因此，能够经由形成于该增层导体2b的电源用的整面状导体2PS从低电压调节器V良好地供给用于对半导体元件S提供电源电位的电流。
如图13所示，增层导体2e主要具有信号用的带状导体2SSc和接地用的整面状导体2GS。作为电源用的布线导体2P，仅形成有用于与上下的导体2d、2f连接的圆形的连接盘导体。
增层导体2e中的信号用的带状导体2SSc是宽度为5～30μm左右的细的带状的导体。该带状导体2SSc从半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方延伸至布线基板12的外周部。该带状布线导体2SSc经由在半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方形成的信号用的通孔4与增层导体2b的带状布线导体2SSb电连接。此外，在绝缘基板1的外周部，与信号用的外部连接焊盘8S连接。
另外，在该增层导体2e中，形成有从半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方延伸至绝缘基板1的外周部的信号用的带状导体2SSc。因此，该层中的从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的良好的电流供给会受到信号用的带状导体2SSc阻碍。然而，因为能够经由配设于核心绝缘层1c的上表面以及最上层的增层绝缘层1a的表面的其它整面状导体2GS来良好地供给用于对半导体元件S提供接地电位的电流，所以即使该层中的电源供给被阻碍，也能够进行充分的电流供给。
根据本例的布线基板12，如图15所示，将半导体元件S的电极端子TS经由焊料与半导体元件连接焊盘6连接，将恒定电压调节器V的电极端子TV经由焊料与恒定电压调节器连接焊盘7连接。由此，完成在布线基板12搭载了半导体元件S以及恒定电压调节器V的电子装置92。
根据本例的布线基板12以及使用了该布线基板12的电子装置92，从半导体元件搭载部10A的下方通过半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方延伸到绝缘基板1的外周部的信号用的布线导体2S具有：在核心绝缘层1c的上表面侧的电源用的整面状导体2PS延伸的增层绝缘层1b的表面从半导体元件搭载部10A的下方延伸至半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的上表面侧的带状导体2SSb、和在核心绝缘层1c的下表面侧的接地用的整面状导体2GS延伸的增层绝缘层2d的表面从半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方延伸至绝缘基板1的外周部的下表面侧的带状导体2SSc。上表面侧的带状导体2SSb和下表面侧的带状导体2SSc经由设置在半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的通孔4而电连接。因此，设置了上表面侧的带状导体2SSb的增层绝缘层2b表面的电源用的整面状导体2PS，能够使从恒定电压调节器搭载部10B正下方到半导体元件搭载部10A正下的电流路径不受上表面侧的布线导体2SSb较大阻碍而经由靠近半导体元件搭载部10A以及恒定电压调节器元件搭载部10B的核心绝缘层1的上表面侧的接地用或电源用的整面状导体2GS、2PS对半导体元件S进行充分的电流供给。因此，能够提供能够使半导体元件S稳定地工作的布线基板12以及使用了该布线基板12电子装置92。
(第三实施方式)
接着，基于图16～图23对本公开的布线基板的第三实施方式进行说明。另外，对于与在第一实施方式中示出的构件相同的构件标注相同的附图标记，并省略说明。此外，对于与上述的实施方式相同的结构的图，也省略说明。
图16是示出布线基板13的概略剖视图。布线导体2中的最上层的增层导体2a的一部分形成了半导体元件连接焊盘6，增层导体2a的另一部分形成了恒定电压调节器连接焊盘7。此外，布线导体2中的最下层的增层导体2f的一部分形成了外部连接焊盘8。在该半导体元件连接焊盘6、恒定电压调节器连接焊盘7、以及外部连接焊盘8中，经由配设在绝缘基板1的表面以及内部的布线导体2而使规定的连接焊盘彼此电连接以及可热传导地连接。即，恒定电压调节器连接焊盘7(接地用、电源用的恒定电压调节器连接焊盘7G、7P)和核心绝缘层1c的上表面侧的布线导体2(接地用、电源用的整面状导体2GS、2PS)在恒定电压调节器连接焊盘7的下方以及恒定电压调节器连接焊盘7之间的下方，经由设置于上表面侧的增层绝缘层2c的多个过孔5电连接以及可热传导地连接。此外，核心绝缘层1c的上表面侧的接地用、电源用的整面状导体2GS、2PS和核心绝缘层1c的下表面侧的接地用、电源用的外部连接焊盘8G、8P在半导体元件搭载部10A的下方经由设置于核心绝缘层1c的通孔4以及设置于下表面侧的各增层绝缘层2e、2f的多个过孔5a电连接以及可热传导地连接。
如图17所示，增层导体2a在与恒定电压调节器搭载部10B对应的区域具有多个恒定电压调节器连接焊盘7。恒定电压调节器连接焊盘7包括接地用的恒定电压调节器连接焊盘7G和电源用的恒定电压调节器连接焊盘7P。接地用的恒定电压调节器连接焊盘7G和电源用的恒定电压调节器连接焊盘7P配设有多列，使得位置彼此交替。另外，各电源用的恒定电压调节器连接焊盘7P附设有朝向恒定电压调节器搭载部10B的中央部延伸的舌片7Pa。
增层导体2a中的接地用的整面状导体2GS一体地包括接地用的半导体元件连接焊盘6G以及接地用的恒定电压调节器连接焊盘7G。此外，该接地用的整面状导体2GS在半导体元件搭载部10A的下方以及绝缘基板1的外周部，经由通孔4以及过孔5与接地用的外部连接焊盘8G电连接以及可热传导地连接。
另外，恒定电压调节器V在工作时产生的热会经由接地用的恒定电压调节器连接焊盘7G传递到该增层导体2a中的接地用的整面状导体2GS。该热在半导体元件搭载部10A的下方以及绝缘基板1的外周部，经由通孔4以及过孔5传递到接地用的外部连接焊盘8G，最终经由外部电路基板释放到外部。
图18示出从上方起第二个增层导体2b的上表面。在图18中，用虚线示出从上层的增层导体2a连接的过孔5的位置。此外，用黑圆点示出过孔5中的、定义为后述的副过孔5a的过孔的位置。
增层导体2b主要具有信号用的带状导体2SS和电源用的整面状导体2PS。作为接地用的布线导体2G，仅形成有用于与上下的导体2a、2c连接的连接盘导体。
增层导体2b中的信号用的带状导体2SS是宽度为5～30μm左右的细的带状的导体。带状导体2SS具有：从半导体元件搭载部10A的下方延伸到绝缘基板1的外周部的带状导体2SSa、和从半导体元件搭载部10A的下方仅延伸到半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的带状导体2SSb。带状导体2SS在半导体元件搭载部10A的下方，经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接。
增层导体2b中的电源用的整面状导体2PS从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B的下方。电源用的整面状导体2PS在半导体元件搭载部10A的下方，经由上层的过孔5与电源用的半导体元件连接焊盘6P电连接以及可热传导地连接。
该整面状导体2PS经由设置在电源用的恒定电压调节器连接焊盘7P的正下方的过孔5以及设置在各恒定电压调节器连接焊盘7彼此之间的下方的副过孔5a，与电源用的恒定电压调节器连接焊盘7P电连接以及可热传导地连接。另外，在此，将设置在各恒定电压调节器连接焊盘7彼此之间的下方的过孔5定义为副过孔5a。与该整面状导体2PS连接的副过孔15a设置在附设于电源用的恒定电压调节器连接焊盘7P的舌片7Pa的正下方。
进而，该电源用的整面状导体2PS在半导体元件搭载部10A的下方以及绝缘基板1的外周部，经由通孔4以及过孔5与电源用的外部连接焊盘8P电连接以及可热传导地连接。在恒定电压调节器搭载部10B与半导体元件搭载部10A之间经由该整面状导体2PS供给用于对半导体元件S提供电源电位的电流。
在该增层导体2b中，虽然形成有从半导体元件搭载部10A的下方延伸至半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的2SSb，但是并未形成延伸到恒定电压调节器搭载部10B的下方的信号用的带状布线导体2SS。因此，与上层的恒定电压调节器连接焊盘7连接的过孔5以及副过孔5a的配置不会受到信号用的带状布线导体2SS限制。
因此，在各恒定电压调节器连接焊盘7的正下方设置过孔5，并在各恒定电压调节器连接焊盘7彼此的中间点的正下方交替地配置了接地用以及电源用的副过孔5a的情况下，与以往的布线基板的情况相比，在与各恒定电压调节器搭载部10B对应的区域中，从上层的恒定电压调节器连接焊盘7连接到该电源用的整面状导体2PS的过孔5以及副过孔5a的数量增多。
这样，根据本例的布线基板13，因为对电源用的恒定电压调节器连接焊盘7P和该层的电源用的整面状导体2PS进行连接的过孔5以及副过孔5a的数量较多，所以将恒定电压调节器V在工作时产生的热传递到该层的电源用的整面状导体2PS的效率较高。
图19示出覆盖于核心绝缘层1c的上表面的核心导体2c。在图19中，用虚线示出从上层的增层导体2b连接的过孔5的位置。此外，用黑圆点示出过孔5中的、定义为后述的副过孔5a的过孔的位置。
核心导体2c主要具有接地用的整面状导体2GS。作为信号用的布线导体2S以及电源用的布线导体2P，仅形成有用于与上下的导体2b、2d连接的连接盘导体。
核心导体2c中的接地用的整面状导体2GS从半导体元件搭载部10A的下方一直延伸到恒定电压调节器搭载部10B的下方。接地用的整面状导体2GS在半导体元件搭载部10A的下方，经由过孔5与接地用的半导体元件连接焊盘6G电连接以及可热传导地连接。此外，在恒定电压调节器搭载部10B的下方，与接地用的恒定电压调节器连接焊盘7G电连接以及可热传导地连接。进而，在半导体元件搭载部10A的下方以及绝缘基板1的外周部，与接地用的外部连接焊盘8G电连接以及可热传导地连接。经由该整面状导体2GS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供接地电位的电流。
恒定电压调节器V在工作时产生的热从电源用的恒定电压调节器连接焊盘7P经由过孔5以及副过孔5a传递到该核心导体2c中的接地用的整面状导体2GS。该热在半导体元件搭载部10A的下方以及绝缘基板1的外周部，经由通孔4以及过孔5传递到电源用的外部连接焊盘8P，最终经由外部电路基板释放到外部。
另外，在该核心导体2c中，在上层的增层导体2b中，因为信号用的带状导体2SS并不延伸到恒定电压调节器搭载部20B的下方，所以与恒定电压调节器连接焊盘7连接的过孔5以及副过孔5a的配置不受信号用的带状导体2SS限制。
因此，例如，在采用了在各恒定电压调节器连接焊盘7的正下方设置过孔5并且在各恒定电压调节器连接焊盘7彼此的中间点的正下方交替地配置接地用和电源用的副过孔5a的设定的情况下，在与各恒定电压调节器搭载部10B对应的区域中，从上层的恒定电压调节器连接焊盘7连接到该层的接地用的整面状导体2GS的过孔5以及副过孔5a的数量比以往的布线基板20的情况增多。
像这样，由于对接地用的恒定电压调节器连接焊盘7G和该层的接地用的整面状导体2GSS进行连接的过孔5以及副过孔5a的数量较多，因此将恒定电压调节器V在工作时产生的热传递到该层的接地用的整面状导体2PS的效率较高。
如图20所示，核心导体2d中的电源用的整面状导体2PS从半导体元件搭载部10A的下方一直延伸到恒定电压调节器搭载部10B的下方。该电源用的整面状导体2PS在半导体元件搭载部10A的下方，与电源用的半导体元件连接焊盘6P电连接以及可热传导地连接。此外，在恒定电压调节器搭载部10B的下方，与电源用的恒定电压调节器连接焊盘7P电连接以及可热传导地连接。进而，在半导体元件搭载部10A的下方以及绝缘基板1的外周部，与电源用的外部连接焊盘8P电连接以及可热传导地连接。经由该整面状导体2PS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供电源电位的电流。
如图21所示，增层导体2e主要具有信号用的带状导体2SSc和接地用的整面状导体2GS。作为电源用的布线导体2P，仅形成有用于与上下的导体2d、2f连接的连接盘导体。
增层导体2e中的信号用的带状导体2SSc是宽度为5～30μm左右的细的带状的导体。该带状导体2SSc从半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方延伸至恒定电压调节器搭载部10B的下方。该带状布线导体2SSc经由在半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方形成的信号用的通孔4而与增层导体2b的带状布线导体2SSb电连接。此外，在恒定电压调节器搭载部10B的下方，与信号用的外部连接焊盘8S连接。
增层导体2e中的接地用的整面状导体2GS从半导体元件搭载部10A的下方一直延伸到恒定电压调节器搭载部10B的下方。接地用的整面状导体2GS在半导体元件搭载部10A的下方，与接地用的半导体元件连接焊盘6G电连接以及可热传导地连接。此外，在恒定电压调节器搭载部10B的下方，与接地用的恒定电压调节器连接焊盘7G电连接以及可热传导地连接。进而，在半导体元件搭载部10A的下方以及绝缘基板1的外周部，与接地用的外部连接焊盘8G电连接以及可热传导地连接。经由该整面状导体2GS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供接地电位的电流。
如图22所示，增层导体2f主要具有电源用的整面状导体2PS和信号用、接地用以及电源用的外部连接焊盘8S、8G、8P。信号用的外部连接焊盘8S经由通孔4以及过孔5与信号用的带状导体2SS电连接。接地用以及电源用的外部连接焊盘8G、8P分别经由通孔4以及过孔5与上层的接地用的整面状导体2GS、2PS电连接以及可热传导地连接。
根据本例的布线基板13，如图23所示，通过将半导体元件S的电极端子TS经由焊料与半导体元件连接焊盘6进行连接，并且将恒定电压调节器V的电极端子TV经由焊料与恒定电压调节器连接焊盘7进行连接，从而完成在布线基板13搭载了半导体元件S以及恒定电压调节器V的电子装置93。
恒定电压调节器V在工作时产生的热从恒定电压调节器连接焊盘7经由过孔5以及副过孔5a良好地传递到核心基板1c的上表面侧的接地用以及电源用的整面状导体2GS、2PS，该热从这些整面状导体2GS、2PS经由通孔4以及过孔5传递到半导体元件搭载部10A的下方的外部连接焊盘8，最终经由外部电路基板释放到外部。
根据本例的布线基板13以及使用了该布线基板13的电子装置93，因为在从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B下方的外周部的信号用的布线导体2S中，延伸到恒定电压调节器搭载部10B的下方的部分2SSc配置于核心绝缘层1c的下表面侧的增层绝缘层1d的表面，接地用、电源用的恒定电压调节器连接焊盘7G、7P和核心绝缘层1c的上表面侧的接地用、电源用的整面状导体2GS、2PS在各恒定电压调节器连接焊盘7的下方以及恒定电压调节器连接焊盘7间的下方经由设置于上表面侧的增层绝缘层1a～1b的多个过孔5、5a电连接以及可热传导地连接，核心绝缘层1c的上表面侧的接地用、电源用的整面状导体2GS、2PS和半导体元件搭载部10A的下方的接地用、电源用的外部连接焊盘8G、8P在半导体元件搭载部10A的下方经由设置于核心绝缘层1c的通孔4以及设置于下表面侧的各增层绝缘层1d～1e的多个过孔4电连接以及可热传导地连接，所以能够将恒定电压调节器V在工作时产生的热良好地传递到核心绝缘层1c的上表面侧的接地用整面状导体2GS以及电源用整面状导体2PS，并且能够良好地释放到外部。因此，能够提供能够使半导体元件S稳定地工作的布线基板13以及使用了该布线基板13的电子装置93。
(第四实施方式)
接着，基于图24～图30对本公开的布线基板的第四实施方式进行说明。另外，对于与在第一实施方式中示出的构件相同的构件标注相同的附图标记，并省略说明。此外，对于与上述的实施方式相同的结构的图，也省略说明。此外，本公开的布线基板14中的最上层的增层导体2a的概略俯视图与第三实施方式中的图17相同，故省略。
图24是示出布线基板14的概略剖视图。在该布线基板14中，在恒定电压调节器搭载部10B的下方的外部连接面10C仅配置有外部连接焊盘8中的接地用、电源用的外部连接焊盘8G、8P。恒定电压调节器搭载部10B下方的接地用、电源用的外部连接焊盘8G、8P与接地用、电源用的恒定电压调节器连接焊盘7G、7P在恒定电压调节器搭载部10B的下方经由从绝缘基板1的上表面设置到下表面的过孔5a以及通孔4电连接以及可热传导地连接。另外，在恒定电压调节器搭载部10B的下方未配置信号用的外部连接焊盘8S，因此未图示。
图25示出最下层的增层导体2f的上表面。用虚线示出与上层的增层导体2e连接的过孔5的位置以及下表面侧的阻焊层3b的开口部的位置。
增层导体2f主要具有电源用的整面状导体2PS和信号用、接地用、电源用的外部连接焊盘8S、8G、8P。信号用的外部连接焊盘8S多数主要配设在绝缘基板1的外周部。另外，在恒定电压调节器搭载部10B的下方，未配置信号用的外部连接焊盘8S。
接地用以及电源用的外部连接焊盘8G、8P多数主要配设在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方。另外，在恒定电压调节器搭载部10B的下方，仅配置有接地用的外部连接焊盘8G以及电源用的外部连接焊盘8P。接地用以及电源用的外部连接焊盘8G、8P分别经由通孔4以及过孔5与上层的接地用的整面状导体2GS、2PS电连接以及可热传导地连接。
该层的电源用的整面状导体2PS与电源用的外部连接焊盘8P一体地形成，并在包括从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的较宽的区域进行延伸。经由该整面状导体2PS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供电源电位的电流。
图26示出从上方起第二个增层导体2b的上表面。从上层的增层导体2a连接的过孔5的位置用虚线示出。此外，用黑圆点示出过孔5中的、定义为后述的副过孔5a的过孔的位置。
增层导体2b主要具有信号用的带状导体2SSa以及2SSb、和电源用的整面状导体2PS。作为接地用的布线导体2G，仅形成有用于与上下的导体2a、2c连接的连接盘导体。
增层导体2b中的信号用的带状导体2SSa、2SSb是宽度为5～30μm左右的细的带状的导体。带状导体2SSa从半导体元件搭载部10A的下方一直延伸到绝缘基板1的外周部。带状布线导体2SSb从半导体元件搭载部10A的下方延伸到半导体元件搭载部10A和恒定电压调节器搭载部10B的中间部的下方。带状导体2SSa、2SSb在半导体元件搭载部10A的下方，经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接。另外，带状布线导体2SSa、2SSb不延伸到恒定电压调节器搭载部10B的下方。
增层导体2b中的电源用的整面状导体2PS在包含从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的较宽的区域中进行延伸。电源用的整面状导体2PS在半导体元件搭载部10A的下方，经由上层的过孔5与电源用的半导体元件连接焊盘6P电连接以及可热传导地连接。
该整面状导体2PS经由设置在电源用的恒定电压调节器连接焊盘7P的正下方的过孔5以及设置在各恒定电压调节器连接焊盘7彼此之间的下方的副过孔5a，与电源用的恒定电压调节器连接焊盘7P电连接以及可热传导地连接。另外，在此，将设置在各恒定电压调节器连接焊盘7彼此之间的下方的过孔5定义为副过孔5a。与该整面状导体2PS连接的副过孔15a设置在附设于电源用的恒定电压调节器连接焊盘7P的舌片7Pa的正下方。
进而，该电源用的整面状导体2PS在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方，经由通孔4以及过孔5与电源用的外部连接焊盘8P电连接以及可热传导地连接。经由该整面状导体2PS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供电源电位的电流。
在该增层导体2b中，形成有从半导体元件搭载部10A的下方延伸至半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的带状导体2SSb。但是，在增层导体2b中，并未形成延伸到恒定电压调节器搭载部10B的下方的信号用的带状布线导体2SSa、2SSb。因此，与上层的恒定电压调节器连接焊盘7连接的过孔5以及副过孔5a的配置不会受到信号用的带状布线导体2SS限制。
因此，在采用了在各恒定电压调节器连接焊盘7的正下方设置过孔5并且在各恒定电压调节器连接焊盘7彼此的中间点的正下方交替地配置接地用和电源用的副过孔5a的设定的情况下，与以往的布线基板20的情况相比，在各恒定电压调节器搭载部10B的下方，从上层的恒定电压调节器连接焊盘7连接到该电源用的整面状导体2PS的过孔5以及副过孔5a的数量增多。
这样，根据本例的布线基板14，因为对电源用的恒定电压调节器连接焊盘7P和该层的电源用的整面状导体2PS进行连接的过孔5以及副过孔5a的数量较多，所以将恒定电压调节器V在工作时产生的热传递到该层的电源用的整面状导体2PS的效率提高。
图27示出覆盖在核心绝缘层1c的上表面的核心导体2c。从上层的增层导体2b连接的过孔5的位置用虚线示出。过孔5中的、副过孔5a的位置用黑圆点示出。
核心导体2c主要具有接地用的整面状导体2GS。作为信号用的布线导体2S以及电源用的布线导体2P，仅形成有用于与上下的导体2b、2d连接的连接盘导体。
核心导体2c中的接地用的整面状导体2GS在包含从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的较宽的区域延伸。接地用的整面状导体2GS在半导体元件搭载部10A的下方，经由过孔5与接地用的半导体元件连接焊盘6G电连接以及可热传导地连接。此外，在恒定电压调节器搭载部10B的下方，与接地用的恒定电压调节器连接焊盘7G电连接以及可热传导地连接。进而，在半导体元件搭载部10A的下方以及恒定电压调节器搭载部10B的下方，与接地用的外部连接焊盘8G电连接以及可热传导地连接。经由该整面状导体2GS在恒定电压调节器搭载部10B与半导体元件搭载部10A之间供给用于对半导体元件S提供接地电位的电流。
恒定电压调节器V在工作时产生的热从接地用的恒定电压调节器连接焊盘7G经由过孔5以及副过孔5a而传递到该核心导体2c中的接地用的整面状导体2GS。该热在半导体元件搭载部10A的下方以及绝缘基板1的外周部经由通孔4以及过孔5而传递到接地用的外部连接焊盘8G，最终经由外部电路基板释放到外部。
另外，在该核心导体2c中，在上层的增层导体2b中，信号用的带状导体2SSa、2SSb并未延伸到恒定电压调节器搭载10B的下方，因此与恒定电压调节器连接焊盘7连接的过孔5以及副过孔5a的配置不受信号用的带状导体2SSa、2SSb所限制。
因此，例如，在采用了在各恒定电压调节器连接焊盘7的正下方设置过孔5并且在各恒定电压调节器连接焊盘7彼此的中间点的正下方交替地配置接地用和电源用的副过孔5a的设定的情况下，与以往的布线基板相比，在各恒定电压调节器搭载部10B的下方，从上层的恒定电压调节器连接焊盘7连接到该层的接地用的整面状导体2GS的过孔5以及副过孔5a的数量增多。
像这样，由于对接地用的恒定电压调节器连接焊盘7G和该层的接地用的整面状导体2GS进行连接的过孔5以及副过孔5a的数量较多，所以将恒定电压调节器V在工作时产生的热传递到该层的接地用的整面状导体2GS的效率较高。
图28示出覆盖在核心绝缘层1c的下表面的核心导体2d的上表面。在图28中，用虚线示出从上层的核心导体2c连接的通孔4的位置。
核心导体2d主要具有电源用的整面状导体2PS。作为信号用的布线导体2S以及接地用的布线导体2G，仅形成有用于与上下的导体2c、2e连接的连接盘导体。接地用的连接盘导体为了与下层的增层导体2e连接多个过孔5而形成花形的奇异形状。
图29示出从下方起第二个增层导体2e的上表面。增层导体2e主要具有接地用的整面状导体2GS。作为信号用的布线导体2S，形成有带状导体2SSc以及连接盘导体。作为电源用的布线导体2P，仅形成有连接盘导体。另外，电源用的连接盘导体为了与上下的导体2d、2f连接多个过孔5而形成花形的奇异形状。
增层导体2e中的信号用的带状导体2SSc是宽度为5～30μm左右的细的带状的导体。该带状导体2SSc从半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方延伸到绝缘基板1的外周部。带状导体2SSc不延伸到恒定电压调节器搭载部10B的下方。该带状布线导体2SSc经由形成在半导体元件搭载部10A和恒定电压调节器搭载部10B的中间部的下方的信号用的通孔4与增层导体2b的带状布线导体2SSb电连接。此外，在绝缘基板1的外周部，与信号用的外部连接焊盘8S连接。此外，增层导体2e中的接地用的整面状导体2GS在包含从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的较宽的区域中进行延伸。除此之外，与在第三实施方式的布线基板13中叙述的相同。
根据本例子的布线基板14，如图30所示，通过将半导体元件S的电极端子TS经由焊料与半导体元件连接焊盘6连接，并且将恒定电压调节器V的电极端子TV经由焊料与恒定电压调节器连接焊盘7连接，从而完成在布线基板14搭载了半导体元件S以及恒定电压调节器V的电子装置94。
在电子装置94中，恒定电压调节器V在工作时产生的热从恒定电压调节器连接焊盘7经由过孔5以及副过孔5a良好地传递到核心基板1c的上表面侧的接地用以及电源用的整面状导体2GS、2PS。该热从这些整面状导体2GS、2PS经由通孔4以及过孔5而传递到恒定电压调节器搭载部10B的下方的外部连接焊盘8，最终经由外部电路基板释放到外部。
这样，根据本例的布线基板14以及使用了该布线基板14的电子装置94，在恒定电压调节器搭载部10B的下方的外部连接面10C仅配置有外部连接焊盘8中的接地用、电源用的外部连接焊盘8G、8P，恒定电压调节器搭载部10B下方的接地用、电源用的外部连接焊盘8G、8P与接地用、电源用的恒定电压调节器连接焊盘7G、7P经由恒定电压调节器搭载部10B下方的从绝缘基板1的上表面设置到下表面的多个过孔5以及通孔4而电连接以及可热传导地连接。因此，能够将恒定电压调节器V在工作时产生的热良好地传递到配置在恒定电压调节器搭载部10B的下方的外部连接焊盘8G、8P，能够良好地释放到外部。因此，能够提供能够使半导体元件S稳定地工作的布线基板14以及使用了该布线基板14的电子装置94。
(第五实施方式)
接着，基于图31～图38对本公开的布线基板的第五实施方式进行说明。另外，对于与在第一实施方式中示出的构件相同的构件标注相同的附图标记，并省略说明。此外，对于与上述的实施方式相同的结构的图，也省略说明。
如图31、32所示，增层导体2a在与搭载部10A对应的区域中具有多个半导体元件连接焊盘6。半导体元件连接焊盘6包括信号用的半导体元件连接焊盘6S、接地用的半导体元件连接焊盘6G、以及电源用的半导体元件连接焊盘6P。信号用的半导体元件连接焊盘6S多数主要配设在与半导体元件搭载部10A的外周部对应的位置。接地用以及电源用的半导体元件连接焊盘6G、6P多数主要配设在与半导体元件搭载部10A的中央部对应的位置。
增层导体2b中的信号用的带状导体2SS包括：从半导体元件搭载部10A的下方不通过半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方而延伸到绝缘基板1的外周部延伸的2SSa、和从半导体元件搭载部10A的下方通过半导体元件搭载部10A和恒定电压调节器搭载部10B的中间部的下方以及恒定电压调节器搭载部10B的下方延伸到绝缘基板1的外周部的2SSb。这些信号用的带状导体2SS在半导体元件搭载部10A的下方经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接，并在绝缘基板1的外周部经由下层的通孔4以及过孔5与外部连接焊盘8S电连接。该信号用的带状导体2SS是宽度为5～30μm左右的细的带状的导体。
形成于该增层导体2b的信号用的带状导体2SSb沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向进行延伸，进而经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。因此，不存在较大地阻碍从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的电流供给的部分。因此，能够经由形成于该增层导体2b的电源用的整面状导体2PS从恒定电压调节器V良好地供给用于对半导体元件S提供电源电位的电流。
另外，图32以及图34～37所示的增层导体2a、核心导体2c、2d、增层导体2e、2f与上述的第一实施方式相同，省略说明。
根据本例的布线基板15，如图38所示，通过将半导体元件S的电极端子TS经由焊料与半导体元件连接焊盘6连接，并将恒定电压调节器V的电极端子TV经由焊料与恒定电压调节器连接焊盘7连接，从而完成在布线基板15搭载了半导体元件S以及恒定电压调节器V的电子装置95。
这样，根据本例的布线基板15以及使用了该布线基板15的电子装置，信号用的布线导体2SS具有在如下的布线路径上前进的信号用的带状导体2SSb：在电源用的整面状导体2PS延伸的增层绝缘层1b的表面，沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向，从半导体元件搭载部10A的下方延伸到恒定电压调节器搭载部10B的下方。该信号用的带状导体2SSb进一步经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。由此，在设置了信号用的带状导体2SSb的增层绝缘层1b表面的电源用的整面状导体2PS中，从恒定电压调节器搭载部10B正下方到半导体元件搭载部10A的正下方的电流路径不会被信号用的带状导体2SSb较大地阻碍。因此，能够经由该整面状导体2PS对半导体元件S进行充分的电流供给。因此，能够提供能够使半导体元件S稳定地工作的布线基板15以及使用了该布线基板15的电子装置95。
以下，示出本公开的布线基板15所涉及的从上方起第二个增层导体2b的其它例。这些例子与上述的布线基板15具有同样的层结构，对于相同的构件标注相同的附图标记，并省略其详细的说明。
在以下所示的图39～42中，用实线示出形成于本公开的布线基板15中的从上方起第二个增层绝缘层1b的表面的增层导体2b。用虚线示出从上层的增层导体2a连接的过孔5的位置以及形成于从下方起第二个增层绝缘层1d的表面的增层导体2e中的信号布线2S。
在图39～42各自的例子中，增层导体2b主要具有信号用的带状导体2SS和电源用的整面状导体2PS。作为接地用的布线导体2G，仅形成有用于与上下的导体2a、2c连接的圆形的连接盘导体。增层导体2e具有信号用的带状导体2SSc。
图39所示的增层导体2b的信号用的带状导体2SS具有：从半导体元件搭载部10A的下方不通过半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方而延伸到经绝缘基板1的外周部的信号用的带状导体2SSa；和从半导体元件搭载部10A的下方通过半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方延伸到恒定电压调节器搭载部10B的下方的信号用的带状导体2SSb。
这些带状导体2SS在半导体元件搭载部10A的下方经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接。此外，在绝缘基板1的外周部经由下层的通孔4以及过孔5或者进一步经由增层导体2e的带状导体2SSc与外部连接焊盘8S电连接。
带状导体2SSb中的一部分沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向进行延伸。进而，该带状导体2SSb中的一部分经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。
带状导体2SSb中的其它部分沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向延伸到恒定电压调节器搭载部10B的下方的中途。带状导体2SSb中的其它部分与形成于增层导体2e的带状导体2SSc连接。带状导体2SSc经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。
图40所示的增层导体2b的信号用的带状导体2SS与上述的图39所示的例子同样地，具有带状导体2SSa和带状导体2SSb。
这些信号用的带状导体2SS在半导体元件搭载部10A的下方，经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接。此外，在绝缘基板1的外周部经由下层的通孔4以及过孔5和增层导体2e的带状导体2SSc与外部连接焊盘8S电连接。
延伸到恒定电压调节器搭载部10B的下方的带状导体2SSb沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向延伸至恒定电压调节器搭载部10B的下方的中途。与形成于增层导体2e的带状导体2SSc连接。带状导体2SSc经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。
图41所示的增层导体2b的信号用的带状导体2SS具有带状导体2SSa和带状导体2SSb，带状导体2SSa从半导体元件搭载部10A的下方不通过半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方而延伸至绝缘基板1的外周部，带状导体2SSb从半导体元件搭载部10A的下方延伸至半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方。
这些带状导体2SS在半导体元件搭载部10A的下方经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接。此外，在绝缘基板1的外周部经由下层的通孔4以及过孔5与外部连接焊盘8电连接。或者，带状导体2SS在半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方与增层导体2e的带状导体2SSc电连接。
带状导体2SSb沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向进行延伸。而且，与形成于增层导体2e的带状导体2SSc连接。带状导体2SSc经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。
图42所示的增层导体2b的信号用的带状导体2SS具有带状导体2SSa和带状导体2SSb，带状导体2SSa从半导体元件搭载部10A的下方不通过半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方而延伸至绝缘基板1的外周部，带状导体2SSb从半导体元件搭载部10A的下方延伸至半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方。
这些带状导体2SS在半导体元件搭载部10A的下方经由上层的过孔5与信号用的半导体元件连接焊盘6S电连接。此外，在绝缘基板1的外周部经由下层的通孔4以及过孔5与信号用的外部连接焊盘8S电连接。或者，带状导体2SS在半导体元件搭载部10A和恒定电压调节器搭载部10B的中间部的下方与增层导体2e的带状导体2SSc电连接。
在恒定电压调节器搭载部10B的下方延伸的带状导体2SSb沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向进行延伸，进而经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。
延伸至半导体元件搭载部10A与恒定电压调节器搭载部10B的中间部的下方的带状导体2SSb沿着半导体元件搭载部10A和恒定电压调节器搭载部10B的排列的方向进行延伸。该带状导体2SSb与形成于增层导体2e的带状导体2SSc连接。带状导体2SSc经由绝缘基板1中的与恒定电压调节器连接焊盘7连接的过孔5的外周侧延伸到外部连接焊盘8的上方。
这样，在图39～图42所示的各例子中，不存在较大地阻碍从半导体元件搭载部10A的下方到恒定电压调节器搭载部10B的下方的电流供给的部分。因此，能够经由形成于增层导体2b的电源用的整面状导体2PS等从恒定电压调节器V良好地供给用于对半导体元件S提供电源电位的电流。
本公开不限定于上述的实施方式，只要在不脱离本公开的主旨的范围内，就能够进行各种变更。例如，也可以调换上述的各实施方式中的接地用的整面状导体2GS和电源用的整面状导体2PS。进而，增层绝缘层以及增层导体也不限于上述的层数，能够设为任意的层数。

Claims (3)

1.一种布线基板，具备：
绝缘基板，其在具有多个通孔的核心绝缘层的上下表面层叠具有多个过孔的多个增层绝缘层而成，并包括形成于上表面中央部的四边形状的半导体元件搭载部、形成于夹着该半导体元件搭载部的相对置的两边的两侧的上表面外周部的恒定电压调节器搭载部、以及形成于下表面的外部连接面；和
布线导体，其覆盖在所述核心绝缘层的上下表面、所述通孔内、所述增层绝缘层的表面以及所述过孔内，
所述布线导体具有：
信号用、接地用、电源用的多个半导体元件连接焊盘，其配设于所述半导体元件搭载部；
接地用、电源用的多个恒定电压调节器连接焊盘，其配设于所述恒定电压调节器搭载部；
信号用、接地用、电源用的多个外部连接焊盘，其配设于所述外部连接面；
多个信号用的布线导体，其在所述半导体元件搭载部的下方与所述信号用的半导体元件连接焊盘连接，在所述绝缘基板的外周部与所述信号用的外部连接焊盘连接，并在所述绝缘基板的内部从所述半导体元件搭载部的下方延伸到所述绝缘基板的外周部；
多个接地用的整面状导体，其在所述半导体元件搭载部的下方与所述接地用的半导体元件连接焊盘连接，在所述恒定电压调节器搭载部的下方与所述接地用的恒定电压调节器连接焊盘连接，在所述半导体元件搭载部的下方以及所述恒定电压调节器搭载部的下方与所述接地用的外部连接焊盘连接，并在所述核心绝缘层的上表面侧以及下表面侧的多个所述增层绝缘层的表面从所述半导体元件搭载部的下方延伸到所述恒定电压调节器搭载部的下方；和
多个电源用的整面状导体，其在所述半导体元件搭载部的下方与所述电源用的半导体元件连接焊盘连接，在所述恒定电压调节器搭载部的下方与所述电源用的恒定电压调节器连接焊盘连接，在所述半导体元件搭载部的下方以及所述恒定电压调节器搭载部的下方与所述电源用的外部连接焊盘连接，并在所述核心绝缘层的上表面侧以及下表面侧的多个所述增层绝缘层的表面从所述半导体元件搭载部的下方延伸到所述恒定电压调节器搭载部的下方，
所述信号用的半导体元件连接焊盘主要配设于所述半导体元件搭载部的、沿着未与所述恒定电压调节器搭载部对置的一侧的两边的外周部，
所述信号用的布线导体在所述接地用或电源用的整面状导体延伸的所述增层绝缘层的表面，在俯视情况下不通过所述半导体元件搭载部与所述恒定电压调节器搭载部的中间部的下方，而通过未与所述恒定电压调节器搭载部对置的一侧并延伸到所述绝缘基板的外周部。
2.一种布线基板，具备：
绝缘基板，其在具有多个通孔的核心绝缘层的上下表面层叠具有多个过孔的多个增层绝缘层而成，并包括形成于上表面中央部的半导体元件搭载部、形成于上表面外周部的恒定电压调节器搭载部、以及形成于下表面的外部连接面；和
布线导体，其覆盖在所述核心绝缘层的上下表面、所述通孔内、所述增层绝缘层的表面以及所述过孔内，
所述布线导体具有：
信号用、接地用、电源用的多个半导体元件连接焊盘，其配设于所述半导体元件搭载部；
接地用、电源用的多个恒定电压调节器连接焊盘，其配设于所述恒定电压调节器搭载部；
信号用、接地用、电源用的多个外部连接焊盘，其配设于所述外部连接面；
多个信号用的布线导体，其在所述半导体元件搭载部的下方与所述信号用的半导体元件连接焊盘连接，在所述绝缘基板的外周部与所述信号用的外部连接焊盘连接，并在所述绝缘基板的内部从所述半导体元件搭载部的下方延伸到所述绝缘基板的外周部，并且一部分延伸到所述恒定电压调节器搭载部的下方；
多个接地用的整面状导体，其在所述半导体元件搭载部的下方与所述接地用的半导体元件连接焊盘连接，在所述恒定电压调节器搭载部的下方与所述接地用的恒定电压调节器连接焊盘连接，在所述半导体元件搭载部的下方以及所述恒定电压调节器搭载部的下方与所述接地用的外部连接焊盘连接，并在所述核心绝缘层的上表面侧以及下表面侧的多个所述增层绝缘层的表面从所述半导体元件搭载部的下方延伸到所述恒定电压调节器搭载部的下方；和
多个电源用的整面状导体，其在所述半导体元件搭载部的下方与所述电源用的半导体元件连接焊盘连接，在所述恒定电压调节器搭载部的下方与所述电源用的恒定电压调节器连接焊盘连接，在所述半导体元件搭载部的下方以及所述恒定电压调节器搭载部的下方与所述电源用的外部连接焊盘连接，并在所述核心绝缘层的上表面侧以及下表面侧的多个所述增层绝缘层的表面从所述半导体元件搭载部的下方延伸到所述恒定电压调节器搭载部的下方，
所述外部连接焊盘中的接地用、电源用的外部连接焊盘在所述半导体元件搭载部的下方的所述外部连接面配置有多个，所述一部分的信号用的布线导体的延伸到所述恒定电压调节器搭载部的下方的部分配置于所述核心绝缘层的所述下表面侧的增层绝缘层的表面，所述接地用、电源用的恒定电压调节器连接焊盘和所述核心绝缘层的上表面侧的所述接地用、电源用的整面状导体在各所述恒定电压调节器连接焊盘的下方以及所述恒定电压调节器连接焊盘间的下方经由设置于所述上表面侧的增层绝缘层的多个过孔而电连接以及可热传导地连接，该核心绝缘层的上表面侧的接地用、电源用的整面状导体、和所述核心绝缘层的下表面侧的接地用、电源用的整面状导体、以及所述半导体元件搭载部的下方的接地用、电源用的外部连接焊盘，在该半导体元件搭载部的下方经由设置于所述核心绝缘层的通孔以及设置于所述下表面侧的各增层绝缘层的多个过孔而电连接以及可热传导地连接。
3.一种电子装置，其中，
在权利要求1或2所述的布线基板中的所述半导体元件搭载部搭载有半导体元件，并在所述恒定电压调节器搭载部搭载有恒定电压调节器。
CN201710530264.1A 2016-10-28 2017-06-30 布线基板以及使用了该布线基板的电子装置 Active CN108024441B (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2016211640A JP2018073972A (ja) 2016-10-28 2016-10-28 配線基板およびこれを用いた電子装置
JP2016211643A JP2018073973A (ja) 2016-10-28 2016-10-28 配線基板およびこれを用いた電子装置
JP2016-211640 2016-10-28
JP2016-211643 2016-10-28
JP2016-223033 2016-11-16
JP2016223033A JP2018082029A (ja) 2016-11-16 2016-11-16 配線基板およびこれを用いた電子装置
JP2016223824A JP2018082070A (ja) 2016-11-17 2016-11-17 配線基板およびこれを用いた電子装置
JP2016-223824 2016-11-17
JP2016238190A JP2018098233A (ja) 2016-12-08 2016-12-08 配線基板およびこれを用いた電子装置
JP2016-238190 2016-12-08

Publications (2)

Publication Number Publication Date
CN108024441A CN108024441A (zh) 2018-05-11
CN108024441B true CN108024441B (zh) 2020-05-01

Family

ID=62020604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710530264.1A Active CN108024441B (zh) 2016-10-28 2017-06-30 布线基板以及使用了该布线基板的电子装置

Country Status (4)

Country Link
US (1) US20180124916A1 (zh)
KR (1) KR101979211B1 (zh)
CN (1) CN108024441B (zh)
TW (1) TW201816967A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10398377B2 (en) * 2015-09-04 2019-09-03 Japan Science And Technology Agency Connector substrate, sensor system, and wearable sensor system
JP7017995B2 (ja) * 2018-07-26 2022-02-09 京セラ株式会社 配線基板
JP7238481B2 (ja) * 2019-03-05 2023-03-14 株式会社アイシン 半導体モジュール及び半導体装置
CN217363377U (zh) 2019-07-05 2022-09-02 株式会社村田制作所 传输线路以及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110293A (ja) * 2011-11-22 2013-06-06 Kyocer Slc Technologies Corp 配線基板
CN103620701A (zh) * 2011-07-07 2014-03-05 日本电气英富醍株式会社 柔性印刷电缆以及信息处理装置
CN106024723A (zh) * 2015-03-24 2016-10-12 京瓷株式会社 布线基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060156B2 (en) * 2006-11-16 2011-11-15 Nortel Networks Limited Filter having impedance matching circuits
JP5165912B2 (ja) * 2007-03-15 2013-03-21 株式会社日立製作所 低ノイズ半導体装置
US10123419B2 (en) * 2016-03-30 2018-11-06 Intel Corporation Surface-mountable power delivery bus board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103620701A (zh) * 2011-07-07 2014-03-05 日本电气英富醍株式会社 柔性印刷电缆以及信息处理装置
JP2013110293A (ja) * 2011-11-22 2013-06-06 Kyocer Slc Technologies Corp 配線基板
CN106024723A (zh) * 2015-03-24 2016-10-12 京瓷株式会社 布线基板

Also Published As

Publication number Publication date
KR20180046850A (ko) 2018-05-09
CN108024441A (zh) 2018-05-11
KR101979211B1 (ko) 2019-05-16
US20180124916A1 (en) 2018-05-03
TW201816967A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
US6835597B2 (en) Semiconductor package
CN108024441B (zh) 布线基板以及使用了该布线基板的电子装置
US20150114690A1 (en) Flex-rigid wiring board and method for manufacturing flex-rigid wiring board
KR20170037331A (ko) 인쇄회로기판 및 그 제조방법
JP5160052B2 (ja) 配線基板、キャパシタ
US7157646B2 (en) Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
TWI618199B (zh) 佈線基板
JP4267660B2 (ja) 多層配線基板及び素子搭載装置
JP4983906B2 (ja) 電子部品内蔵モジュール
JP6671551B1 (ja) 多層プリント基板
KR20120016814A (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
JP2012033786A (ja) 配線基板
JP2002204077A (ja) 配線基板、配線基板本体、及びチップコンデンサ
JP2018098233A (ja) 配線基板およびこれを用いた電子装置
JP5835732B2 (ja) 配線基板
JP7010727B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP2018082029A (ja) 配線基板およびこれを用いた電子装置
JP2017063153A (ja) 配線基板
JP2024033648A (ja) 配線基板
JP2018073973A (ja) 配線基板およびこれを用いた電子装置
JP4360617B2 (ja) 配線基板
JP2018073972A (ja) 配線基板およびこれを用いた電子装置
JP2019129249A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant