CN108022831B - 沟槽制备方法及半导体装置制备方法 - Google Patents
沟槽制备方法及半导体装置制备方法 Download PDFInfo
- Publication number
- CN108022831B CN108022831B CN201610959001.8A CN201610959001A CN108022831B CN 108022831 B CN108022831 B CN 108022831B CN 201610959001 A CN201610959001 A CN 201610959001A CN 108022831 B CN108022831 B CN 108022831B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- laser
- trench
- controlling
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000002844 melting Methods 0.000 claims abstract description 14
- 230000008018 melting Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 12
- 238000007499 fusion processing Methods 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000010309 melting process Methods 0.000 claims description 9
- 230000008439 repair process Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000010128 melt processing Methods 0.000 claims 1
- 238000011282 treatment Methods 0.000 abstract description 11
- 239000000126 substance Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010306 acid treatment Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及一种沟槽制备方法，包括提供半导体器件；在所述半导体器件上刻蚀形成沟槽结构；以及控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理。上述沟槽制备方法，在传统的刻蚀形成沟槽结构的步骤后还增加了激光熔融处理步骤，激光熔融处理过程结合半导体器件的旋转从而最终制备得到底角圆润且侧壁光滑的沟槽，极大的改善半导体装置的漏电问题。本发明还提供一种半导体装置制备方法。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种沟槽制备方法及半导体装置制备方法。
背景技术
在超高压功率MOS管(Power MOS管)的制程中，沟槽结构(Trench)形貌对栅氧的特性有重要影响。Trench侧壁不光滑或者Trench底部圆角小可能导致器件漏电流变大，从而降低功率MOS管器件的可靠性。传统的沟槽制备方法制备得到的沟槽的底部圆角小导致尖角处放电严重，同时侧壁光滑度不够也对漏电产生了恶化作用。
发明内容
基于此，有必要提供一种能够制备得到底角圆润且侧壁光滑的沟槽的制备方法，还提供一种半导体装置制备方法。
一种沟槽制备方法，包括提供半导体器件；在所述半导体器件上刻蚀形成沟槽结构；以及控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理。
上述沟槽制备方法，在传统的刻蚀形成沟槽结构的步骤后还增加了激光熔融处理步骤，激光熔融处理过程结合半导体器件的旋转从而最终制备得到底角圆润且侧壁光滑的沟槽，极大的改善半导体装置的漏电问题。
在其中一个实施例中，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，所述半导体器件旋转的转速小于1000转每分钟。
在其中一个实施例中，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，利用激光对所述沟槽结构的侧壁进行熔融处理的时长为5～10秒。
在其中一个实施例中，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，所述激光的波长为200纳米～460纳米；所述激光的脉冲能量密度在400兆焦每平方厘米～600兆焦每平方厘米。
在其中一个实施例中，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，所述激光的入射角度为0度～45度；所述入射角度为所述激光与竖直方向上的夹角。
在其中一个实施例中，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤之后，还包括对所述半导体器件进行晶相修复的步骤。
在其中一个实施例中，所述对所述半导体器件进行晶相修复的步骤为，对所述半导体器件进行退火处理。
在其中一个实施例中，还包括对所述半导体器件进行清洗的步骤。
在其中一个实施例中，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤之后，还包括步骤：将所述半导体器件置于炉管内进行干氧氧化以在所述半导体器件表面形成牺牲氧化层；以及将所述牺牲氧化层去除。
一种半导体装置制备方法，包括前述任一实施例所述的沟槽制备方法。
附图说明
图1为一实施例中的沟槽制备方法的流程图；
图2为图1所示实施例中的沟槽制备方法制备得到的沟槽示意图；
图3为传统的刻蚀方法制备得到的沟槽示意图；
图4为另一实施例中的沟槽制备方法的流程图；
图5为又一实施例中的沟槽制备方法的局部流程图；
图6为再一实施例中的沟槽制备方法的局部流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1为一实施例中的沟槽制备方法的流程图，该制备方法包括以下步骤：
S110，提供半导体器件。
提供需要制备沟槽的半导体器件。
S120，在半导体器件上刻蚀形成沟槽结构。
本步骤中沟槽结构的刻蚀过程采用传统的刻蚀方法刻蚀得到。具体地，对半导体器件进行光刻，并在光刻后采用电浆蚀刻的方法制备得到沟槽(Trench)结构。
S130，控制半导体器件旋转并利用激光对沟槽结构的侧壁进行熔融处理。
激光采用波长区间在[200nm，460nm]的激光，其脉冲能量密度可以控制在[400mj/cm2，600mj/cm2]。激光的入射角度可以根据实际需要处理的沟槽的深宽比进行调整。激光的入射角度是指激光与竖直方向上的夹角。激光的入射角度在[0度，45度]之间根据实际情况进行调整。激光对侧壁进行熔融处理，以使得沟槽结构的侧壁硅具有微局部流动性。在本实施例中，激光对侧壁进行熔融处理的时长为5～10秒。具体时长也可以根据实际需要进行调整。半导体器件旋转可以在激光对沟槽结构侧壁进行熔融处理之前开始，也可以和激光熔融处理同步进行，或者略微晚于激光熔融开始时刻。半导体器件旋转的转速为低转速，通常设置为小于1000r/min。在调整激光的入射角度时，结合不同的转速进行处理，从而可以适用于某些特殊图形(如蚀刻较易发生形貌问题的ISO的trench图形)的晶圆(wafer)中，以进行侧壁光滑和底角圆润化处理，并使得最终得到的沟槽结构能够满足需求，进而进入减少由于沟槽底角圆润度和侧壁光滑度不够导致的漏电问题。
上述沟槽制备方法，在传统的刻蚀形成沟槽结构的步骤后还增加了激光熔融处理步骤，激光熔融处理过程结合半导体器件的旋转从而最终得到底角圆润且侧壁光滑的沟槽，可以避免最终制备得到的半导体器件由于沟槽底部圆角小以及侧壁光滑度不够导致尖角放电而造成的漏电问题发生，提高了半导体器件的可靠性。
图2为通过上述方法制备得到的沟槽结构示意图，图3为传统沟槽制备方法所得到的沟槽结构示意图。通过图2和图3的对比明显能够说明，本实施例中的沟槽制备方法制备得到的沟槽具有更大的圆角以及更光滑的侧壁。并且，上述制备方法不存在工艺极限，因此某些蚀刻容易导致较差形貌的特殊图形(如线宽较小或者较为密集的图形)仍可用这种方式处理。同时，上述制备方法的工艺稳定，应用范围广泛。
图4为另一实施例中的沟槽制备方法的流程图，该制备方法包括以下步骤：
S210，提供半导体器件。
S220，在半导体器件上刻蚀形成沟槽结构。
S230，控制半导体器件旋转并利用激光对沟槽结构的侧壁进行熔融处理。
S240，对半导体器件进行清洗。
在激光熔融处理过程中会在器件表面形成一些碎屑和其他的表面物质。为确保沟槽侧壁的光滑度以及底角的圆润度，并避免碎屑物质对晶相修复过程产生影响，需要清洗去除该部分表面物质。具体地，通过稀HF酸清洗半导体器件表面以去除沟槽结构以及其他部分的表面物质。通过清洗去除激光形成的表面物质，可以进一步优化最终制备得到的沟槽的形貌。
S250，对半导体器件进行晶相修复。
在本实施例中，采用退火的方式实现对半导体器件的晶相修复。具体地，在高真空下对半导体器件进行热处理。热处理过程的温度为300摄氏度。在热处理过程中还会通入预设量的惰性气体(如N2)及微量的还原性气体(如H2)，以避免沟槽表面被氧化。退火过程通常在20～30分钟。退火处理可以修复表层硅的晶相缺陷，提高产品的整体性能。在其他的实施例中，也可以采用如激光处理等方式进行晶相修复。在其他实施例中，在执行完成S230后也可以不执行S240而直接执行S250，即对熔融处理后的半导体器件直接进行晶相修复。
上述沟槽制备方法，在激光熔融处理也即S230后还会进行表面物质清洗以及晶相修复，从而确保最终得到的半导体器件具有较好的电气性能并进一步优化制备得到的沟槽形貌。
在一实施例中，在前述任一实施例中所述的沟槽制备方法的步骤之后，均还可以包括步骤S310和S320，如图5所示。
S310，将半导体器件置于炉管内进行干氧氧化以在半导体器件表面形成牺牲氧化层。
将前述实施例中得到的半导体器件放置在炉管内进行干氧氧化，从而在表面形成牺牲氧化层。形成的牺牲氧化层的厚度为110埃。
S320，将牺牲氧化层去除。
通过制备牺牲氧化层再将其去除(也即S310和S320)，可以对沟槽形貌进行二次优化，使得沟槽的底角圆润度更大且侧壁更为光滑。
在一实施例中，在每执行一个步骤或者几个步骤之后均会进行一次清洗步骤，以避免制备过程中产生的杂质改变或者破坏半导体器件的性能。因此，在本实施例中，在S130之后、在S310之前，或者在S250之后、在S310之前，还可以包括步骤S410，如图6所示。
S410，对半导体器件进行清洗。
根据需要清洗的杂质的特性选用与之对应的酸处理液。在本实施例中，为去除制备过程中产生的有机杂质等表面脏污，利用H2SO4+H2O2对半导体器件表面进行酸处理以去除表面脏污，避免表面脏污残留导致产品性能降低的问题发生。在对沟槽进行二次优化步骤之前对半导体器件进行酸处理，可以减少脏污物质对后续步骤产生的影响，提高产品性能并进一步优化沟槽的形貌。
对半导体器件进行清洗的步骤可以根据需要穿插在整个制备流程中，而并不限于以上实施例中所限定的步骤。同时，为提高清洗效果，也可以连续重复执行清洗步骤。
上述沟槽制备方法可以包括在半导体装置制备过程中，从而使得最终得到的半导体装置的漏电性能得到较大改善。上述沟槽制备方法尤其适用于超高压的功率MOS管制备方法中。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种沟槽制备方法，包括
提供半导体器件；
在所述半导体器件上刻蚀形成沟槽结构；以及
控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理以使所述沟槽结构的底角圆润且侧壁光滑。
2.根据权利要求1所述的方法，其特征在于，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，所述半导体器件旋转的转速小于1000转每分钟。
3.根据权利要求1所述的方法，其特征在于，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，利用激光对所述沟槽结构的侧壁进行熔融处理的时长为5～10秒。
4.根据权利要求1所述的方法，其特征在于，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，所述激光的波长为200纳米～460纳米；所述激光的脉冲能量密度在400兆焦每平方厘米～600兆焦每平方厘米。
5.根据权利要求1所述的方法，其特征在于，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤中，所述激光的入射角度为0度～45度；所述入射角度为所述激光与竖直方向上的夹角。
6.根据权利要求1所述的方法，其特征在于，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤之后，还包括对所述半导体器件进行晶相修复的步骤。
7.根据权利要求6所述的方法，其特征在于，所述对所述半导体器件进行晶相修复的步骤为，对所述半导体器件进行退火处理。
8.根据权利要求1所述的方法，其特征在于，还包括对所述半导体器件进行清洗的步骤。
9.根据权利要求1所述的方法，其特征在于，所述控制所述半导体器件旋转并利用激光对所述沟槽结构的侧壁进行熔融处理的步骤之后，还包括步骤：
将所述半导体器件置于炉管内进行干氧氧化以在所述半导体器件表面形成牺牲氧化层；以及
将所述牺牲氧化层去除。
10.一种半导体装置制备方法，包括如权利要求1～9任一所述的沟槽制备方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610959001.8A CN108022831B (zh) | 2016-11-03 | 2016-11-03 | 沟槽制备方法及半导体装置制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610959001.8A CN108022831B (zh) | 2016-11-03 | 2016-11-03 | 沟槽制备方法及半导体装置制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108022831A CN108022831A (zh) | 2018-05-11 |
| CN108022831B true CN108022831B (zh) | 2021-06-04 |
Family
ID=62083912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610959001.8A Active CN108022831B (zh) | 2016-11-03 | 2016-11-03 | 沟槽制备方法及半导体装置制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108022831B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10381218B1 (en) * | 2018-05-17 | 2019-08-13 | Micron Technology, Inc. | Methods of forming a semiconductor structure and methods of forming isolation structures |
| CN115458400B (zh) * | 2022-09-28 | 2023-09-12 | 上海积塔半导体有限公司 | 用于在半导体基底中制造沟槽的方法和半导体器件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050115404A (ko) * | 2004-06-03 | 2005-12-07 | 매그나칩 반도체 유한회사 | 반도체 장치의 소자 분리막 형성 방법 |
| CN101728308A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN101740461A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN101924018A (zh) * | 2009-06-11 | 2010-12-22 | 上海华虹Nec电子有限公司 | 将沟槽顶部拐角改善为圆角的方法 |
| CN102239571A (zh) * | 2008-12-04 | 2011-11-09 | 三菱电机株式会社 | 薄膜光电变换装置的制造方法 |
| CN102361007A (zh) * | 2011-11-02 | 2012-02-22 | 上海宏力半导体制造有限公司 | 沟槽刻蚀方法以及半导体器件 |
| CN102456607A (zh) * | 2010-10-19 | 2012-05-16 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
| CN104947181A (zh) * | 2015-07-07 | 2015-09-30 | 山东大学 | 一种降低物理气相传输法生长SiC单晶中位错密度的方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8750342B1 (en) * | 2011-09-09 | 2014-06-10 | Soraa Laser Diode, Inc. | Laser diodes with scribe structures |
| KR101370634B1 (ko) * | 2011-12-29 | 2014-03-07 | 주식회사 포스코 | 전기강판 및 그 제조방법 |
| JP6035127B2 (ja) * | 2012-11-29 | 2016-11-30 | 三星ダイヤモンド工業株式会社 | レーザ加工方法及びレーザ加工装置 |
| CN105047542B (zh) * | 2015-09-06 | 2019-05-14 | 国网智能电网研究院 | 一种沟槽型碳化硅mosfet功率器件的制造方法 |
-
2016
- 2016-11-03 CN CN201610959001.8A patent/CN108022831B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050115404A (ko) * | 2004-06-03 | 2005-12-07 | 매그나칩 반도체 유한회사 | 반도체 장치의 소자 분리막 형성 방법 |
| CN101728308A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN101740461A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的制造方法 |
| CN102239571A (zh) * | 2008-12-04 | 2011-11-09 | 三菱电机株式会社 | 薄膜光电变换装置的制造方法 |
| CN101924018A (zh) * | 2009-06-11 | 2010-12-22 | 上海华虹Nec电子有限公司 | 将沟槽顶部拐角改善为圆角的方法 |
| CN102456607A (zh) * | 2010-10-19 | 2012-05-16 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
| CN102361007A (zh) * | 2011-11-02 | 2012-02-22 | 上海宏力半导体制造有限公司 | 沟槽刻蚀方法以及半导体器件 |
| CN104947181A (zh) * | 2015-07-07 | 2015-09-30 | 山东大学 | 一种降低物理气相传输法生长SiC单晶中位错密度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108022831A (zh) | 2018-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| KR101873203B1 (ko) | Soi 웨이퍼의 제조방법 | |
| CN103107066B (zh) | 一种光刻胶去除方法及半导体生产方法 | |
| TWI357101B (en) | Method for producing bonded wafer | |
| JP5061489B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JP4817342B2 (ja) | Ｓｏｉタイプのウェハの製造方法 | |
| JP2009032972A (ja) | 貼り合わせウエーハの製造方法 | |
| KR102173455B1 (ko) | 접합 soi웨이퍼의 제조방법 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2007227424A (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JP2009054837A (ja) | Ｓｉｍｏｘウェーハ製造方法およびｓｉｍｏｘウェーハ | |
| CN108022831B (zh) | 沟槽制备方法及半导体装置制备方法 | |
| JP2006351632A (ja) | Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ | |
| CN103681245A (zh) | 一种对锗片进行清洗及表面钝化的方法 | |
| JP5522175B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP5458525B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
| KR100718265B1 (ko) | 반도체 장치의 제조 방법 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| CN105261592A (zh) | 一种降低表面粗糙度的低温多晶硅的制备方法及一种低温多晶硅 | |
| JP2009283582A (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| JP6812992B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| CN107910247A (zh) | 一种半导体生产工艺方法 | |
| WO2012086122A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2007173328A (ja) | 半導体基板、その製造方法、半導体デバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |