CN108011683B - 大型综合传感器***多级分发时频统一方法 - Google Patents

大型综合传感器***多级分发时频统一方法 Download PDF

Info

Publication number
CN108011683B
CN108011683B CN201711172857.1A CN201711172857A CN108011683B CN 108011683 B CN108011683 B CN 108011683B CN 201711172857 A CN201711172857 A CN 201711172857A CN 108011683 B CN108011683 B CN 108011683B
Authority
CN
China
Prior art keywords
time
frequency
class
terminal
fiducial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711172857.1A
Other languages
English (en)
Other versions
CN108011683A (zh
Inventor
刘文焘
段求辉
钱东
芮锡
李亚军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN201711172857.1A priority Critical patent/CN108011683B/zh
Publication of CN108011683A publication Critical patent/CN108011683A/zh
Application granted granted Critical
Publication of CN108011683B publication Critical patent/CN108011683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Abstract

本发明公开的一种大型综合传感器***多级分发时频统一方法，旨在提供一种时频统一可靠，够减小资源开销的多级分发时频统一方法。本发明通过下述技术方案予以实现：基准时频产生模块通过点对点离散线分发基准时间和基准频率到时间中继模块、时间中继模块继续分发基准时间到1类时频终端和2类时频终端，频网络控制器将基准时间传输到网络上，1类、2类时频终端实时和外部输入的基准时间同步，其中1类时频终端在同步间隔内采用频率中继模块输入的基准频率进行守时，2类时频终端采用自身频率源进行守时，3类时频终端采用实时和网络接收的时间数据包进行同步，并采用时间芯片进行守时来多级分发的时频统一架构。

Description

大型综合传感器***多级分发时频统一方法
技术领域
本发明涉及一种航空电子技术工业领域，主要应用于综合传感器***，提供一种基于面向时频指标需求对时频应用终端进行分类，针对不同分类进行不同设计，采取多级级联分发架构设计，来提高时频统一性能和减小资源开销的时频统一方法。
背景技术
硬件综合、软件综合、信息综合和功能综合的航空电子***越来越复杂，综合程度越来越高。综合已从显示器推进到数据处理，又推进到传感器***。在这样的***中，以多种共享的资源模块实现各种功能，再也分不出传统的各个分***的界线。航空电子***中引入了综合传感器***(ISS)的概念。大型综合传感器***传感器类型众多，***组成复杂、设备异构、分布广域，传感器的时频应用终端种类多数量大，对时频统一的指标要求有高有低。不仅有平台内功能传感器之间的时频统一需求，而且本平台功能传感器还需要与体系内其它平台之间的时频统一需求。但这些时频统一需求指标各异，有高精度时间同步需求，也有低精度的时间同步需求，有对基准频率源的准确度、稳定度及相噪等各类指标的不同等级需求。大型综合传感器***时频统一功能不仅需要产生和分发基准时间信息、基准频率信号，还要分发与基准时间信息秒前沿同步的采样脉冲信号，还需要保证各时频应用终端对同步的保持。一般为了满足大量时频应用终端的时频统一指标，都需要从时频基准模块获得基准频率和基准时间，首先，时频基准模块受内部资源和接口的限制，不具备输出大数量基准时频的能力，其次，时频基准模块和时频应用终端之间的交联线缆会非常多而乱，不利于工程联试和故障排除。最后，时频应用终端性能需求有高有低时，如果按照最高指标进行相同的设计，同样会增加时频基准模块的资源开销和基准时频的分发开销，而且因为***内时频应用终端资源组成和接口各异，有些时频应用终端具有FPGA资源，能接收通过离散线以光速传输的高精度时间和接收基准频率，有些时频应用终端仅能接收通过离散线以光速传输的高精度时间，但不支持接收基准频率，还有些时频应用终端只有CPU资源的模块，只能接收网络数据包授时，这类时频应用终端不能接收通过离散线以光速传输的高精度时间。所以大型综合传感器***时频统一设计应对各时频应用终端进行分类考虑，采取多级级联分发架构，以最小的资源开销来满足各种性能需求，以确保各种传感器均能获得符合指标要求的时间同步信息。
发明内容
本发明的目的是针对大型综合传感器***时频应用终端数量大、接口和资源类型不同且指标要求不一的特点，提供一种时频统一可靠，时频统一性能高，同时又能够减小资源开销的大型综合传感器***多级分发时频统一方法。
本发明解决现有技术问题所采用的方案是：一种大型综合传感器***多级分发时频统一方法，其特征在于包括如下步骤：将属于***公共模块的基准时频产生模块部署在***资源所在的机架中，选择位于机架/机柜中的接口处理模块进行时频中继处理；基准时频产生模块按照时频指标需求、接口类型和资源类型将时频应用终端分为1类时频终端、2类时频终端和3类时频终端；然后针对不同类别的时频应用终端组建不同的分发架构；基准时频产生模块通过点对点离散线分发基准时间和基准频率到时间中继模块、时间中继模块继续分发基准时间到1类时频终端和2类时频终端，频网络控制器将基准时间传输到网络上，1类、2类时频终端实时和外部输入的基准时间同步，其中1类时频终端在同步间隔内采用频率中继模块输入的基准频率进行守时，2类时频终端采用自身频率源进行守时，3类时频终端采用实时和网络接收的时间数据包进行同步，并采用时间芯片进行守时来多级分发的时频统一架构。
本发明相比于现有技术具有如下有益效果：
提高了时频统一功能的可靠性：本发明针对大数量的应用终端，采取级联的多级分发时频统一架构，将传统的时频统一设计资源集中处理改进为分散处理，能减小时频统一集中处理的设计压力，降低时频统一集中处理模块工作在高负荷下的故障率，本发明基准时频模块仅生成少量的基准时频信号，结合机架/机柜中的接口处理模块进行时频中继处理，这样不仅从基准时频产生到多个时频中继模块的连接线缆数量减少、连接关系清晰，而且从时频中继模块到本子域内时频应用终端的连接关系也清晰简洁，有利于***联试和故障隔离，提高时频统一功能的可靠性。
基准时频分发精度高。本发明基于面向时频指标需求对时频应用终端进行分类，针对不同分类进行不同设计，采取多级级联分发架构设计。其一，本发明频率中继模块接收外部输入的基准频率，进行区分放大后输出，保证了输出的多路频率和输入的基准频率相参，同时也保证了输出的多路频率具备和输入基准频率有相同的相噪、准确度和稳定度等性能水平。其二，本发明时间中继模块采用外部输入的基准频率，首先，和外部输入的基准时间同步处理误差就会是一个在已知区间内的稳定值，区间大于0小于1个***时钟，其次进行二级分发路径的补偿时，补偿误差也会是个稳定值，最后，在外部基准时间输入间隔期内，时间中继模块内部通过基准频率守时，不会产生守时误差。如果时间中继模块采用自带独立的时钟频率，则同步误差、守时误差和分发误差都会是一个变化值，由于稳定误差更容易通过标校或估计来减小和消除，从而提高了1、2类时频终端的分发精度。其三，本发明从基准时频到网络控制器的基准时间分发频度大于10Hz，因第三类时频终端采用网络分发实现时间同步，当外部基准时间输入时，网络控制器上的时间芯片时间就外同步一次，实现和基准时间的精确同步，在同步周期内依靠网络控制器自身时间芯片维护时间，高频度分发能大大减小同步周期，从而减小守时误差，从而提高了3类时频终端的分发精度。
时频终端时间同步性能高。其一，本发明中的1类时频终端采用外部输入基准频率，在外部基准时间输入间隔期内，第一类时频终端内部通过输入的基准频率守时，因第一类时频终端在基准时间输入间隔期守时的时钟频率就是产生和维护基准时间的基准频率，所以不会产生守时误差，从而第一类时频终端具备最高水平的时间同步性能。其二，本发明中的2类时频终端未采用外部输入基准频率，在对时间隔内利用自带的时钟频率源来计时，因自带频率源和基准频率存在准确度差异，这带来了守时误差，并且对时时刻还会产生一个时间阶跃，本发明通过实时计算计数值对应的时间刻度，来消除守时误差，从而进一步消除时间阶跃，提高第二类时频终端的时间同步性能。其三，本发明中的3类时频终端采用网络分发实现时间同步，网络控制器通过网络高频度(比如50Hz)广播基准时间，时频应用终端每收到一包基准时间数据就计算输入时间数值和自身时间芯片时间的时差，并对时差值进行滤波处理，结合滤波后的时差值和自身时间芯片时间进行时间同步。3类时频终端因对时频度提高，对时间隔变小，在此间隔内的守时误差就减小，从而达到提高3类时频终端时间同步性能的效果。
时频统一功能资源开销小。本发明基于面向时频指标需求对时频应用终端进行分类，针对不同分类进行不同设计，采取多级级联分发架构设计，以满足***内所有时频应用终端对时频的需求为目标，通过对时频应用终端进行分类，根据时频应用终端性能需求的高低，不同分类采取不一样的设计成本，保证在满足性能的同时减小了***设计上的资源开销、接口开销和连接线路开销等等。
本发明主要用于大型综合传感器***的时间同步。
附图说明
下面结合附图和实施例对本专利进一步说明。
图1是本发明大型综合传感器***多级分发时频统一处理原理框图。
图2是对图1中第一类时频应用终端分发架构的多级级联分发架构原理框图。
具体实施方式
参阅图1。在大型射频综合化电子***中，***中所有传感器对基准频率的指标主要包括高准确度、长期稳定度、短期稳定度、相噪、杂散和谐波等指标；基准时频产生模块属于***公共模块，它产生基准时间和基准频率，部署在***资源所在的机架中。基准频率的产生采用原子钟结合恒温晶振设计，基准时间的产生可采用高精度授时型卫导接收机获取到的高精度UTC时间，也可采用双向时间传递比对技术获得的高精度数据链协同时间，还可采用***内的惯导时间或RTC时钟芯片时间等。基准时间可根据***任务规划进行选择，用以实现平台间和本平台***内的所有传感器时频应用终端的时间同步。
根据本发明，一种大型综合传感器***多级分发时频统一方法，其特征在于包括如下步骤：将属于***公共模块的基准时频产生模块部署在***资源所在的机架中，选择位于机架/机柜中的接口处理模块进行时频中继处理；基准时频产生模块按照时频指标需求、接口类型和资源类型将时频应用终端分为1类时频终端、2类时频终端和3类时频终端；然后针对不同类别的时频应用终端组建不同的分发架构；基准时频产生模块通过点对点离散线分发基准时间和基准频率到时间中继模块、时间中继模块继续分发基准时间到1类时频终端和2类时频终端，频网络控制器将基准时间传输到网络上，1类、2类时频终端实时和外部输入的基准时间同步，其中1类时频终端在同步间隔内采用频率中继模块输入的基准频率进行守时，2类时频终端采用自身频率源进行守时，3类时频终端采用实时和网络接收的时间数据包进行同步，并采用时间芯片进行守时来多级分发的时频统一架构。
时间中继模块对分发传输路径时延进行预补偿后，将输出补偿修正后的基准时间多级分发到接收外部输入基准频率的1类时频终端和不接收外部输入基准频率的2类时频终端，3类时频应用终端每收到一包网络时间数据就进行一次时间同步并采用自身时间芯片进行守时。
按照时频指标需求、接口类型和资源类型对时频应用终端进行分类，第一类为频率相参高精度时间同步应用终端，第二类为独自守时高精度时间同步应用终端，第三类为网络授时时间同步应用终端。
第一类为频率相参高精度时间同步应用终端需要通过专用离散线构成多级级联分发架构分发基准时间和基准频率，时频应用终端高精度同步在输入的时间上，在同步间隔内利用输入的基准频率进行守时。
第二类独自守时高精度时间同步应用终端仅对其通过专用离散线构成多级级联分发架构分发基准时间，时频应用终端同步在输入的时间上，在同步间隔内通过内部时钟进行计数，结合计数值和同步间隔进行同步间隔内的守时。
第三类网络授时时间同步应用终端仅通过网络对其广播基准时间，时频应用终端每收到一包基准时间数据就计算输入时间数值和自身时间芯片时间的时差，并对时差值进行滤波处理，结合滤波后的时差值和自身时间芯片时间进行时间同步。
第一第二类时频应用终端包含了1类时频终端1、1类时频终端2、…1类时频终端N，2类时频终端1，2类时频终端2…2类时频终端N，第三类时频应用终端包含了连通网络的3类时频终端1、3类时频终端2、…3类时频终端N。
通过上述时频应用终端进行三种分类后，再针对不同类别进行不同的分发架构设计和时间同步设计来最终满足***内所有时频应用终端对时频的指标需求。对于1类和2类时频应用终端，基准时间采用IRIG-B码协议，分发内容包括时间信息和时间同步脉冲。对于3类时频应用终端，基准时间分发内容仅包括时间信息。
在组建不同的分发架构中，组建时频统一功能的组成模块，组成模块主要包括：基准时频产生模块、时间中继模块、频率中继模块、网络控制器和时频应用终端，其中时频应用终端一般是各类传感器的数字类模块。基准时频产生模块通过专用点对点离散线连接具有时间中继功能的时间中继模块、频率中继模块和网络控制器，时间中继模块和频率中继模块可以通过点对点固定线路连接时频应用终端，并部署于端机或机架及机柜中的接口模块里。基准时频产生模块对分发传输路径时延进行预补偿后输出补偿修正后的基准时间，时间中继模块接收基准时频产生模块输出的基准时间和外部输入的基准频率，并实现和基准时间的同步，在外部基准时间输入间隔期内，通过外部输入的基准频率进行守时，对分发传输路径时延进行预补偿后输出补偿修正后的基准时间。
时频应用终端接收外部输入的基准时间，实现和基准时间的同步，其中，1类时频终端接收外部输入的基准频率，在外部基准时间输入间隔期内，通过内部基准频率守时，2类时频终端在外部基准时间输入间隔期内，通过内部自带时钟频率守时。
基准时频模块完成基准时间和基准频率的产生，并进行从基准时频模块到多个时间中继模块的时延路径补偿，再通过多路点到点离散线，以光速传输各路预补偿过的基准时间到相应时间中继模块，采用IRIG-B码协议的基准时间分发格式，发送时间信息和时间同步秒脉冲，高精度同步多个时间中继模块，各时间中继模块完成与输入基准时间的同步，通过外部输入的基准频率进行同步间隔内的守时，同时进行从时间中继模块到本子域多个时频应用终端的时延预补偿，再通过多路点到点离散线以光速传输各路预补偿过的基准时间到相应时频应用终端，高精度同步本子域多个时频应用终端，各子域时频应用终端完成与输入基准时间的同步以及同步间隔内的守时，从而实现***内各子域的所有时频应用终端的时间同步。
基准时频模块产生的基准时间通过路点到点离散线，以光速传输基准时间到网络控制器，网络控制器在同步周期内依靠时间芯片完成同步间隔内的守时，完成与输入基准时间的同步，再通过网络广播基准时间，时频应用终端每收到一包基准时间数据就计算输入时间数值和自身时间芯片时间的时差，并对时差值进行滤波处理，结合滤波后的时差值和自身时间芯片时间进行时间同步，从而实现***内所有3类时频应用终端的时间同步。
根据以前的守时误差和2类时频终端自带时钟频率的准确度相关。为了消除2类时频终端的守时误差，本实施例通过实时计算计数值对应的时间刻度来消除守时误差，在时间隔时间T内使用***工作时钟计数，第k+1个外部输入时间到达时将计数值N锁存并清零，这个N值是一个实时更新的数值，根据公式k+1个守时间隔更新数值Nk+1＝(1-α)×Nk+α×N计算更新得到Nk+1，其中，k表示序号，α为0到1之间的小数，则第k+1个守时间隔内每个计数值对应的时间刻度为从而可以根据计算得到第k+1个守时间隔内计数值i对应的时间T(k+1,i)，实现2类时频终端在外部基准时间输入间隔期内的自主守时。由此计数值结合计算时间刻度来进行实时，大大降低了相邻外部基准时间输入间隔内的守时误差。
在第三类时频应用终端中，基准时频产生模块通过专用点对点离散线连接网络控制器，因网络控制器不接收基准频率，也不具备和FPGA芯片类似的逻辑资源用来处理时序和计数，所以在基准时间输入间隔内只能使用自带实时时钟RTC芯片进行守时，因其时间准确度较低，为了减小3类时频终端守时误差，基准时频产生模块以不低于10Hz的频度通过离散线对网络控制器分发基准时间，网络控制器每收到一次输入的基准时间，就实现RTC时间和输入基准时间的同步；然后，网络控制器通过网络继续向3类时频终端广播基准时间；同样因为3类时频终端只能使用自带实时时钟RTC芯片进行守时，同样因实时时钟RTC准确度水平较低，且3类时频终端之间的准确度差异很大，为了提高3类时频终端之间的时间同步精度，网络控制器以50Hz的频度广播基准时间，以3类时频终端准确度10ppm计算，获取小于0.2μs的守时误差。最后，3类时频终端根据每收到网络控制器广播的基准时间计算一次输入基准时间Tin和自带时钟芯片RTC时间Trtc的时差Δ＝Tin-Trtc，并对时差值进行平滑滤波处理，获得平滑滤波后的时差值Δk+1，Δk+1＝(1-α)×Δk+α×Δ，其中，α为0到1之间的小数，Δk为更新前的时差值，3类时频终端按照公式Tk＝Δk+1+Trtc实时计算，获得和基准时间同步的本地时间Tk。
参阅图2。图2对图1中的第一类时频应用终端分发架构做了更详细的逻辑划分。在大型综合传感器***完成安装后，对M路的一级时延分别进行估算或标定，将估算或标定的一级时延1值、一级时延2值、……一级时延M值写入到基准时频模块的非易失存储器里，同样，对子域内N路的二级时延分别进行预算或直接标定，将估算或标定的二级时延1值、二级时延2值、……二级时延N值写入到本子域对应时间中继模块的非易失存储器里。基准时频产生模块完成基准时频产生，根据基准时频产生一级时延预补偿：按照存储的分别对应子域1、子域2…子域M的M个一级时延值进行一级时延补偿，并将补偿后的M路基准时间对应送给M个时间中继模块，各时间中继模块完成和外部基准时间的同步，以及通过输入的基准频率进行同步间隔内的守时，再按照存储的N个二级时延值分别对应进行二级时延补偿，并将补偿后的N路基准时间对应送给第一类时频应用终端的时频终端1、时频终端2，…时频终端N，各个1类时频应用终端完成和外部基准时间同步，以及通过输入的基准频率进行同步间隔内的守时，从而实现***内所有第一类时频应用终端之间的高精度时间同步。

Claims (9)

1.一种大型综合传感器***多级分发时频统一方法，其特征在于包括如下步骤：将属于***公共模块的基准时频产生模块部署在***资源所在的机架中，选择位于机架/机柜中的接口处理模块进行时频中继处理；基准时频产生模块按照时频指标需求、接口类型和资源类型将时频应用终端分为1类时频终端、2类时频终端和3类时频终端；然后针对不同类别的时频应用终端组建不同的分发架构；基准时频产生模块通过点对点离散线分发基准时间和基准频率到时间中继模块、时间中继模块继续分发基准时间到1类时频终端和2类时频终端，网络控制器将基准时间传输到网络上，1类、2类时频终端实时和外部输入的基准时间同步，其中1类时频终端在同步间隔内采用频率中继模块输入的基准频率进行守时，2类时频终端采用自身频率源进行守时，3类时频终端采用实时和网络接收的时间数据包进行同步，并采用时间芯片进行守时来多级分发的时频统一架构；基准时频产生模块完成基准时频产生，根据基准时频产生一级时延预补偿：按照存储的分别对应子域1、子域2…子域M的M个一级时延值进行一级时延补偿，并将补偿后的M路基准时间对应送给M个时间中继模块，各时间中继模块完成和外部基准时间的同步，以及通过输入的基准频率进行同步间隔内的守时，再按照存储的N个二级时延值分别对应进行二级时延补偿，并将补偿后的N路基准时间对应送给第一类时频应用终端的时频终端1、时频终端2，…时频终端N，各个1类时频应用终端完成和外部基准时间同步，以及通过输入的基准频率进行同步间隔内的守时，从而实现***内所有第一类时频应用终端之间的高精度时间同步。
2.如权利要求1所述的大型综合传感器***多级分发时频统一方法，其特征在于：时间中继模块对分发传输路径时延进行预补偿后，将输出补偿修正后的基准时间多级分发到接收外部输入基准频率的1类时频终端和不接收外部输入基准频率的2类时频终端，3类时频应用终端每收到一包网络时间数据就进行一次时间同步并采用自身时间芯片进行守时。
3.如权利要求1所述的大型综合传感器***多级分发时频统一方法，其特征在于：第一第二类时频应用终端包含了1类时频终端1、1类时频终端2、…1类时频终端N，2类时频终端1，2类时频终端2…2类时频终端N，第三类时频应用终端包含了连通网络的3类时频终端1、3类时频终端2、…3类时频终端N；对于1类和2类时频应用终端，基准时间采用IRIG-B码协议，分发内容包括时间信息和时间同步脉冲，对于3类时频应用终端，基准时间分发内容仅包括时间信息。
4.如权利要求1所述的大型综合传感器***多级分发时频统一方法，其特征在于：在组建不同的分发架构中，组建时频统一功能的组成模块，组成模块主要包括：基准时频产生模块、时间中继模块、频率中继模块、网络控制器和时频应用终端，其中时频应用终端是各类传感器的数字类模块。
5.如权利要求1所述的大型综合传感器***多级分发时频统一方法，基准时频产生模块通过点对点离散线连接具有时间中继功能的时间中继模块、频率中继模块和网络控制器，时间中继模块和频率中继模块通过点对点固定线路连接时频应用终端，并部署于端机或机架及机柜中的接口模块里。
6.如权利要求1所述的大型综合传感器***多级分发时频统一方法，其特征在于：基准时频产生模块对分发传输路径时延进行预补偿后输出补偿修正后的基准时间，时间中继模块接收基准时频产生模块输出的基准时间和外部输入的基准频率，并实现和基准时间的同步，在外部基准时间输入间隔期内，通过外部输入的基准频率进行守时，对分发传输路径时延进行预补偿后输出补偿修正后的基准时间。
7.如权利要求1所述的大型综合传感器***多级分发时频统一方法，其特征在于：基准时频模块完成基准时间和基准频率的产生，并进行从基准时频模块到多个时间中继模块的时延路径补偿，再通过多路点到点离散线，以光速传输各路预补偿过的基准时间到相应时间中继模块，采用IRIG-B码协议的基准时间分发格式，发送时间信息和时间同步秒脉冲，高精度同步多个时间中继模块，各时间中继模块完成与输入基准时间的同步，通过外部输入的基准频率进行同步间隔内的守时，同时进行从时间中继模块到本子域多个时频应用终端的时延预补偿，再通过多路点到点离散线以光速传输各路预补偿过的基准时间到相应时频应用终端，高精度同步本子域多个时频应用终端，各子域时频应用终端完成与输入基准时间的同步以及同步间隔内的守时，从而实现***内各子域的所有时频应用终端的时间同步。
8.如权利要求3所述的大型综合传感器***多级分发时频统一方法，其特征在于：基准时频模块产生的基准时间通过路点到点离散线，以光速传输基准时间到网络控制器，网络控制器在同步周期内依靠时间芯片完成同步间隔内的守时，完成与输入基准时间的同步，再通过网络广播基准时间，时频应用终端每收到一包基准时间数据就计算输入时间数值和自身时间芯片时间的时差，并对时差值进行滤波处理，结合滤波后的时差值和自身时间芯片时间进行时间同步，从而实现***内所有3类时频应用终端的时间同步。
9.如权利要求1所述的大型综合传感器***多级分发时频统一方法，其特征在于：基准时频产生模块以不低于10Hz的频度通过离散线对网络控制器分发基准时间，网络控制器每收到一次输入的基准时间，实现RTC时间和输入基准时间的同步；然后，网络控制器通过网络继续向3类时频终端广播基准时间；网络控制器以50Hz的频度广播基准时间，以3类时频终端准确度10ppm计算，获取小于0.2μs的守时误差；最后，3类时频终端根据每收到网络控制器广播的基准时间计算一次输入基准时间Tin和自带时钟芯片RTC时间Trtc的时差Δ＝Tin-Trtc，并对时差值进行平滑滤波处理，获得平滑滤波后的时差值Δk+1，Δk+1＝(1-α)×Δk+α×Δ，其中，α为0到1之间的小数，Δk为更新前的时差值，3类时频终端按照公式Tk＝Δk+1+Trtc实时计算，获得和基准时间同步的本地时间Tk。
CN201711172857.1A 2017-11-22 2017-11-22 大型综合传感器***多级分发时频统一方法 Active CN108011683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711172857.1A CN108011683B (zh) 2017-11-22 2017-11-22 大型综合传感器***多级分发时频统一方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711172857.1A CN108011683B (zh) 2017-11-22 2017-11-22 大型综合传感器***多级分发时频统一方法

Publications (2)

Publication Number Publication Date
CN108011683A CN108011683A (zh) 2018-05-08
CN108011683B true CN108011683B (zh) 2019-05-17

Family

ID=62053477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711172857.1A Active CN108011683B (zh) 2017-11-22 2017-11-22 大型综合传感器***多级分发时频统一方法

Country Status (1)

Country Link
CN (1) CN108011683B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110149157A (zh) * 2018-02-11 2019-08-20 西南电子技术研究所（中国电子科技集团公司第十研究所） 阵列天线宽频带通道并行校准方法
CN110413042B (zh) * 2019-07-30 2020-08-14 上海东土远景工业科技有限公司 一种时钟服务器、守时频率补偿方法及装置
CN111880204B (zh) * 2020-06-28 2023-03-24 北京空间飞行器总体设计部 一种面向导航卫星的分级时间频率***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834654A (zh) * 2009-03-11 2010-09-15 上海贝尔股份有限公司 中继tdd***中避免不同步而产生的干扰的方法和装置
CN104135359A (zh) * 2014-07-22 2014-11-05 南京磐能电力科技股份有限公司 一种硬实时级联式多节点同步采样和数据传输方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363744B2 (en) * 2001-06-10 2013-01-29 Aloft Media, Llc Method and system for robust, secure, and high-efficiency voice and packet transmission over ad-hoc, mesh, and MIMO communication networks
CN102638569B (zh) * 2012-01-13 2014-10-29 深圳市同洲电子股份有限公司 一种文件分发同步方法及***
CN103401899A (zh) * 2013-07-16 2013-11-20 合肥工业大学 线状高压输电线路在线监测多级网络组网方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834654A (zh) * 2009-03-11 2010-09-15 上海贝尔股份有限公司 中继tdd***中避免不同步而产生的干扰的方法和装置
CN104135359A (zh) * 2014-07-22 2014-11-05 南京磐能电力科技股份有限公司 一种硬实时级联式多节点同步采样和数据传输方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
航电***高精度时间同步方案;段求辉;《电讯技术》;20140630;第831-833页

Also Published As

Publication number Publication date
CN108011683A (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
CN108011683B (zh) 大型综合传感器***多级分发时频统一方法
CN105429725B (zh) 一种基于sopc组网的亚微秒级时钟同步方法及***
CN102394715B (zh) 时钟同步方法和装置
CN102006159B (zh) 基于ieee1588多从钟的采样值多接口同步***
CN106603183B (zh) 一种时间戳过滤方法及装置
CN101068128B (zh) 在分布式控制***中用于时间同步的方法
CN108322281A (zh) 基于ntp的网络授时服务与评估***及方法
Derviškadić et al. The white rabbit time synchronization protocol for synchrophasor networks
CN105634641B (zh) 基于交换架构可级联网络通信的精确校时***及方法
CN106027193B (zh) 用于网络授时***的时钟同步方法、模块、设备及***
CN106130681A (zh) 用于授时***的高精度时钟同步方法、模块、设备及***
CN102932083B (zh) 一种微波同步对时的方法和装置
CN207835468U (zh) 时频统一装置、机箱和服务器
CN106301378B (zh) 一种高速dac同步方法及电路
CN105743598A (zh) 一种工业以太网时钟同步方法及***
CN103995471A (zh) 一种分布式控制***的时钟同步方法
CN103825749A (zh) 基于网络和分布式供电的级联式同步大规模数据采集***
CN109683658A (zh) 一种时钟信号相位控制装置和方法
CN104426600B (zh) 光纤传输时延自动锁定及均衡补偿方法
CN105306159A (zh) 一种时钟的时间戳补偿方法及装置
CN105049146A (zh) 大型plc***的精确时钟同步与对时方法
CN110995388A (zh) 一种分布式的共享时钟触发调延***
CN105553593A (zh) 一种基于sdh多时间源ptp数据同步及时间监测***
CN109587784A (zh) 时钟同步通信***及其时间同步方法
CN109765582A (zh) 一种基于gnss的时间频率校准***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant