CN108011630A - 一种时钟参考信号的产生方法及*** - Google Patents

一种时钟参考信号的产生方法及*** Download PDF

Info

Publication number
CN108011630A
CN108011630A CN201711434073.1A CN201711434073A CN108011630A CN 108011630 A CN108011630 A CN 108011630A CN 201711434073 A CN201711434073 A CN 201711434073A CN 108011630 A CN108011630 A CN 108011630A
Authority
CN
China
Prior art keywords
frequency
signal
phaselocked loop
doubled
optimization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711434073.1A
Other languages
English (en)
Inventor
王志宇
付浩然
魏俊逸
王银辉
殷治国
刘巍
霍彦波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING CHANGFENG BROADCASTING COMMUNICATION EQUIPMENT Co Ltd
Original Assignee
BEIJING CHANGFENG BROADCASTING COMMUNICATION EQUIPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING CHANGFENG BROADCASTING COMMUNICATION EQUIPMENT Co Ltd filed Critical BEIJING CHANGFENG BROADCASTING COMMUNICATION EQUIPMENT Co Ltd
Priority to CN201711434073.1A priority Critical patent/CN108011630A/zh
Publication of CN108011630A publication Critical patent/CN108011630A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种时钟参考信号的产生方法及***。该时钟参考信号的产生方法用于粒子加速器中，包括：步骤一、产生参考频率信号；步骤二、将所述参考频率信号进行倍频，得到倍频信号；步骤三、通过锁相环对所述倍频信号进行处理，得到优化信号。参考频率信号通过倍频和锁相环后得到的优化信号的相位噪声低，降低了粒子加速器时钟***产生的时钟信号的频域噪声，提高了粒子加速器单元之间为束流提供的参考相位的质量，实现了粒子加速器***对束流的稳定加速控制。

Description

一种时钟参考信号的产生方法及***
技术领域
本发明实施例涉及粒子加速器时钟***的技术领域，尤其涉及一种时钟参考信号的产生方法及***。
背景技术
在高能物理粒子加速器领域中，定时***用于向加速器的不同设备提供同步时钟。这些时钟可以用于加速器***的同步触发，用于***的精确时间控制，用于加速器微波***的相位参考，以实现对粒子束流的稳定加速。
加速器的时钟参考***用于为加速器高频***提供频率和相位基准，在高质量的时钟***的驱动下，加速器***实现对束流的稳定加速控制。加速器***的分布式特点，对时钟同步的高要求，束流加速对微波***相位的参考性，都要求了加速器用的时钟参考***能够提供一种分布式的低相位噪声的时钟参考信号。
发明内容
本发明提供一种时钟参考信号的产生方法及***，以实现粒子加速器的时钟参考***产生低相位噪声的时钟参考信号，降低了粒子加速器时钟***产生的时钟信号的频域噪声，提高了粒子加速器单元之间为束流提供的参考相位的质量，实现了粒子加速器***对束流的稳定加速控制。
第一方面，本发明实施例提供了一种时钟参考信号的产生方法，用于粒子
加速器中，包括：
步骤一、产生参考频率信号；
步骤二、将所述参考频率信号进行倍频，得到倍频信号；
步骤三、通过锁相环对所述倍频信号进行处理，得到优化信号。
进一步地，将得到的优化信号作为参考频率信号，再执行N次步骤二和步骤三，其中第k次的步骤3得到的优化信号作为第k+1次的步骤2中的参考频率信号，N为大于等于1的整数，k为大于1小于等于N-1的整数。
进一步地，所述的时钟参考信号的产生方法，在得到倍频信号之后，通过锁相环对倍频信号进行处理之前，还包括：
对所述倍频信号进行滤波和/或放大。
进一步地，所述的时钟参考信号的产生方法还包括：
将所述优化信号通过功率分配器分配到所述粒子加速器的高频***的各个单元。
进一步地，所述锁相环包括环路滤波器和恒温晶振；所述恒温晶振的工作频率与输入所述锁相环的倍频信号的频率相等；
设置所述环路滤波器的工作带宽为所述倍频信号和恒温晶振的相位噪声曲线的交叉点的频率。
第二方面，本发明实施例还提供了一种时钟参考信号的产生***，该时钟参考信号的产生***包括：
恒温晶振，用于产生参考频率信号；
第一倍频器，与所述恒温晶振连接，用于将所述参考频率信号进行倍频，得到倍频信号；
第一锁相环，用于对所述倍频信号进行处理，得到优化信号。
进一步地，所述的时钟参考信号的产生***，还包括：
与第一倍频器和第一锁相环构成级联的N个第二倍频器和N个第二锁相环，
其中，第一个第二倍频器用于对第一锁相环输出的优化信号进行倍频，第k+1个第二倍频器用于对第k个第二锁相环输出的优化信号进行倍频，第k个第二锁相环用于对第k个第二倍频器输出的倍频信号进行处理，输出优化信号。
进一步地，所述的时钟参考信号的产生***还包括：
滤波模块，设置于相邻的倍频器和锁相环之间，用于在信号输入倍频器或锁相环之前对其进行滤波；
放大模块，设置于相邻的倍频器和锁相环之间，用于在信号输入倍频器或者输入锁相环的信号之前对其进行放大；
其中，所述倍频器为第一倍频器或者第二倍频器，所述锁相环为第一锁相环或者第二锁相环。
所述的时钟参考信号的产生***，还包括：
分配模块，与最后一个第二锁相环连接，用于将最后一个第二锁相环输出的优化信号分配到所述粒子加速器的高频***的各个单元。
进一步地，所述分配模块包括功率分配器，用于将优化信号进行分配后，通过稳相电缆传输到粒子加速器高频***的各个单元。
本发明通过对参考频率信号进行倍频后再通过锁相环进行优化，得到了低相位噪声的优化信号，降低了粒子加速器时钟***产生的时钟信号的频域噪声，提高了粒子加速器单元之间为束流提供的参考相位的质量，实现了粒子加速器***对束流的稳定加速控制。
附图说明
图1是本发明实施例提供的一种时钟参考信号的产生方法的流程图。
图2是不同信号的相位噪声曲线示意图。
图3是本发明实施例提供的另一种时钟参考信号的产生方法的流程图。
图4为本发明实施例提供的另一种时钟参考信号的产生方法的流程图。
图5是本发明实施例提供的一种时钟参考信号的产生***的结构示意图。
图6是本发明实施例提供的另一种时钟参考信号的产生***的结构示意图。
图7是本发明实施例提供的另一种时钟参考信号的产生***的结构示意图。
图8是本发明实施例提供的另一种时钟参考信号的产生***的结构示意图。
图9是本发明实施例提供的一种分配模块的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种时钟参考信号的产生方法的流程图，本实施例可用于粒子加速器实现对束流的稳定加速的情况，该方法可以由粒子加速器的时钟参考***来执行，具体包括如下步骤：
S110、产生参考频率信号；
其中，产生参考频率信号有多种形式，本发明中采用恒温晶振产生参考频率信号，恒温晶振由于采用了恒温技术，频率温度特性好，在电路设计中，其相位噪声比较低。恒温晶振产生的参考频率信号的频率低于粒子加速器***的参考时钟信号的频率。与相对高的频率信号相比，低频率(此处为相对值)的恒温晶振产生的参考信号的相位噪声的值在偏离中心频率近的频域范围内(例如在偏离中心频率1Hz、10Hz的范围内)低，因此采用低频率的恒温晶振产生参考频率信号。示例性地，表1是一种10MHz的恒温晶振在偏离中心频率不同的频率范围内对应的相位噪声值，表2是一种80MHz的恒温晶振在偏离中心频率不同的频率范围内对应的相位噪声值，如表1所示，与表2相比，10MHz的恒温晶振在偏离中心频率近的频率范围内相位噪声低。
表1一种10MHz的恒温晶振在偏离中心频率不同的频率范围内对应的相位噪声值
序号 偏离中心频率的频率范围 相位噪声值
1 1Hz -101.5dBc/Hz
2 10Hz -134.6dBc/Hz
3 100Hz -152.8dBc/Hz
4 1kHz -156.4dBc/Hz
5 10kHz -157.9dBc/Hz
表2一种80MHz的恒温晶振在偏离中心频率不同的频率范围内对应的相位噪声值
序号 偏离中心频率的频率范围 相位噪声值
1 10Hz -108.2dBc/Hz
2 100Hz -138.6dBc/Hz
3 1kHz -163.1dBc/Hz
4 10kHz -170.6dBc/Hz
5 100kHz -172.1dBc/Hz
S120、将参考频率信号进行倍频，得到倍频信号；
其中，通过倍频技术对参考频率信号进行倍频，优选的可以选用倍频器，使参考频率信号的相位噪声的恶化比较低。参考频率信号通过倍频器得到的倍频信号的频率不大于粒子加速器***的参考时钟信号的频率。当倍频信号的频率低于粒子加速器***的参考时钟信号的频率时，可再一次通过倍频技术加大其频率，直至最终得到的倍频信号的频率与粒子加速器***的参考时钟信号的频率相等。经过倍频后，第一次倍频信号的频率大于参考频率信号的频率，且小于粒子加速器***的参考时钟信号的频率，倍频信号的相位噪声的理论值为20lgN。如表2所示，与表1相比，80MHz的恒温晶振在偏离中心频率稍远的范围内(例如在偏离中心频率100Hz、1kHz的范围内)相位噪声比倍频后的相位噪声的理论值低。
S130、通过锁相环对倍频信号进行处理，得到优化信号。
锁相环可包括鉴相器和恒温晶振，倍频信号作为锁相环的输入信号与锁相环中的恒温晶振产生的参考信号通过鉴相器作相位比较，并使两种信号的相位差转变成电压差。为了保持倍频信号的频率不变，需要倍频信号和参考信号的相位差不发生变化。当相位差发生变化时，恒温晶振通过电压的变化调节输出的频率和相位差，直至频率和相位差不再变化，从而达到锁频的目的，使锁相环输出的优化信号的频率与输入的倍频信号的频率相等，此时输入和输出信号的相位相差一个固定的相位差，优化信号和倍频信号的相位被锁住，当固定的相位差为零时，锁相环可实现输出和输入两个信号之间的相位同步。当锁相环输入的倍频信号的频率发生变化时，相位差也会发生变化，恒温晶振的频率和相位不断跟踪变化，直至锁相环输出的优化信号的频率与输入的倍频信号的频率相等。锁相环所能保持锁定的输入的倍频信号的频率变化的最大频带宽度称为同步带宽。在同步带宽范围内，降低了倍频信号的频率变化带来的相位噪声。
本实施例的技术方案，通过产生低频的参考频率信号，使参考频率信号的相位噪声的值在偏离中心频率近的频域范围内低，并对参考频率信号进行倍频，使产生的倍频信号在偏离中心频率稍远的范围内相位噪声低，最后通过锁相环对其进行处理，得到在偏离中心频率近范围内相位噪声低的优化信号，降低了粒子加速器时钟***产生的时钟信号的频域噪声，提高了粒子加速器单元之间为束流提供的参考相位的质量，实现了粒子加速器***对束流的稳定加速控制。
在上述实施例的基础上，锁相环包括环路滤波器和恒温晶振，恒温晶振的工作频率与输入锁相环的倍频信号的频率相等；设置环路滤波器的工作带宽为倍频信号和恒温晶振的相位噪声曲线的交叉点的频率。
恒温晶振用于产生锁相环的参考信号，在锁相环中的鉴相器比较输入的倍频信号和参考信号的相位后，产生的信号通过环路滤波器进行滤波，环路滤波器是一种低通滤波器，可以由电阻、电容或者还有放大器组成的线性电路，在滤波过程中保留信号的直流部分，产生一个平均电压，这个平均电压控制着恒温晶振的输出频率，当锁相环稳定后，恒温晶振的输出频率与锁相环输入的倍频信号的频率相等，实现锁频。在环路滤波器进行滤波时，需要合理的设置环路滤波器的工作带宽。恒温晶振有一个加热过程，如果带宽过小，锁相环进行锁频时比较慢，容易失锁，如果带宽过大，则环路滤波器的滤波效果差，噪声大，因此环路滤波器的工作带宽选择为倍频信号和恒温晶振的相位噪声曲线的交叉点的频率，既可以兼顾噪声抑制，又可以实现快速锁频。
图2是不同信号的相位噪声曲线示意图。如图2所示，曲线201是80MHz的恒温晶振产生的信号的相位噪声曲线，曲线202是倍频器产生的80MHz的倍频信号的相位噪声曲线，曲线203是10MHz的恒温晶振产生的信号的相位噪声曲线。当参考频率信号的频率为10MHz，倍频器产生的倍频信号的频率是80MHz，在倍频信号经过锁相环进行处理时，锁相环内恒温晶振产生的参考信号的频率是80MHz，因此曲线201和曲线202的交点可以作为锁相环内的环路滤波器的工作带宽。
图3是本发明实施例提供的另一种时钟参考信号的产生方法的流程图，如图3所示，在上述技术方案的基础上，将得到的优化信号作为参考频率信号，再执行N次上述实施例中的步骤二(S120)和步骤三(S130)，其中第k次的步骤3(S130)得到的优化信号作为第k+1次的步骤2(S120)中的参考频率信号，N为大于等于1的整数，k为大于1小于等于N-1的整数。
当进行多次步骤二和步骤三的循环时，产生了多次倍频信号和优化信号。其中，最后一次倍频后得到的倍频信号的频率与粒子加速器中的时钟参考信号的频率相等。第k次的倍频信号的频率比粒子加速器中的时钟参考信号的频率低(k为大于1小于N-1的整数)，且大于参考频率信号的频率，其相位噪声的值在偏离中心频率稍远的频域范围内(例如在偏离中心频率100Hz、1kHz的范围内)低。
本实施例的技术方案，通过多次倍频技术和锁相环依次循环产生比参考频率信号的频率大，且比粒子加速器中的时钟参考信号的频率低的中频段的倍频信号，得到在偏离中心频率近范围内相位噪声低的倍频信号，并通过锁相环对其进行处理，进一步降低相位噪声的优化信号，降低了粒子加速器时钟***产生的时钟信号的频域噪声，提高了粒子加速器单元之间为束流提供的参考相位的质量，实现了粒子加速器***对束流的稳定加速控制。
在上述实施例的基础上，本发明提供的时钟参考信号的产生方法，在得到倍频信号之后，通过锁相环对倍频信号进行处理之前，还包括：
对倍频信号进行滤波和/或放大。
对参考频率信号进行第k次倍频后，倍频信号的频率是第k-1次倍频的频率Mk倍，其中，Mk是倍频技术中对第k-1次倍频信号的频率进行放大的倍数，k为大于等于2小于等于N+1的整数。随着频率的增大，信号的噪声和干扰随着频率的增大而增大，例如产生倍频信号的同时产生了倍频信号的谐波，因此对倍频信号进行滤波减少倍频信号的噪声和干扰。进行滤波时可以采用滤波器，通过滤波器对倍频信号的谐波等干扰进行过滤，进一步降低了倍频信号的相位噪声。
对倍频信号进行滤波后，还可以对滤波后的倍频信号进行放大。在倍频信号进行滤波后，其幅值有一定的衰减。而在锁相环中，因锁相环中的恒温晶振产生的参考信号没有衰减，因此为了锁相环输入的倍频信号的幅值与锁相环中的恒温晶振产生的参考信号的幅值在同一数量级上，可对锁相环输入的倍频信号进行适当的放大。因放大过程中会引入谐波等干扰，因此可以再对放大后的倍频信号进行滤波，降低倍频信号的相位噪声。
需要说明的是，得到倍频信号之后，也可以直接对倍频信号进行放大，然后再进行滤波；或者是当对倍频信号进行滤波后，其幅值衰减弱，与锁相环中的恒温晶振产生的参考信号的幅值在同一数量级上时，可以对倍频信号进行滤波后，直接通过锁相环对倍频信号进行处理而不用进行放大；又或者是当对倍频信号先进行滤波，然后进行放大，再通过锁相环对倍频信号进行处理。对倍频信号进行滤波和/或放大是为了更好的实现降低信号的相位噪声，而不是对本发明的时钟参考信号的产生方法的限定。
图4为本发明实施例提供的另一种时钟参考信号的产生方法的流程图，如图4所示，本实施例的时钟参考信号的产生方法，包括：
S210、产生参考频率信号；
S220、将参考频率信号进行倍频，得到倍频信号；
S230、通过锁相环对倍频信号进行处理，得到优化信号；
S240、将优化信号通过功率分配器分配到粒子加速器的高频***的各个单元。
功率分配器将优化信号分配成若干路，形成粒子加速器高频***各个单元的参考时钟信号。若干路的优化信号之间的频率相等，相位根据需要可以相等也可以不等。当若干路的优化信号之间的相位相等时，粒子加速器高频***各个单元之间的参考时钟信号保持同步，提高了粒子加速器的性能，低相位噪声的时钟信号也确保了各个粒子加速器高频***之间的为束流提供的参考相位的质量。
功率分配器将优化信号分配成若干路后，在传输分配后的信号时应该避免传输过程中外部环境对信号的相位噪声产生影响。因此在传输过程中可以通过稳相电缆为载体进行传输，确保了相位不受外部环境变化的影响而增大了相位噪声。
本实施例的技术方案，通过功率分配器将优化信号分成若干路，传输到粒子加速器高频***的各个单元中，使各个单元之间的参考时钟信号保持同步，提高了粒子加速器的性能，低相位噪声的时钟信号也确保了各个粒子加速器高频***之间的为束流提供的参考相位的质量。
图5是本发明实施例提供的一种时钟参考信号的产生***的结构示意图，本实施例可可用于粒子加速器实现对束流的稳定加速的情况。如图5所示，该时钟参考信号的产生***的具体结构包括：
恒温晶振410，用于产生频率为f0的参考频率信号；
第一倍频器420，与恒温晶振410连接，用于将频率为f0的参考频率信号进行倍频，得到频率为f1的倍频信号；
第一锁相环430，用于对频率为f1的倍频信号进行处理，得到频率为f2的优化信号。
如图5所示，示例性的，当恒温晶振410选择为产生参考信号的频率为10MHz的恒温晶振时，产生频率为10MHz的参考频率信号，10MHz的参考频率信号在偏离中心频率近的范围内相位噪声低。通过第一倍频器420对参考频率信号进行倍频，当第一倍频器420为8倍频时，产生频率为80MHz的倍频信号，80MHz的倍频信号在偏离中心频率稍远的范围内相位噪声低。倍频器可以选用mini-circuits公司的AMK-2-13谐波发生器。第一锁相环430包括鉴相器431、环路滤波器433和第一恒温晶振432，第一锁相环430中的第一恒温晶振432是产生参考信号的频率为80MHz的恒温晶振。通过鉴相器431对第一恒温晶振432产生的80MHz的参考信号和80MHz的倍频信号作相位比较，产生电压差经过环路滤波器433进行滤波后形成电压控制第一恒温晶振432输出的信号的频率，直至第一恒温晶振432输出的信号频率等于80MHz的倍频信号，实现锁频。环路滤波器433的工作带宽通过频率是80MHz的第一恒温晶振432的相位噪声曲线和80MHz的倍频信号的相位噪声曲线的交点设计，可以选择为1kHz。通过第一锁相环430的锁相，输出的80MHz的倍频信号的相位噪声得到了优化。
相位噪声随着信号的频率增加而增加。继续参考图5，以图5中的第一倍频器420和第一锁相环430为例说明，当倍频器420对频率为10MHz的参考频率信号进行倍频后产生频率为80MHz的信号，此时相位噪声恶化为8倍频的理论相位噪声：20lg8＝18.1dB，另外还需要考虑第一倍频器420等电路的附加相位噪声。当输入信号的相位噪声较低时，倍频器、放大器等的附加相位噪声会影响输出信号的相位噪声，影响程度与信号电平、倍频器插损、滤波器插损、放大器噪声系数等相关。实际工程测试所得的相位噪声为：N80MHz＝N10MHz+20lgN+N附加噪声，其中N为倍频比，N10MHz为参考频率信号的相位噪声，N附加噪声为器件附加相位噪声，N80MHz为产生的80MHz信号的相位噪声。当第一倍频器420电路确定后，倍频比和第一倍频器420等的附加相位噪声就已基本确定，此时影响相位噪声的主要因素就是输入信号的相位噪声。即输入信号的相位噪声决定了输出信号的相位噪声水平，因此，要求参考频率信号的相位噪声低。
本实施例的技术方案，通过产生低频的参考频率信号，使参考频率信号的相位噪声的值在偏离中心频率近的频域范围内低，并对参考频率信号进行倍频，使产生的倍频信号在偏离中心频率稍远的范围内相位噪声低，最后通过锁相环对其进行处理，得到在偏离中心频率近范围内相位噪声低的优化信号，降低了粒子加速器时钟***产生的时钟信号的频域噪声，提高了粒子加速器单元之间为束流提供的参考相位的质量，实现了粒子加速器***对束流的稳定加速控制。
图6是本发明实施例提供的另一种时钟参考信号的产生***的结构示意图，在上述技术方案的基础上，本发明提供的时钟参考信号的产生***还包括：
与第一倍频器420和第一锁相环430构成级联的N个第二倍频器421和N个第二锁相环434；
其中，第一个第二倍频器421用于对第一锁相环430输出的优化信号进行倍频，第k+1个第二倍频器421用于对第k个第二锁相环431输出的优化信号进行倍频，第k个第二锁相环434用于对第k个第二倍频器421输出的倍频信号进行处理，输出优化信号。
如图6所示，当N＝1时，该时钟参考信号的产生***还包括1个第二倍频器421和1个第二锁相环434。第1个第二倍频器421用于对第一锁相环430输出的优化信号进行倍频，第1个第二锁相环434用于对第1个第二倍频器421输出的倍频信号进行处理，输出优化信号。如图6所示，当第二倍频器421是5倍频时，频率为80MHz的信号经过5倍频后产生频率为400MHz的信号。5倍频的理论相位噪声恶化为：N400MHz＝N80MHz+20*log(5)+N附加噪声，其中N400MHz为环路后的输出信号的相位噪声。与第一倍频器420和第一锁相环430的工作过程类似，第二锁相环434内的恒温晶振产生的参考信号的频率为400MHz，经过第二锁相环434对频率为400MHz的信号进行锁频。第二锁相环434的环路滤波器的工作带宽的设计与第一锁相环的环路滤波器的工作带宽的设计原理相同，通过本级锁相环的锁相，输出的400MHz的倍频信号的相位噪声得到了优化。
需要说明的是，当有多个锁相环时，鉴相器均可以使用HMC439QS16G。
图7是本发明实施例提供的另一种时钟参考信号的产生***的结构示意图，本实施例在上述各实施例的基础上，还包括：
滤波模块440，设置于相邻的倍频器和锁相环之间，用于在信号输入倍频器或锁相环之前对其进行滤波；
放大模块450，设置于相邻的倍频器和锁相环之间，用于在信号输入倍频器或者输入锁相环的信号之前对其进行放大；
其中，所述倍频器为第一倍频器429或者第二倍频器421，所述锁相环为第一锁相环430或者第二锁相环431。
当参考频率信号进行倍频时产生倍频信号的同时产生了不同频率的谐波成分，因此需要滤波模块440对倍频信号进行滤波。在滤波过程中，如果倍频信号产生幅值的衰减，则需要放大模块450对其进行增益调整，使倍频信号与本级锁相环产生的参考信号的幅值在同一数量级上。
需要说明的是，图7中示例性地设置1个第二倍频器421和1第二个锁相环431，对应N＝1的情况。当N大于等于2时，各第二倍频器421的倍频比可以相同也可以不同；各第二锁相环431中的结构参数可以相同也可以不同。
图8是本发明实施例提供的另一种时钟参考信号的产生***的结构示意图，如图8所示，在上述各个实施例的基础上，时钟参考信号的产生***还包括：
分配模块460，与最后一个第二锁相环431连接，用于将最后一个第二锁相环431输出的优化信号分配到粒子加速器的高频***的各个单元。这样做的好处是粒子加速器的高频***的各个单元的时钟信号可以实现同步，提高了粒子加速器的性能，低相位噪声的时钟信号也确保了各个粒子加速器高频***之间的为束流提供的参考相位的质量。
图9是本发明实施例提供的一种分配模块的结构示意图，在上述实施例的基础上，如图9所示，分配模块460包括功率分配器461，通过功率分配器461后分成若干路优化信号，通过稳相电缆462传输到粒子加速器高频***的各个单元，确保了相位不受外部环境变化的影响而增大了相位噪声。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种时钟参考信号的产生方法，用于粒子加速器中，其特征在于，包括：
步骤一、产生参考频率信号；
步骤二、将所述参考频率信号进行倍频，得到倍频信号；
步骤三、通过锁相环对所述倍频信号进行处理，得到优化信号。
2.根据权利要求1所述的时钟参考信号的产生方法，其特征在于，将得到的优化信号作为参考频率信号，再执行N次步骤二和步骤三，其中第k次的步骤3得到的优化信号作为第k+1次的步骤2中的参考频率信号，N为大于等于1的整数，k为大于1小于等于N-1的整数。
3.根据权利要求1所述的时钟参考信号的产生方法，其特征在于，在得到倍频信号之后，通过锁相环对倍频信号进行处理之前，还包括：
对所述倍频信号进行滤波和/或放大。
4.根据权利要求1所述的时钟参考信号的产生方法，其特征在于，还包括：
将所述优化信号通过功率分配器分配到所述粒子加速器的高频***的各个单元。
5.根据权利要求1所述的时钟参考信号的产生方法，其特征在于，所述锁相环包括环路滤波器和恒温晶振；所述恒温晶振的工作频率与输入所述锁相环的倍频信号的频率相等；
设置所述环路滤波器的工作带宽为所述倍频信号和恒温晶振的相位噪声曲线的交叉点的频率。
6.一种时钟参考信号的产生***，用于粒子加速器中，其特征在于，包括：
恒温晶振，用于产生参考频率信号；
第一倍频器，与所述恒温晶振连接，用于将所述参考频率信号进行倍频，得到倍频信号；
第一锁相环，用于对所述倍频信号进行处理，得到优化信号。
7.根据权利要求6所述的时钟参考信号的产生***，其特征在于，还包括：
与第一倍频器和第一锁相环构成级联的N个第二倍频器和N个第二锁相环，
其中，第一个第二倍频器用于对第一锁相环输出的优化信号进行倍频，第k+1个第二倍频器用于对第k个第二锁相环输出的优化信号进行倍频，第k个第二锁相环用于对第k个第二倍频器输出的倍频信号进行处理，输出优化信号；其中,N为大于等于1的整数，k为大于等于1小于等于N-1的整数。
8.根据权利要求7所述的时钟参考信号的产生***，其特征在于，还包括：
滤波模块，设置于相邻的倍频器和锁相环之间，用于在信号输入倍频器或锁相环之前对其进行滤波；
放大模块，设置于相邻的倍频器和锁相环之间，用于在信号输入倍频器或者输入锁相环的信号之前对其进行放大；
其中，所述倍频器为第一倍频器或者第二倍频器，所述锁相环为第一锁相环或者第二锁相环。
9.根据权利要求7所述的时钟参考信号的产生***，其特征在于，还包括：
分配模块，与最后一个第二锁相环连接，用于将最后一个第二锁相环输出的优化信号分配到所述粒子加速器的高频***的各个单元。
10.根据权利要求9所述的时钟参考信号的产生***，其特征在于，所述分配模块包括功率分配器，用于将优化信号进行分配后，通过稳相电缆传输到粒子加速器高频***的各个单元。
CN201711434073.1A 2017-12-26 2017-12-26 一种时钟参考信号的产生方法及*** Pending CN108011630A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711434073.1A CN108011630A (zh) 2017-12-26 2017-12-26 一种时钟参考信号的产生方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711434073.1A CN108011630A (zh) 2017-12-26 2017-12-26 一种时钟参考信号的产生方法及***

Publications (1)

Publication Number Publication Date
CN108011630A true CN108011630A (zh) 2018-05-08

Family

ID=62061557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711434073.1A Pending CN108011630A (zh) 2017-12-26 2017-12-26 一种时钟参考信号的产生方法及***

Country Status (1)

Country Link
CN (1) CN108011630A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110557119A (zh) * 2019-07-25 2019-12-10 西安电子科技大学 一种射频毫米波亚采样级联的dac反馈锁相环
CN110649922A (zh) * 2019-10-26 2020-01-03 复旦大学 一种数字时钟倍频器
CN113301220A (zh) * 2021-04-27 2021-08-24 上海欧菲智能车联科技有限公司 一种车载摄像头与车灯的同步方法及fpga芯片
CN115037387A (zh) * 2022-05-31 2022-09-09 中星联华科技（北京）有限公司 多通道微波信号源装置、***及信号处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244914A1 (en) * 2009-03-30 2010-09-30 Chul-Woo Kim Clock generator to reduce long term jitter
CN104300977A (zh) * 2014-10-23 2015-01-21 重庆会凌电子新技术有限公司 一种低相噪高速频率合成***
CN105049036A (zh) * 2015-07-30 2015-11-11 中国电子科技集团公司第四十一研究所 一种宽带低噪声信号发生器
CN105634483A (zh) * 2015-12-23 2016-06-01 北京无线电计量测试研究所 一种用于汞离子微波频标的毫米波频率源
WO2017185072A1 (en) * 2016-04-22 2017-10-26 Kandou Labs, S.A. High performance phase locked loop

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244914A1 (en) * 2009-03-30 2010-09-30 Chul-Woo Kim Clock generator to reduce long term jitter
CN104300977A (zh) * 2014-10-23 2015-01-21 重庆会凌电子新技术有限公司 一种低相噪高速频率合成***
CN105049036A (zh) * 2015-07-30 2015-11-11 中国电子科技集团公司第四十一研究所 一种宽带低噪声信号发生器
CN105634483A (zh) * 2015-12-23 2016-06-01 北京无线电计量测试研究所 一种用于汞离子微波频标的毫米波频率源
WO2017185072A1 (en) * 2016-04-22 2017-10-26 Kandou Labs, S.A. High performance phase locked loop

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110557119A (zh) * 2019-07-25 2019-12-10 西安电子科技大学 一种射频毫米波亚采样级联的dac反馈锁相环
CN110557119B (zh) * 2019-07-25 2021-07-09 西安电子科技大学 一种射频毫米波亚采样级联的dac反馈锁相环
CN110649922A (zh) * 2019-10-26 2020-01-03 复旦大学 一种数字时钟倍频器
CN110649922B (zh) * 2019-10-26 2022-12-20 复旦大学 一种数字时钟倍频器
CN113301220A (zh) * 2021-04-27 2021-08-24 上海欧菲智能车联科技有限公司 一种车载摄像头与车灯的同步方法及fpga芯片
CN113301220B (zh) * 2021-04-27 2024-01-05 上海欧菲智能车联科技有限公司 一种车载摄像头与车灯的同步方法及fpga芯片
CN115037387A (zh) * 2022-05-31 2022-09-09 中星联华科技（北京）有限公司 多通道微波信号源装置、***及信号处理方法

Similar Documents

Publication Publication Date Title
CN108011630A (zh) 一种时钟参考信号的产生方法及***
EP0172560B1 (en) Variable frequency synthesizer
JP2710528B2 (ja) 低雑音微細周波数ステップシンセサイザ
CN106533439A (zh) 一种低相位噪声频率合成器
DE102008045042B4 (de) Regelschleifensystem
CN102594342A (zh) 一种压控振荡器
US5712602A (en) Phase-locked oscillator for microwave/millimeter-wave ranges
JP2844390B2 (ja) パラメータに寛容なｐｌｌシンセサイザ
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
US4707665A (en) Low noise signal generator
CN117081588A (zh) 一种宽带低相噪捷变频率合成器及其信号合成方法
CN103297044B (zh) 一种微波信号源及微波信号产生的方法
US6538520B1 (en) Methods and apparatus for producing a reference frequency signal with use of a reference frequency quadrupler having frequency selection controls
US7602221B2 (en) Dynamic frequency divider
Soni et al. Phase locked loop for single phase grid synchronization
CN206294152U (zh) 低相位噪声频率合成器
CN113162617B (zh) 一种低相噪x波段频率源及其调制方法
CN211239828U (zh) 一种X波段10Hz步进低杂散频率源
CN106656176A (zh) 一种宽频段捷变频率合成器
CN103501174A (zh) 一种低噪声参考信号发生器和信号生成方法
US6741108B1 (en) Method and circuit to reduce jitter generation in a PLL using a reference quadrupler and an equalizer
US6198354B1 (en) System for limiting if variation in phase locked loops
CN220896677U (zh) 基于低频锁相环与低相噪基准源混频方式的频率源电路
Romashov et al. Low-noise hybrid frequency synthesizers for 5G technology
KR101865324B1 (ko) 피아 식별기의 주파수 합성 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100853 3 floor, 86 building, 50 Yongding Road, Haidian District, Beijing.

Applicant after: BEIJING AEROSPACE GUANGTONG TECHNOLOGY CO.,LTD.

Address before: 100854 3 floor, 86 building, 50 Yongding Road, Haidian District, Beijing.

Applicant before: BEIJING CHANGFENG BROADCASTING COMMUNICATION EQUIPMENT Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20180508

RJ01 Rejection of invention patent application after publication