CN107959564A - 控制装置以及通信装置 - Google Patents

控制装置以及通信装置 Download PDF

Info

Publication number
CN107959564A
CN107959564A CN201710862684.XA CN201710862684A CN107959564A CN 107959564 A CN107959564 A CN 107959564A CN 201710862684 A CN201710862684 A CN 201710862684A CN 107959564 A CN107959564 A CN 107959564A
Authority
CN
China
Prior art keywords
timer
communication
moment
control device
communication component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710862684.XA
Other languages
English (en)
Inventor
市村胜彦
高居正
高居正一
西村康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN107959564A publication Critical patent/CN107959564A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31213—Synchronization of servers in network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40221—Profibus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/4026—Bus for use in automation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Computer Security & Cryptography (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种用于实现彼此不同的协议间的时刻同步的新结构。本发明提供构成控制***的控制装置，该控制***用于控制机械或设备。控制装置包括依据第1协议来收发数据的第1通信部件。第1通信部件具有第1定时器，该第1定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步。控制装置包括依据与第1协议不同的第2协议来收发数据的第2通信部件。第2通信部件具有第2定时器，该第2定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步。控制装置包括用于在第1定时器与第2定时器之间进行时刻同步的同步部件。本发明也提供一种通信装置。依照本发明，能够实现互不相同的协议间的时刻同步。

Description

控制装置以及通信装置
技术领域
本发明涉及一种控制装置及通信装置，该控制装置构成用于控制机械或设备的控制***。
背景技术
作为用于实现各种工厂自动化(Factory Automation，FA)的主要部件(component)，可编程逻辑控制器(Programmable Logic Controller，PLC)(可编程控制器)等控制装置正在普及。此类控制装置是经由总线(bus)或网络(network)来与一个或多个功能单元之间收发数据。
在多个功能单元经由总线或网络而连接的情况下，会产生因数据传输造成的延迟。此种传输延迟的大小根据功能单元所连接的位置而不均。因此种延迟时间的不均，功能单元获取输入数据及输出输出数据的时机也有可能产生不均。
针对此种问题，日本专利特开2014-120884号公报(专利文献1)揭示了一种能够容易地决定控制***中的同步时机的环境，该控制***具备主机(master)装置和经由网络而连接的一个或多个从机(slave)装置。专利文献1所揭示的控制***在相关的装置或单元之间进行时刻同步，以指定的时机进行所需的处理。
现有技术文献
专利文献
专利文献1：日本专利特开2014-120884号公报
发明内容
[发明所要解决的问题]
伴随控制***的高功能化，经由互不相同的总线或网络来进行收发数据的结构也在逐步实现。在此种结构中，通过遵循互不相同的协议的通信来收发数据。
优选的是在控制***中所含的功能单元之间使输入或输出的时机同步，为了实现该同步，需要也在互不相同的协议之间进行时刻同步的技术。专利文献1对于此种互不相同的协议间的时刻同步未作任何揭示。
本发明的目的在于提供一种用于实现互不相同的协议间的时刻同步的新结构。
[解决问题的技术手段]
依照本发明的一方面，提供一种控制装置，其构成用于控制机械或设备的控制***。控制装置包括依照第1协议来收发数据的第1通信部件。第1通信部件具有第1定时器，该第1定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步。控制装置包括依据与第1协议不同的第2协议来收发数据的第2通信部件。第2通信部件具有第2定时器，该第2定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步。控制装置包括用于在第1定时器与第2定时器之间进行时刻同步的同步部件。
优选的是，同步部件是以第1定时器为基准来对第2定时器进行时刻修正。优选的是，同步部件使与第2通信部件之间经时刻同步的主体各自与时刻修正后的第2定时器时刻同步。
优选的是，同步部件包括：以每隔预先指定的固定周期而将同步信号输出至第2定时器的方式，来对第1定时器进行设定的部件；将表示应输出对第1定时器设定的同步信号的时机的、第1定时器中的第1时刻，通知给第2定时器的部件；以及基于第1定时器所输出的同步信号被第2定时器探测到时的第2定时器中的第2时刻、与第1时刻的差分，来对第2定时器进行时刻修正的部件。
优选的是，控制装置还包括接口(interface)，该接口用于连接至具有第3定时器的外部装置。同步部件以外部装置的第3定时器为基准，来对第1定时器及第2定时器进行时刻修正。
优选的是，外部装置经由与第1通信部件及第2通信部件独立的通信部件，而连接于控制装置。
优选的是，外部装置经由与第1通信部件及第2通信部件中的任一者收发数据的主体，而连接于控制装置。
优选的是，同步部件包括：以在到达所指定的第3时刻时将同步信号输出至第1定时器的方式，来对第3定时器进行设定的部件；将在第3定时器所输出的同步信号被第1定时器探测到时所保存的、第1定时器中的第4时刻，从第1定时器予以读出的部件；以及基于第3时刻与第4时刻的差分，来指示第1定时器进行时刻修正的部件。
优选的是，同步部件包括对第1定时器中所含的噪声滤波器(noise filter)给予设定的部件。第1定时器基于对噪声滤波器的设定，对因噪声滤波器产生的时间延迟进行补偿后，保存第4时刻。
依据本发明另一方面的通信装置包括依据第1协议来收发数据的第1通信部件。第1通信部件具有第1定时器，该第1定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步。通信装置包括依据与第1协议不同的第2协议来收发数据的第2通信部件。第2通信部件具有第2定时器，该第2定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步。通信装置包括用于在第1定时器与第2定时器之间进行时刻同步的同步部件。
[发明的效果]
依照本发明，能够实现互不相同的协议间的时刻同步。
附图说明
图1是表示本实施方式的控制***的主要部分结构的示意图。
图2A及图2B是用于对本实施方式的控制***所提供的时刻同步功能进行说明的示意图。
图3A及图3B是用于对本实施方式的控制***所提供的时刻同步功能进行说明的示意图。
图4是表示本实施方式的控制***的结构例1中的各定时器的功能的示意图。
图5是表示本实施方式的控制***的结构例1中的通信控制电路的定时器与总线主电路的定时器之间的时刻同步流程的一例的序列图。
图6是表示本实施方式的控制***的结构例2中的各定时器的功能的示意图。
图7是表示图6所示的中央处理器(Central Processing Unit，CPU)单元及外部装置的主要部分的示意图。
图8是表示本实施方式的控制***的结构例2中的外部装置的定时器与通信控制电路的定时器之间的时刻同步流程的一例的序列图。
图9是用于说明对在定时器的锁存(latch)功能中安装有噪声滤波器时的探测误差进行修正的方法的示意图。
图10是表示本实施方式的控制***的结构例3中的各定时器的功能的示意图。
图11是表示图10所示的CPU单元及外部装置的主要部分的示意图。
图12是表示本实施方式的控制***的结构例3中的通信控制电路的定时器与外部装置的定时器之间的时刻同步流程的一例的序列图。
图13是表示在图12的序列SQ302中所设定的参数与被置位的同步信号的关系的时间图。
图14是表示本实施方式的控制***的结构例4中的各定时器的功能的示意图。
图15是表示本实施方式的控制***的结构例5中的各定时器的功能的示意图。
[符号的说明]
1：控制***
2、4、4-1、4-2：局域总线
3、5、6、7：现场网络
100：CPU单元
101：***芯片
102：处理器
104：存储器
106：用户程序
108：***程序
110：通信控制电路
112、122、132、152、212、222：控制逻辑
114、124、134、154、156、214、224、304、314：定时器
116、306：同步功能
118、138、308：锁存功能
120：NIC
130、220：总线主电路
140：外部接口
150、150-1、150-2、150-11、150-12、150-13、150-21、150-22、150-23：功能单元
200、200-1、200-2：通信耦合器单元
210：网络接口电路
300：外部装置
310：从机装置
402、404、406、408：时刻同步
A、B：通信主机
A1、A2、B1、B2：通信从机
SQ100、SQ102、SQ104、SQ106、SQ108、SQ110、SQ112、SQ114、SQ116、SQ118、SQ120、SQ122、SQ124、SQ126、SQ128、SQ130、SQ132、SQ134、SQ200、SQ202、SQ204、SQ206、SQ208、SQ210、SQ212、SQ214、SQ116、SQ218、SQ300、SQ302、SQ304、SQ306、SQ308、SQ310、SQ312、SQ314、SQ316、SQ318、SQ320：序列
具体实施方式
参照附图来详细说明本发明的实施方式。另外，对于图中的相同或相当的部分，标注相同的符号并不再重复其说明。
以下的说明中，是将以PLC(可编程控制器)为中心的***(以下也称作“控制***”)作为具体例来进行说明，但并不限定于PLC这一名称，本说明书中揭示的技术思想可对任意控制装置适用。
<A.***结构>
接下来，对本实施方式的控制***1的装置结构进行说明。图1是表示本实施方式的控制***1的主要部分结构的示意图。
参照图1，本实施方式的控制***1主要控制机械或设备。控制***1具有一个或多个通信部件，经由各通信部件来收发数据。本说明书中，“通信部件”包含用于在多个主体(例如装置或单元)之间依照某些协议来收发数据的所有框架(framework)。例如，“通信部件”既可为并行(parallel)通信方式及串行(serial)通信方式中的任一种，而且，也可为总线及网络中的任一种。
作为一例，控制***1包含：构成PLC的CPU单元100；以及经由现场网络(fieldnetwork)3而连接的一个或多个通信耦合器单元(coupler unit)200-1、200-2、…(以下也总称作“通信耦合器单元200”)。在CPU单元100或通信耦合器单元200的各自中，也可安装有一个或多个功能单元。通信耦合器单元200与一个或多个功能单元的集合也有时称作远程(remote)输入/输出(Input/Output，I/O)装置。
图1所示的控制***1中，在CPU单元100上，经由局域总线(local bus)2而连接有功能单元150-1、150-2、…。而且，在通信耦合器单元200-1上，经由局域总线4-1而连接有功能单元150-11、150-12、150-13、…，在通信耦合器单元200-2上，经由局域总线4-2而连接有功能单元150-21、150-22、150-23、…。另外，也将这些功能单元总称作“功能单元150”，将局域总线4-1、4-2、…总称作“局域总线4”。
本实施方式的控制***1中，局域总线2、现场网络3、局域总线4-1与局域总线4-2是采用适合于现场数据交换的通信方式。典型的是，优选采用可预测通信周期或数据传输时间等的通信方式。作为此种通信方式的一例，也可采用数据传输时间得到保证的通信方式。对于此种通信方式，采用一种固定周期总线或一种固定周期网络。
作为固定周期总线，可采用任意的总线通信方式。作为固定周期网络，也可采用与EtherCAT(注册商标)、EtherNet/IP(注册商标)、DeviceNet(注册商标)、CompoNet(注册商标)等公知的协议相关的网络。
而且，在采用无法保证数据传输时间的通信方式的情况下，考虑到与传输时间的波动相应的余裕(margin)，来对数据传输时机进行排程(scheduling)，由此，能够实现与固定周期总线或固定周期网络同样的功能。
在实现此种现场数据的转送时，设想下述结构：与数据转送相关的各部具有彼此经时刻同步的定时器。即，在各个总线或各个网络中，各部以使用彼此经时刻同步的定时器来指定的时机，进行数据的发送或接收。
本实施方式的控制***1中，局域总线2、现场网络3与局域总线4既可采用彼此相同的协议，也可采用彼此独立的协议。但是，无论采用哪种协议，均要配置成为数据转送基准的定时器。
作为定时器，也可采用实时时钟(realtime clock)，但在本实施方式中，使用以规定周期进行增计数(count up)(增量(increment))的自由运行计数器(Free Run Counter，以下也称作“FRC”)。通过将自由运行计数器所输出的计数器值作为从某时刻算起的经过时间来进行处理，从而能够计算当前时刻，由此能够作为定时器发挥功能。
另外，局域总线2、现场网络3及局域总线4等名称是为了便于说明，本发明的技术范围并不受这些名称限定。
以下，对构成控制***1的各单元的结构进行说明。
(a1：CPU单元100)
CPU单元100是构成包含PLC的控制***1的一个要素，相当于对控制***1中的处理进行控制的控制装置。CPU单元100与一个或多个功能单元150之间经由作为通信部件的一例的局域总线2而连接。因此，CPU单元100也作为一种通信装置发挥功能。
CPU单元100包含处理器(processor)102、存储器(memory)104、通信控制电路110、网络接口卡(Network Interface Card，以下也简称作“NIC”)120、总线主电路130及外部接口140。
处理器102执行保存在存储器104等中的程序(program)。为了便于说明，在图1中，仅描绘了1个处理器102，但也可安装多个处理器。另外，各处理器也可具有多个核心(core)。
存储器104包含：提供处理器102中的程序执行所需的工作区域(work area)的部位(典型的是易失性存储器)；以及保存由处理器102所执行的程序自身的部位(典型的是非易失性存储器)。作为易失性存储器，可使用动态随机存取存储器(Dynamic Random AccessMemory，DRAM)或静态随机存取存储器(Static Random Access Memory，SRAM)等，作为非易失性存储器，可使用闪速存储器(flash memory)或硬盘(hard disk)等。
存储器104保存用户程序106及***程序108等。***程序108包含用于在处理器102中执行用户程序106的操作***(Operating System，OS)及库(library)等。典型的是，用户程序106包含一指令，且根据作为控制对象的机械或设备而任意制作，该指令用于执行一个或多个功能单元所收集的数据(输入数据)的获取处理、或向一个或多个功能单元发送的数据(输出数据)的生成处理。
通信控制电路110具有在处理器102与NIC120及总线主电路130之间中转请求的功能，例如响应来自处理器102的通信请求，对NIC120和/或总线主电路130请求发送输出数据。通信控制电路110具有控制逻辑112及定时器114。控制逻辑112是发挥使通信控制电路110所承担的任务的部位，通过软件(software)安装和/或硬件(hardware)安装而实现。定时器114包含自由运行计数器，该自由运行计数器产生成为控制逻辑112中的控制时机基准的脉冲(时钟)。
优选的是，通过对于通信控制电路110的至少主要部分具有硬连线(hard-wired)的结构，从而实现比处理器102更高速的处理。即，通信控制电路110是使用硬件逻辑来实现。例如，通信控制电路110也可使用作为可编程逻辑器件(Programmable Logic Device，PLD)的一例的现场可编程门阵列(Field-Programmable Gate Array，FPGA)、或者作为集成电路(Integrated Circuit，IC)的一例的专用集成电路(Application SpecificIntegrated Circuit，ASIC)等而安装。
图1所示的结构中，作为一例，处理器102、通信控制电路110及NIC120作为安装于同一芯片(chip)上的***芯片(System on Chip，SoC)101而构成。但是，并不限定于此种结构，既可将各部安装于不同的芯片上，或者，也可将整体统一安装到同一芯片上。对于此种安装方式，考虑所要求的性能或成本(cost)等来适当选择。
NIC120是作为对现场网络3上的数据转送进行管理的通信主机发挥功能。即，NIC120是经由作为通信部件的一例的现场网络3，与远程I/O装置(通信耦合器单元200及安装于通信耦合器单元200中的功能单元)之间收发数据。
NIC120包含用于对现场网络3上的数据转送进行管理的控制逻辑122。更具体而言，控制逻辑122进行用于对在现场网络3上转送的数据的传输时间进行保证的时间管理及收发时机管理等。如后所述，NIC120的控制逻辑122基于通信控制电路110的定时器114所管理的时刻来决定控制时机。
总线主电路130是作为对局域总线2上的数据转送进行管理的通信主机发挥功能。即，总线主电路130是经由作为通信部件的一例的局域总线2，与安装于CPU单元100的功能单元150之间收发数据。
总线主电路130包括：控制逻辑132，用于对局域总线2上的数据转送进行管理；以及定时器134，决定控制逻辑132中的控制时机。控制逻辑132进行用于对在局域总线2上转送的数据的传输时间进行保证的时间管理及收发时机管理等。
外部接口140对与任意的外部装置300的数据收发进行中转。作为一例，外部接口140可采用周边装置互联高速(Peripheral Component Interconnect Express，PCIExpress)或通用串行总线(Universal Serial Bus，USB)等通用的接口规格者。即，外部装置300也可经由与局域总线2或现场网络3独立的通信部件而连接于CPU单元100。如后所述，作为外部装置300，可采用具有成为时刻同步基准的定时器的外部装置。利用外部装置300所具有的定时器的结构将后述。
(a2：功能单元150)
功能单元150提供实现控制***1对各种机械或设备的控制所需的各种功能。典型的是，功能单元150各自负责从作为控制对象的机械或设备等收集现场信息、或向作为控制对象的机械或设备等输出指令信号等。
功能单元150各自作为在CPU单元100的总线主电路130的管理下进行数据转送的总线从机发挥功能。更具体而言，与局域总线2上的数据转送相关地，功能单元150各自包含：控制逻辑152，用于对局域总线2上的数据转送进行管理；以及定时器154，决定控制逻辑152中的控制时机。控制逻辑152根据总线主电路130的指令，对在局域总线2上转送的数据的发送或接收的时机进行管理。而且，控制逻辑152以与总线主电路130的定时器134进行时刻同步的方式，对定时器154产生脉冲的时机进行监测及调整。
而且，如后所述，经由局域总线4而安装于通信耦合器单元200的情况也同样。
(a3：通信耦合器单元200)
通信耦合器单元200作为中继装置发挥功能，该中继装置是对经由局域总线4而安装于通信耦合器单元200中的一个或多个功能单元150与CPU单元100之间的数据收发进行中转。更具体而言，通信耦合器单元200包含网络接口电路210与总线主电路220。
网络接口电路210是作为在CPU单元100的NIC120的管理下，在现场网络3上进行数据转送的网络从机发挥功能。更具体而言，网络接口电路210包含：控制逻辑212，用于对现场网络3上的数据转送进行管理；以及定时器214，决定控制逻辑212中的控制时机。控制逻辑212根据NIC120的指令，对在现场网络3上转送的数据的发送或接收的时机进行管理。而且，控制逻辑212以与NIC120的定时器进行时刻同步的方式，对定时器214产生脉冲的时机进行监测及调整。
总线主电路220具有与CPU单元100的总线主电路130同样的功能，作为对局域总线4上的数据转送进行管理的通信主机发挥功能。即，总线主电路220是经由作为通信部件的一例的局域总线4，与安装于通信耦合器单元200的功能单元150之间收发数据。
总线主电路220包含：控制逻辑222，用于对局域总线4上的数据转送进行管理；以及定时器224，决定控制逻辑222中的控制时机。控制逻辑222进行用于对在局域总线4上转送的数据的传输时间进行保证的时间管理及收发时机管理等。
<B.概要>
接下来，对本实施方式的控制***1所提供的时刻同步功能进行说明。图2A、图2B、图3A及图3B是用于对本实施方式的控制***1所提供的时刻同步功能进行说明的示意图。
图2A表示分别依照互不相同的两个协议(协议1及协议2)来进行数据通信的结构。具体而言，作为依照协议1的结构例，通信主机A与多个通信从机A1、A2、…连接，作为依照协议2的结构例，通信主机B与多个通信从机B1、B2、…连接。
通信主机A及通信主机B分别具有作为边界时钟(Boundary Clock)发挥功能的定时器，根据各协议中的同步流程，对经总线/网络连接的通信从机所具有的定时器进行时刻同步。多个通信从机A1、A2、…及多个通信从机B1、B2、…具有作为普通时钟(OrdinaryClock)发挥功能的定时器。
即，通信主机A相当于依照协议1，及与多个通信从机A1、A2、…之间收发数据的通信部件。作为通信部件的通信主机A具有定时器，该定时器规定数据传输的时机，且使收发数据的主体(即，通信从机A1、A2、…)之间彼此时刻同步。同样，通信主机B相当于依照与协议1不同的协议2，及与多个通信从机B1、B2、…之间收发数据的通信部件。作为通信部件的通信主机B具有定时器，该定时器规定数据传输的时机，且使收发数据的主体(即，通信从机B1、B2、…)之间彼此时刻同步。
图2A所示的结构中，未安装使依照协议1的结构与依照协议2的结构之间取得时刻同步的部件。因此，即使在通信主机A及通信主机B安装于同一CPU单元100的情况下，通信从机A1、A2、…与通信从机B1、B2、…之间也无法进行时刻同步。其结果，有可能产生下述情况，即：因连接目标的协议不同，从而导致输入数据的获取时机或输出数据的输出时机不一致。
因此，本实施方式的控制***1中，如图2B所示，使位于通信主机A及通信主机B的任一者中的定时器，作为控制***1整体的主机发挥功能。以下，也将此种***整体的主机称作“最高级主时钟(Grand Master Clock)”。另外，图2A及图2B中，仅描绘了两个通信主机，但也有时存在三个以上的通信主机。此时，只要将任一个通信主机所具有的定时器设定为最高级主时钟即可。
作为一例，图2B中，通信主机A的定时器被设定为最高级主时钟，通信主机B与该最高级主时钟时刻同步。通过此种结构，能够使依照协议1的结构与依照协议2的结构之间彼此时刻同步。即，本实施方式的控制***1具有同步功能，该同步功能用于使在通信主机A及通信从机A1、A2、…之间进行时刻同步的定时器、与在通信主机B及通信从机B1、B2、…之间进行时刻同步的定时器之间进行时刻同步。
此时，通信主机A的定时器作为最高级主时钟发挥功能，并且也作为依照协议1的结构中的边界时钟发挥功能。即，本实施方式的控制***1的同步功能是以依照协议1的结构中的定时器作为基准，对依照协议2的结构中的定时器进行时刻修正。更具体而言，通信从机A1、A2、…是与通信主机A的定时器时刻同步，并且通信从机B1、B2、…是与通信主机B的定时器时刻同步。此时，由于通信主机B与通信主机A的定时器时刻同步，因此，结果通信从机B1、B2、…也与通信主机A的定时器时刻同步。如此，与通信主机B之间经时刻同步的主体(通信从机B1、B2、…)各自与时刻修正后的通信主机B的定时器时刻同步。
图2A及图2B中，对将任一个通信主机的定时器设定为最高级主时钟的结构例进行了说明，但也可将外部装置的定时器设定为最高级主时钟。图3A中，与图2A同样，表示分别依照两个协议(协议1及协议2)来进行数据通信的结构。
本实施方式的控制***1中，如图3B所示，使处于通信主机A及通信主机B以外的外部装置中的定时器作为控制***1整体的主机(即，最高级主时钟)发挥功能。并且，通信主机A及通信主机B是与最高级主时钟时刻同步。即，通信主机A及通信主机B连接于具有独立的定时器的外部装置，由此，以该外部装置的定时器为基准，来进行针对通信主机A的定时器及通信主机B的定时器的时刻修正。
此时，通信主机A的定时器也作为依照协议1的结构中的边界时钟发挥功能，通信主机B的定时器也作为依照协议2的结构中的边界时钟发挥功能，因此通信从机A1、A2、…是与通信主机A的定时器时刻同步，通信从机B1、B2、…是与通信主机B的定时器时刻同步。由于通信主机A及通信主机B与最高级主时钟时刻同步，因此，结果通信从机A1、A2、…及通信从机B1、B2、…也将与处于外部装置中的最高级主时钟时刻同步。
所述的图2B中，通信主机A为了与通信主机B之间进行时刻同步，而具有用于将自身拥有的定时器作为基准(以下也有时称作“参考时钟(reference clock)”)来对通信主机B的定时器进行调整的功能。以下，将图2B中的通信主机A所具有的功能称作“同步功能”。而且，图2B中，通信主机B具有用于将通信主机A的定时器作为基准(参考时钟)来对自身的定时器进行调整的功能。以下，将图2B中的通信主机B所具有的功能称作“锁存功能”。即，在具有作为最高级主时钟发挥功能的定时器的主体中安装“同步功能”，在与该最高级主时钟时刻同步的主体中安装“锁存功能”。通过“同步功能”与“锁存功能”的组合，实现图2B所示的机构。
而且，所述图3B中，外部装置的定时器作为最高级主时钟发挥功能，因此在外部装置中安装“同步功能”，在与最高级主时钟时刻同步的通信主机A及通信主机B中，分别安装“锁存功能”。
以下，对包含此种“同步功能”及“锁存功能”的若干***结构的示例进行说明。
另外，无须同时安装图2A、图2B、图3A及图3B所示的功能，只要是仅安装至少任一个的结构即可。
以下，对图1所示的本实施方式的控制***1所提供的时刻同步功能的若干安装例进行说明。
<C.控制***的结构例1>
首先说明下述结构例，即，在图1所示的控制***1中，使通信控制电路110的定时器114作为最高级主时钟发挥功能。
图4是表示本实施方式的控制***1的结构例1中的各定时器的功能的示意图。参照图4，CPU单元100的通信控制电路110具有作为最高级主时钟发挥功能的定时器114。图4所示的结构例1中，通信控制电路110及NIC120被安装于同一SoC101上，因此定时器114兼作NIC120的定时器124。即，NIC120的定时器124是假想的定时器，实体与通信控制电路110的定时器114相同。因此，通信控制电路110的定时器114也作为现场网络3的边界时钟发挥功能。
总线主电路130的定时器134作为局域总线2的边界时钟发挥功能，并且与作为最高级主时钟发挥功能的通信控制电路110的定时器114时刻同步。
为了实现此种CPU单元100内部的多个定时器间的时刻同步(图4的参照符号402)，在通信控制电路110的定时器114中安装同步功能116，在总线主电路130的定时器134中安装锁存功能138。定时器114的同步功能116是当定时器114以指定的时机对同步信号进行置位(assert)时，通知该同步信号被置位的时刻。锁存功能138在总线主电路130探测到来自定时器114的同步信号时，将该时刻(总线主电路130所保持)与先前所通知的时刻之差作为时刻修正值而设置(set)至定时器134。
图5是表示本实施方式的控制***1的结构例1中的通信控制电路110的定时器114与总线主电路130的定时器134之间的时刻同步流程的一例的序列图。图5所示的序列图中，通过处理器102、通信控制电路110的定时器114与总线主电路130的定时器134互联，从而实现通信控制电路110的定时器114与总线主电路130的定时器134之间的时刻同步。另外，定时器114及定时器134各自分别具有自由运行计数器、及根据各自由运行计数器所输出的计数器值来计算本地时刻的逻辑。
本实施方式中，通信控制电路110的定时器114每隔由处理器102所指定的固定周期而对同步信号(以下，也简称作“SYNC”)进行置位。总线主电路130的定时器134基于该同步信号来计算基准时钟与定时器134的自由运行计数器的差分值，依序修正自由运行计数器。针对自由运行计数器的每一次的修正量规定有上限。当探测到自由运行计数器的修正量成为预定的规定值以下时，总线主电路130的定时器134将时刻同步完成通知给通信控制电路110的定时器114。时刻同步完成的通知也可通过嵌入来进行。
作为更具体的流程，如图5所示，首先，处理器102对通信控制电路110的定时器114设定同步信号的输出周期(SCYCLE1)(序列SQ100)。而且，处理器102对总线主电路130的定时器134设定必要的初始值，并且对表示为非同步状态的状态寄存器进行设置(序列SQ102)。序列SQ102也可通过对总线主电路130所保持的寄存器值进行设定或变更来实现。此处，作为时刻同步的功能，处理器102以每隔预先指定的固定周期而将同步信号输出至总线主电路130的定时器134的方式，来设定通信控制电路110的定时器114。
继而，处理器102读出(read)通信控制电路110的定时器114中所含的自由运行计数器的值(序列SQ104)，获取自由运行计数器当前的计数器值(序列SQ106)。然后，处理器102将定时器114的本地时刻通知给总线主电路130的定时器134(序列SQ108)。该通知是时刻同步功能的一部分，处理器102将表示应输出对通信控制电路110的定时器114设定的同步信号的时机的、通信控制电路110的定时器114中的本地时刻，通知给总线主电路130的定时器134。定时器134基于该最初的同步信号被置位的预定时刻、与实际探测到同步信号的本地时刻的差分，依序修正自由运行计数器。
更具体而言，处理器102将最初的同步信号被置位(预定的)的时刻通知给总线主电路130的定时器134(序列SQ110)。即，在后述的序列SQ112中，指示定时器114开始输出同步信号，将由该输出开始的指示时机所计算的、输出最初的同步信号的预定时刻，通知给定时器134。
然后，处理器102对定时器114设定同步信号的输出开始时刻(SYNTIME1)及同步启动指令(序列SQ112)。响应这些设定，定时器114启用同步信号的输出，当增计数至指定的SYNTIME1时，将同步信号置位至定时器134(序列SQ116)。定时器114在同步信号的输出被启用的期间，以指定的输出周期(SCYCLE1)来反复置位同步信号，因此将SYNTIME1加上SCYCLE1而计算新的SYNTIME1(SYNTIME1←SYNTIME1+SCYCLE1)。对于新的SYNTIME1的计算的详细内容，请参照后述的图13等。
定时器134基于与同步信号的输出开始时刻(SYNTIME1)的差分、与探测到来自定时器114的输出周期的本地时刻的差分，来修正自由运行计数器，由此来进行时刻修正(序列SQ118)。如此，基于通信控制电路110的定时器114所输出的同步信号被总线主电路130的定时器134探测到时的定时器134中的时刻(本地时刻)、与预先通知的被置位的预定时刻的差分，对定时器134进行时刻修正。
序列SQ114～SQ118的处理反复进行至序列SQ118中的修正量达到预定的规定值以下为止。另外，针对自由运行计数器的修正量也可预先设定上限。
当判断为修正量达到预定的规定值以下，定时器134中的同步已完成时，定时器134将时刻同步的完成通知给定时器114(序列SQ122)。该时刻同步的完成通知是通过从定时器134对定时器114的嵌入来执行。定时器114在探测到来自定时器134的时刻同步的完成通知时，读出定时器134的状态寄存器(序列SQ124)，获取定时器134的状态寄存器的值(序列SQ126)。然后，定时器114将所获取的定时器134的状态寄存器的值通知给处理器102(序列SQ128)。
处理器102在从定时器114探测到定时器134的状态寄存器的值时，读出定时器134的状态寄存器(序列SQ130)，获取定时器134的状态寄存器的值(序列SQ132)。然后，若在序列SQ128中所通知的状态寄存器的值、与在序列SQ132中所获取的状态寄存器的值一致，则处理器102清除(clear)定时器134的状态寄存器(序列SQ134)。
通过如上所述的流程，实现通信控制电路110的定时器114与总线主电路130的定时器134之间的时刻同步。另外，当通信控制电路110的定时器114与总线主电路130的定时器134之间的时刻同步发生偏离时，再次反复执行序列SQ114～SQ118的处理，由此再次实现时刻同步。
本实施方式的控制***1的结构例1中，能够在分别依照安装在同一CPU单元100中的多个协议的结构之间，使各种处理或控制的时机同步。
<D.控制***的结构例2>
所述控制***的结构例1中，对通信控制电路110的定时器114作为最高级主时钟发挥功能的示例进行了说明，但也可使通信控制电路110的定时器114与其他时钟时刻同步。此时，其他时钟作为最高级主时钟发挥功能。例如，对下述结构例进行说明，即，在图1所示的控制***1中，使连接于CPU单元100的外部装置300的定时器304作为最高级主时钟发挥功能。
图6是表示本实施方式的控制***1的结构例2中的各定时器的功能的示意图。参照图6，在CPU单元100上，连接有外部装置300，外部装置300具有作为最高级主时钟发挥功能的定时器304。
图6所示的结构例2中，外部装置300的定时器304是通信控制电路110的定时器114的参考时钟。即，通信控制电路110的定时器114也作为现场网络3的边界时钟发挥功能，并且与作为最高级主时钟发挥功能的外部装置300的定时器304同步。进而，总线主电路130的定时器134作为局域总线2的边界时钟发挥功能，并且与也作为边界时钟发挥功能的通信控制电路110的定时器114同步。另外，对于总线主电路130的定时器134与通信控制电路110的定时器114之间的时刻同步的流程等，已在所述控制***的结构例1中进行了说明，因此不再重复详细说明。
图6所示的结构例2中，外部装置300具有与CPU单元100的NIC120同样的功能，作为现场网络5的通信主机发挥功能。在现场网络5上，也可连接有任意的从机装置310。此时，连接于现场网络5的从机装置310使自身装置的定时器314与外部装置300的定时器304时刻同步。
图7是表示图6所示的CPU单元100及外部装置300的主要部分的示意图。参照图7，为了实现将外部装置300的定时器304作为参考时钟的时刻同步(图6的参照符号404)，在通信控制电路110的定时器114中安装锁存功能118，在外部装置300的定时器304中安装同步功能306。定时器114的锁存功能118对从外部装置300输入的同步信号(SYNC)被置位的本地时刻进行锁存。并且，基于外部装置300对同步信号进行置位的时刻、与通信控制电路110的定时器114探测到同步信号的时刻之差，实施对定时器114的时刻修正。
图8是表示本实施方式的控制***1的结构例2中的外部装置300的定时器304与通信控制电路110的定时器114之间的时刻同步流程的一例的序列图。图8所示的序列图中，通过外部装置300的定时器304、处理器102与通信控制电路110的定时器114互联，从而实现外部装置300的定时器304与通信控制电路110的定时器114之间的时刻同步。另外，定时器304及定时器114各自分别具有自由运行计数器、及根据各自由运行计数器所输出的计数器值来计算本地时刻的逻辑。
本实施方式中，外部装置300的定时器304在由处理器102所指定的触发时刻(TRGTTML)置位同步信号(SYNC)。定时器114的锁存功能118对探测到从外部装置300输入的同步信号(SYNC)的本地时刻(以下也称作“锁存时刻”)进行锁存。并且，基于由外部装置300对同步信号进行置位的触发时刻、与由通信控制电路110的定时器114的锁存功能118所锁存的锁存时刻之差(时刻差分值)，实施对定时器114的时刻修正。
作为更具体的流程，如图8所示，首先，处理器102对外部装置300的定时器304进行必要的初始设定(序列SQ200)。该初始设定包含最初应产生同步信号的时刻(触发时刻)的设定。即，作为时刻同步功能的一部分，处理器102以在达到指定的触发时刻时将同步信号输出至通信控制电路110的定时器114的方式，来设定外部装置300的定时器304。
作为附加处理，处理器102对通信控制电路110的定时器114，进行用于对因噪声滤波器造成的探测误差进行修正的、参数的初始设定(序列SQ202)。该探测误差的修正将在后文详述。该探测误差的修正在定时器114的锁存功能118中安装有噪声滤波器的情况下是必要的，在未安装噪声滤波器的情况下，也可省略序列SQ202的处理。
外部装置300的定时器304在增计数至指定的触发时刻时，将同步信号置位至定时器114(序列SQ206)。定时器114在探测到由外部装置300的定时器304所置位的同步信号时，将表示该探测时机的本地时刻锁存至寄存器。
在同步信号的置位后，处理器102产生自身的内部触发(trigger)(序列SQ208)，读出被锁存在通信控制电路110的定时器114的寄存器中的本地时刻(锁存时刻)的值(序列SQ210)，获取锁存时刻(序列SQ212)。如此，作为时刻同步功能的一部分，处理器102将外部装置300的定时器304所输出的同步信号被通信控制电路110的定时器114探测到时所保存的定时器114中的本地时刻(锁存时刻)，从定时器114予以读出。
然后，处理器102计算触发时刻与所获取的锁存时刻之间的差分(时刻差分值)，并将该时间差分值写入(write)至定时器114的寄存器(序列SQ214)。于是，通信控制电路110的定时器114基于写入至自身的寄存器中的时间差分值来实施时刻修正(序列SQ216)。如此，作为时刻同步功能的一部分，处理器102基于应产生同步信号的时刻(触发时刻)、与同步信号被定时器114探测到时所保存的定时器114中的本地时刻(锁存时刻)的差分，来指示定时器114修正时刻。
另一方面，处理器102对外部装置300的定时器304设定接下来应产生同步信号的时刻(触发时刻)(序列SQ218)。该序列SQ204～SQ218的处理反复进行至序列SQ216中的修正量达到预定的规定值以下为止。
通过如上所述的流程，实现外部装置300的定时器304与通信控制电路110的定时器114之间的时刻同步。另外，当外部装置300的定时器304与通信控制电路110的定时器114之间的时刻同步发生偏离时，通过再次反复执行序列SQ204～SQ218的处理，从而再次实现时刻同步。
根据本实施方式的控制***1的结构例2，对于依照协议的现有的一个或多个结构，新配置任意的参考时钟，从而能够使控制***1的整体与该参考时钟同步。
接下来，对下述方法进行说明，即：在通信控制电路110的定时器114的锁存功能118中安装有噪声滤波器的情况下，对因该噪声滤波器造成的探测误差进行修正。
图9是用于说明对在定时器的锁存功能中安装噪声滤波器时的探测误差进行修正的方法的示意图。参照图9，定时器的锁存功能的噪声滤波器是由噪声滤波器值(LATCHNF)所规定。当对通信控制电路110输入的同步信号被激活时，探测到锁存信号的变化(下降)，对该激活时的本地时刻进行锁存。若通过噪声滤波器后的同步信号产生变化的时机时的自由运行计数器的计数器值为T1，则从外部装置300的定时器304实际置位同步信号的时机(即，原本应保存的锁存时刻)可按照以下的数式来计算。
原本的锁存时刻＝计数器值T1-传播延迟值(LATCHPD)-噪声滤波器值(LATCHNF)。
即，图8所示的序列SQ206中，当外部装置300的定时器304将同步信号置位至通信控制电路110的定时器114时，定时器114在通过噪声滤波器后的同步信号产生变化的时机，获取内部的自由运行计数器的计数器值T1，并将从该获取的计数器值T1减去传播延迟值(LATCHPD)及噪声滤波器值(LATCHNF)所得的值作为锁存时刻而保存至寄存器。
如此，实现时刻同步功能的处理器102对定时器114中所含的噪声滤波器给予设定。定时器114基于对噪声滤波器的设定，对因噪声滤波器产生的时间延迟进行补偿之后，对锁存时刻进行保存(锁存)。
如上所述，在定时器114的锁存功能118中安装有噪声滤波器功能的情况下，能够降低同步信号中所含的噪声的影响，但有可能因该噪声滤波器造成的响应延迟而导致时刻同步的精度下降。对此，在依照本实施方式的控制***1中，通过进行与噪声滤波器的特性相应的修正，能够维持时刻同步的精度。
<E.控制***的结构例3>
所述的控制***1的结构例2中，对外部装置300的定时器304作为最高级主时钟发挥功能的示例进行了说明，但也可相反地，对于外部装置300的定时器304，也使通信控制电路110的定时器114作为最高级主时钟发挥功能。
图10是表示本实施方式的控制***1的结构例3中的各定时器的功能的示意图。图10所示的结构例3中，使通信控制电路110的定时器114作为最高级主时钟发挥功能，外部装置300的定时器304作为边界时钟发挥功能，除此以外，与所述的图6所示的结构例2同样。即，在图10所示的结构例3中，除了CPU单元100内的总线主电路130的定时器134以外，对于CPU单元100外的外部装置300的定时器304，也将通信控制电路110的定时器114作为参考时钟来进行时刻同步。进而，连接于现场网络5的从机装置310的定时器314将外部装置300的定时器304作为参考时钟来进行时刻同步。其结果，不仅经由局域总线或现场网络而与CPU单元100连接的功能单元150，在经由其他通信部件而连接的功能单元等之间，也能够进行时刻同步。
图11是表示图10所示的CPU单元100及外部装置300的主要部分的示意图。参照图11，为了实现将通信控制电路110的定时器114作为参考时钟的时刻同步(图10的参照符号406)，在通信控制电路110的定时器114中安装同步功能116，在外部装置300的定时器304中安装锁存功能308。定时器114的同步功能116每隔固定周期，对同步信号(SYNC)进行置位。并且，基于通信控制电路110的定时器114对同步信号进行置位的时刻、与外部装置300的定时器304探测到同步信号的时刻之差，实施对定时器304的时刻修正。
图12是表示本实施方式的控制***1的结构例3中的通信控制电路110的定时器114与外部装置300的定时器304之间的时刻同步流程的一例的序列图。图12所示的序列图中，通过外部装置300的定时器304、处理器102与通信控制电路110的定时器114互联，实现通信控制电路110的定时器114与外部装置300的定时器304之间的时刻同步。另外，定时器114及定时器304各自分别具有自由运行计数器、及根据各自由运行计数器所输出的计数器值来计算本地时刻的逻辑。
本实施方式中，通信控制电路110的定时器114每隔由处理器102所指定的固定周期(即，同步信号的输出期间(SCYCLE))，对同步信号(SYNC)进行置位。外部装置300的锁存功能308对探测到从通信控制电路110输入的同步信号(SYNC)的本地时刻(以下也称作“外部时刻”)进行锁存。并且，基于由外部装置300的定时器304的锁存功能308所锁存的外部时刻、与由通信控制电路110对同步信号进行置位的输出开始时刻之差(时刻差分值)，实施对定时器304的时刻修正。
作为更具体的流程，如图12所示，首先，处理器102对外部装置300的定时器304进行必要的初始设定(序列SQ300)。而且，处理器102针对通信控制电路110的定时器114，设定同步信号的输出开始时刻(SYNTIME)、同步信号的输出周期(SCYCLE)与同步信号的输出时间(SATIME)，以作为时刻同步所需的参数(序列SQ302)。
图13是表示在图12的序列SQ302中所设定的参数与被置位的同步信号的关系的时间图。参照图13，在输出开始时刻(SYNTIME)，最初的同步信号被置位。该同步信号的置位从输出开始时刻持续输出时间(SATIME)的期间。然后，当下个周期到来，即，当下个输出周期(SYNTIME←SYNTIME+SCYCLE)到来时，下个同步信号被置位。另外，在从输出周期(SCYCLE)除去输出时间(SATIME)的期间，同步振动成为非激活的状态。
再次参照图12，通信控制电路110的定时器114在增计数至指定的输出开始时刻(SYNTIME)时(序列SQ304)，将同步信号置位至定时器304(序列SQ306)。定时器304在探测到由通信控制电路110的定时器114所置位的同步信号时，将表示该探测时机的本地时刻(外部时刻)锁存至寄存器。
而且，通信控制电路110的定时器114计算下个周期的输出开始时刻(序列SQ308)。
在同步信号的置位后，处理器102产生自身的内部触发(序列SQ310)，读出被锁存在外部装置300的定时器304的寄存器中的本地时刻(外部时刻)的值(序列SQ312)，获取外部时刻(序列SQ314)。然后，处理器102计算所获取的外部时刻与输出开始时刻之间的差分(时刻差分值)(序列SQ316)，并将该时间差分值写入至定时器304的寄存器(序列SQ318)。于是，外部装置300的定时器304基于写入至自身的寄存器中的时间差分值来实施时刻修正(序列SQ320)。
该序列SQ304～SQ320的处理反复进行至序列SQ320中的修正量达到预定的规定值以下为止。
通过如上所述的流程，实现通信控制电路110的定时器114与外部装置300的定时器304之间的时刻同步。另外，当通信控制电路110的定时器114与外部装置300的定时器304之间的时刻同步发生偏离时，通过再次反复执行序列SQ304～SQ320的处理，从而再次实现时刻同步。
根据本实施方式的控制***1的结构例3，即使在相对于依照任意协议的现有结构而新配置有包含时钟的任意结构的情况下，也能够使该新配置的结构中所含的时钟与现有结构的时钟同步，因此能够使控制***1的整体同步。
<F.控制***的结构例4>
所述的控制***1的结构例2中，对CPU单元100与外部装置300直接连接的结构进行了说明，但也可经由局域总线2或现场网络而将具有定时器304的外部装置300连接于CPU单元100。如此，也可使如此间接连接于CPU单元100的外部装置300所具有的时钟作为最高级主时钟发挥功能。
图14是表示本实施方式的控制***1的结构例4中的各定时器的功能的示意图。在图14所示的结构例4中，在功能单元150-1的下位连接有外部装置300。功能单元150-1除了控制逻辑152及定时器154以外，还具有另一定时器156，该定时器156作为用于连接外部装置300的现场网络6的边界时钟发挥功能。
外部装置300的定时器304是通信控制电路110的定时器114的参考时钟。即，通信控制电路110的定时器114是与作为最高级主时钟发挥功能的外部装置300的定时器304同步。为了实现将外部装置300的定时器304作为参考时钟的时刻同步(图6的参照符号408)，在通信控制电路110的定时器114中安装锁存功能118，在外部装置300的定时器304中安装同步功能306。
图14所示的结构例4中，外部装置300经由总线主电路130与收发数据的主体(功能单元150-1、150-2、…)而连接于CPU单元100。CPU单元100的通信控制电路110的定时器114经由局域总线2、功能单元150-1、现场网络6而连接于外部装置300的定时器304，因此通过将所述图8及图12所示的时刻同步流程组合执行，从而实现通信控制电路110的定时器114与总线主电路130的定时器134之间的时刻同步。对于各个时刻同步流程已进行了详述，因此，此处不再重复。
根据本实施方式的控制***1的结构例4，即使是经由从构成现有的控制***的功能单元分支出的新的总线或网络而连接的外部装置，也可作为最高级主时钟发挥功能。由此，能够降低对用于使控制***1的整体同步的时钟进行配置时的限制。
<G.控制***的结构例5>
所述的控制***1的结构例4中，对CPU单元100与外部装置300间接连接的结构进行了说明，但也可设想此种间接连接以外的其他结构。
图15是表示本实施方式的控制***1的结构例5中的各定时器的功能的示意图。在图15所示的结构例5中，在功能单元150-11的下位连接有外部装置300。功能单元150-11除了控制逻辑152及定时器154以外，还具有另一定时器156，该定时器156作为用于连接外部装置300的现场网络7的边界时钟发挥功能。
外部装置300的定时器304是通信控制电路110的定时器114的参考时钟。即，通信控制电路110的定时器114是与作为最高级主时钟发挥功能的外部装置300的定时器304同步。为了实现将外部装置300的定时器304作为参考时钟的时刻同步(图6的参照符号410)，在通信控制电路110的定时器114中安装锁存功能118，在外部装置300的定时器304中安装同步功能306。
图15所示的结构例5中，外部装置300经由NIC120与收发数据的主体(功能单元150-11、150-12、…)而连接于CPU单元100。CPU单元100的通信控制电路110的定时器114经由现场网络3、通信耦合器单元200-1、局域总线4-1、功能单元150-11、现场网络7而连接于外部装置300的定时器304，因此，通过组合执行所述图8及图12所示的时刻同步流程，从而实现通信控制电路110的定时器114与总线主电路130的定时器134之间的时刻同步。对各个时刻同步流程已进行了详述，因此，此处不再重复。
根据本实施方式的控制***1的结构例5，即使是经由从构成现有的控制***的功能单元分支出的新的总线或网络而连接的外部装置，也能够作为最高级主时钟发挥功能。由此，能够降低对用于使控制***1的整体同步的时钟进行配置时的限制。
<H.控制***的结构例6>
所述的控制***1的结构例5及结构例6中，对使外部装置300的定时器304作为最高级主时钟发挥功能的结构进行了说明，但也可如所述的控制***1的结构例3(参照图10等)所示，对于外部装置300的定时器304，也使通信控制电路110的定时器114作为最高级主时钟发挥功能。即，外部装置300的定时器304也可将通信控制电路110的定时器114作为参考时钟来进行动作。对于这些示例，由于与所述结构例3同样，因此不再重复详细说明。
<I.变形例>
所述实施方式中，例示了适用于控制***1的情况，该控制***1用于控制机械或设备，但本申请发明对于一般的网络结构也可适用。作为此种网络结构，例如可适用于连接于多个PLC的上位网络等、要求保证数据传输时间或抵达时间的结构。但是，本申请发明的适用目标并不限定于此种结构。
<J.优点>
本实施方式的控制***1中，能够在依照互不相同的协议的通信部件之间进行时刻同步，因此不依存于连接CPU单元与功能单元的总线或网络的协议，而能够作为控制***整体来实现时刻同步。由此，能够在通过依照互不相同的协议的通信部件而连接的多个从机单元(典型的是功能单元)之间，使输入时机和/或输出时机同步，从而能够提高控制精度。
根据以往的技术，为了实现在多个从机单元(典型的是功能单元)之间使输入时机和/或输出时机同步的同步控制，必须统一将成为对象的所有从机单元经由依照同一协议的通信部件予以连接，导入工时或导入成本的增大成为负担，但根据本实施方式，能够减轻此种负担。
本实施方式的控制***1中，能够将作为最高级主时钟发挥功能的时钟配置在任意的装置或单元中。因此，例如在相对于现有的控制***而追加有新的CPU单元或功能单元等的情况下，也能够容易地在现有***与新***之间实现时刻同步。由此，在对现有的控制***进行了某些追加或变更等改造的情况下，也能够维持***整体的时刻同步。由此，在现有控制***的扩展或新构建多个控制***的情况下，也无须为了进行时刻同步而作特别考虑等，能够在自由度更高的状态下展开控制***。
应认为，本次揭示的实施方式在所有方面仅为例示，并非限制者。本发明的范围是由权利要求而非所述说明所示，意图包含与权利要求均等的含义及范围内的所有变更。

Claims (10)

1.一种控制装置，其构成用于控制机械或设备的控制***，所述控制装置的特征在于，
包括依据第1协议来收发数据的第1通信部件，所述第1通信部件具有第1定时器，所述第1定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步，
且包括依据与所述第1协议不同的第2协议来收发数据的第2通信部件，所述第2通信部件具有第2定时器，所述第2定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步，
且包括用于在所述第1定时器与所述第2定时器之间进行时刻同步的同步部件。
2.根据权利要求1所述的控制装置，其特征在于，
所述同步部件是以所述第1定时器为基准来对所述第2定时器进行时刻修正。
3.根据权利要求2所述的控制装置，其特征在于，
所述同步部件使与所述第2通信部件之间经时刻同步的主体各自与时刻修正后的所述第2定时器时刻同步。
4.根据权利要求2或3所述的控制装置，其特征在于，
所述同步部件包括：
以每隔预先指定的固定周期而将同步信号输出至所述第2定时器的方式，来对所述第1定时器进行设定的部件；
将表示应输出对所述第1定时器设定的所述同步信号的时机的、第1定时器中的第1时刻，通知给所述第2定时器的部件；以及
基于所述第1定时器所输出的所述同步信号被所述第2定时器探测到时的所述第2定时器中的第2时刻、与所述第1时刻的差分，来对所述第2定时器进行时刻修正的部件。
5.根据权利要求1所述的控制装置，其特征在于还包括：
接口，用于连接至具有第3定时器的外部装置，
所述同步部件以所述外部装置的所述第3定时器为基准，来对所述第1定时器及所述第2定时器进行时刻修正。
6.根据权利要求5所述的控制装置，其特征在于，
所述外部装置经由与所述第1通信部件及所述第2通信部件独立的通信部件，而连接于所述控制装置。
7.根据权利要求5所述的控制装置，其特征在于，
所述外部装置经由与所述第1通信部件及所述第2通信部件中的任一者收发数据的主体，而连接于所述控制装置。
8.根据权利要求5至7中任一项所述的控制装置，其特征在于，
所述同步部件包括：
以在到达所指定的第3时刻时将同步信号输出至所述第1定时器的方式，来对所述第3定时器进行设定的部件；
将在所述第3定时器所输出的所述同步信号被所述第1定时器探测到时所保存的、所述第1定时器中的第4时刻，从所述第1定时器予以读出的部件；以及
基于所述第3时刻与所述第4时刻的差分，来指示所述第1定时器进行时刻修正的部件。
9.根据权利要求8所述的控制装置，其特征在于，
所述同步部件包括对所述第1定时器中所含的噪声滤波器给予设定的部件，
所述第1定时器基于对所述噪声滤波器的设定，对因所述噪声滤波器产生的时间延迟进行补偿后，保存所述第4时刻。
10.一种通信装置，其特征在于，
包括依据第1协议来收发数据的第1通信部件，所述第1通信部件具有第1定时器，所述第1定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步，
且包括依据与所述第1协议不同的第2协议来收发数据的第2通信部件，所述第2通信部件具有第2定时器，所述第2定时器规定数据传输的时机，且使收发数据的主体之间彼此时刻同步，
且包括用于在所述第1定时器与所述第2定时器之间进行时刻同步的同步部件。
CN201710862684.XA 2016-10-14 2017-09-21 控制装置以及通信装置 Pending CN107959564A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016202215A JP6753262B2 (ja) 2016-10-14 2016-10-14 制御装置および通信装置
JP2016-202215 2016-10-14

Publications (1)

Publication Number Publication Date
CN107959564A true CN107959564A (zh) 2018-04-24

Family

ID=60001653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710862684.XA Pending CN107959564A (zh) 2016-10-14 2017-09-21 控制装置以及通信装置

Country Status (4)

Country Link
US (1) US10284692B2 (zh)
EP (1) EP3309647B1 (zh)
JP (1) JP6753262B2 (zh)
CN (1) CN107959564A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564841A (zh) * 2020-12-08 2021-03-26 深圳市软赢科技有限公司 通过同步时钟的方式控制不同通讯协议的设备的方法
CN113534887A (zh) * 2021-05-25 2021-10-22 交控科技股份有限公司 基于实时总线的板卡间时间同步方法、装置和电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6399136B1 (ja) * 2017-03-31 2018-10-03 オムロン株式会社 制御装置、制御プログラム、および制御システム
JP7143697B2 (ja) * 2018-09-14 2022-09-29 オムロン株式会社 制御システムおよび制御装置
CN112703704B (zh) 2018-09-21 2022-07-29 三菱电机株式会社 通信装置、通信***、通信方法及计算机可读取的记录介质
CN112703705A (zh) * 2018-09-21 2021-04-23 三菱电机株式会社 通信装置、通信***、通信方法及通信程序
WO2021002421A1 (ja) * 2019-07-04 2021-01-07 オムロン株式会社 制御システム
CN113542090B (zh) * 2020-04-14 2023-07-14 宁波弘讯科技股份有限公司 一种EtherCAT主从站一体网桥控制器及控制方法
US11860688B1 (en) * 2020-04-28 2024-01-02 T-Mobile Innovations Llc Network generated precision time
WO2022168475A1 (ja) * 2021-02-04 2022-08-11 オムロン株式会社 制御装置
JP2023004094A (ja) * 2021-06-25 2023-01-17 キヤノン株式会社 通信装置
JP7499980B1 (ja) 2023-04-11 2024-06-14 三菱電機株式会社 通信機器、時刻同期システム、時刻同期方法及びプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601622A (zh) * 2003-09-24 2005-03-30 松下电器产业株式会社 伺服误差信号生成电路以及伺服误差信号生成方法
CN101375331A (zh) * 2006-01-27 2009-02-25 松下电器产业株式会社 光盘装置、光盘装置的控制方法以及集成电路
US20090220037A1 (en) * 1998-11-25 2009-09-03 Texas Instruments Incorporated Plural circuit selection using role reversing control inputs
CN102624514A (zh) * 2012-03-01 2012-08-01 东南大学 一种提高无线信道测量的定时同步精度的方法
CN103416019A (zh) * 2011-03-03 2013-11-27 日本电气株式会社 同步***、同步方法、第一同步装置、第二同步装置及计算机程序
CN104115432A (zh) * 2012-01-04 2014-10-22 马维尔国际贸易有限公司 用于在时间认知设备之间传达时间信息的方法和装置
US20160292110A1 (en) * 2015-03-31 2016-10-06 Omron Corporation Information processing apparatus, information processing program, and information processing method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10124465A (ja) * 1996-10-16 1998-05-15 Fuji Xerox Co Ltd 情報処理装置
DE102005061155A1 (de) * 2005-12-21 2007-06-28 Bosch Rexroth Ag Kommunikationsstruktur
US8160447B2 (en) * 2007-10-17 2012-04-17 Hitachi, Ltd. Communication system using passive optical network and passive optical network
TWI411277B (zh) * 2009-12-23 2013-10-01 Ind Tech Res Inst 網路從節點與網路系統精確時間同步之方法
CN104737490B (zh) * 2012-11-28 2017-09-22 三菱电机株式会社 通信装置、通信***和时刻同步方法
JP6094196B2 (ja) 2012-12-14 2017-03-15 オムロン株式会社 情報処理装置、情報処理プログラムおよび情報処理方法
JP6193009B2 (ja) * 2013-06-21 2017-09-06 株式会社東芝 無線通信装置及び無線通信システム
JP6191480B2 (ja) * 2014-01-30 2017-09-06 横河電機株式会社 データ収集システム
JP2014096853A (ja) * 2014-02-13 2014-05-22 Mitsubishi Electric Corp 時刻同期装置
KR101542016B1 (ko) * 2014-09-17 2015-08-05 성균관대학교산학협력단 차량 내 이종 네트워크 도메인들 간의 동기화 게이트웨이 장치 및 동기화 방법
JP6381392B2 (ja) * 2014-09-30 2018-08-29 Kddi株式会社 Ｐｏｎシステム、ｏｌｔ、ｏｎｕおよび伝送方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090220037A1 (en) * 1998-11-25 2009-09-03 Texas Instruments Incorporated Plural circuit selection using role reversing control inputs
CN1601622A (zh) * 2003-09-24 2005-03-30 松下电器产业株式会社 伺服误差信号生成电路以及伺服误差信号生成方法
CN101375331A (zh) * 2006-01-27 2009-02-25 松下电器产业株式会社 光盘装置、光盘装置的控制方法以及集成电路
CN103416019A (zh) * 2011-03-03 2013-11-27 日本电气株式会社 同步***、同步方法、第一同步装置、第二同步装置及计算机程序
CN104115432A (zh) * 2012-01-04 2014-10-22 马维尔国际贸易有限公司 用于在时间认知设备之间传达时间信息的方法和装置
CN102624514A (zh) * 2012-03-01 2012-08-01 东南大学 一种提高无线信道测量的定时同步精度的方法
US20160292110A1 (en) * 2015-03-31 2016-10-06 Omron Corporation Information processing apparatus, information processing program, and information processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564841A (zh) * 2020-12-08 2021-03-26 深圳市软赢科技有限公司 通过同步时钟的方式控制不同通讯协议的设备的方法
CN113534887A (zh) * 2021-05-25 2021-10-22 交控科技股份有限公司 基于实时总线的板卡间时间同步方法、装置和电子设备

Also Published As

Publication number Publication date
JP2018064219A (ja) 2018-04-19
EP3309647A1 (en) 2018-04-18
EP3309647B1 (en) 2024-01-03
US10284692B2 (en) 2019-05-07
JP6753262B2 (ja) 2020-09-09
US20180109655A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
CN107959564A (zh) 控制装置以及通信装置
JP4355370B2 (ja) ネットワークノード同期方法
CN110493744B (zh) 一种主从式无线传感器的数据同步采集方法与***
US6842808B2 (en) Data exchange between users connected by a bus system and having separate time bases
CN107703878B (zh) 一种plc分布式远程io扩展模块
CN102104475A (zh) 基于ieee1588的同步***及其同步方法
JP6523497B1 (ja) マスタ制御装置およびこれを用いた同期通信システム
CN103248471B (zh) 基于ptp协议与反射内存网的时钟同步方法
CN105356962B (zh) 环形网络***及其节点时间同步方法
CN106464559A (zh) 用于分布式控制***的高速嵌入式协议
CN107908129A (zh) Dsp与fpga/cpld多维互联的控制方法
CN112448874B (zh) 车载通信装置及其时间同步方法
CN103001719B (zh) 在自动化网络中实现工作节拍和时间节拍同步的方法
US7761634B2 (en) Method, device and system for exchanging data via a bus system
US8422613B2 (en) Clock-synchronous communication apparatus and communication system
CN111628914B (zh) 一种周期通信网络的链路延时测量方法、***及fpga
CN109716247A (zh) 运算装置以及控制***
JP6400553B2 (ja) ユニット間での同期制御機能を有する数値制御システム
KR102604266B1 (ko) 데이터 동기화 장치 및 방법
CN106612150A (zh) 网络设备、时间同步方法及其网络***
CN109256998A (zh) 控制电机电流高精度采样的方法及***和伺服电机
EP2458756A2 (en) Node system and supervisory node
KR20140014918A (ko) 이더넷 통신 시스템 및 시간 동기화 방법
KR100597436B1 (ko) 무선 1394 시스템의 사이클 타임 동기화 장치 및 그 방법
CN103795519B (zh) 控制器局域网络的同步方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180424