CN107947798A - 电流舵型数模转换器高位电流源单元开关解码电路及方法 - Google Patents

Abstract

本发明属于电流舵型数模转换器领域，具体涉及一种电流舵型数模转换器高位电流源单元开关解码电路，设置在电流舵型数模转换器的高位电流源单元组成的矩阵上，包括随机列解码电路和随机行解码电路，能够根据电流舵型数模转换器DAC输入码的高电位bit信号产生随机列解码信号和随机行解码信号，使得所述矩阵中与所述随机列解码信号、随机行解码信号相对应的高位电流源单元打开；每次根据所述DAC输入码的高电位bit信号产生的所述随机列解码信号、随机行解码信号均不相同，打开的所述高位电流源单元也不相同，从而提高所述电流舵型数模转换器的无杂散动态范围SFDR的性能，所述无杂散动态范围SFDR是指输入信号能量和最大失真能量的差值。

Description

电流舵型数模转换器高位电流源单元开关解码电路及方法

技术领域

本发明属于电流舵型数模转换器(Current steering DAC)领域，具体涉及一种电流舵型数模转换器高位电流源单元开关解码电路及方法。

背景技术

高速高精度电流舵型数模转换器(数模转换器简称DAC)，由于其在工艺要求、芯片面积、功耗和速度方面的巨大优势，近年来取得了较快的发展。以标准深亚微米CMOS工艺为基础，目前精度覆盖8～16位，速度高达1GHz，以该结构为基础的单一转换器芯片或作为IP集成于SOC芯片在通信、工业、医疗成像和国防领域都得到广泛的应用。在高速时钟速率，高频输入信号的应用中，SFDR这个动态指标异常的重要。传统的固定开关顺序由于会引入电流源单元匹配误差带来的谐波，该方法已经不能满足要求了。

经典的电流舵型数模转换器***如图1至图3所示(为了简化绘图和说明,以12bit单端电流输出数模转换器为例子，实际应用中会出现8～16位及差分电流输出的情况，但基本原理一致)，图1是一种最简单的实现方式,用2进制的方法控制电流源单元。D11～D0是输入的12位数字信号，D0为最低位，D11为最高位，用这些数字输入的高低电平控制12个电流源单元I0～I11的电流输出与否。高电平闭合电流源单元下面的开关，使其电流流向输出口，反之低电平使电流源单元下面的开关断开，电流不流向输出口。I0的电流为最小的电流I(1个LSB),I1的电流为2I,I2的电流为2²I,以此类推,I11的电流为2¹¹I。这些电流源单元的电流输出之和为数模转换器总的输出电流IOUT，输出电流流过电阻R，转换成电压，比如通讯上常用的50Ω，视频上常用的75Ω。然而这种简单的实现方式，使静态性能的一个重要指标-微分非线性误差(DNL)非常的差，在高精度应用中不能接受。尤其是DAC输入码从011111111111，变为100000000000时，D11控制的2¹¹I打开(电流源单元打开,即电流源单元的电流流向输出端,下同)，D10～D0控制的1023I关闭，也就是说有1023个基本电流源I输出发生了改变，这些电流源的匹配误差被最大化，导致DNL很差。图2是另一种实现方式，用温度计码(thermometer code)控制所有电流源单元。D11～D0经过解码控制SW0～SW4094共4095个开关来控制2¹²-1个电流值均为I的电流源单元。输入码增大1，就多打开一个基本电流源I。当DAC输入码从011111111111，变为100000000000时，已打开的电流源不变，只是多增加打开一个电流源单元，这种方法可以使数模转换器有很好的DNL。但是电流源个数太多，当精度越高,则电流源单元个数越多，解码，连线会很复杂，占用大量芯片面积。解码的复杂性导致工作的速率降低。

在实际的产品实现中会是图1和图2方案的一种折中方案，高N位用温度计码控制,低M位用2进制码控制。如图3中的12bit DAC所示，低6位B0～B5控制6个二进制电流源单元I0～I5，电流大小分别为I，2I，4I，8I，16I，32I。高6位B11～B6控制2⁶-1个相同的电流源单元IMSB，电流大小相等，均为64I。这样一共有6+63＝69个电流源单元。高6bit控制的2⁶-1个相同的电流源单元在实际芯片物理版图中为了实现很好的匹配，会集中摆放在一起，组成矩阵摆放是最好的选择。如图4，摆成8X8的矩阵，这种摆法使电流源单元之间最紧凑，占用的面积最小，故而匹配也最好。D11～D9经过列解码控制列信号，D8～D6经过行解码控制行信号。这2⁶-1个的电流源单元由其所在行，列的控制信号经过特定逻辑来控制打开与否。但这2⁶-1个相同的电流源单元由于匹配的需求并不是简单的按照一行行或一列列依次打开，而是有特定的打开顺序。如图5中从左往右数，物理列的第五列是被打开的第1列，物理列的第四列是被打开的第2列…，从上往下数，物理行的第四行是被打开的第1行，物理行的第五行是被打开的第2行…。先选择第1列，对应行的电流源单元按开关顺序打开，第1列的所有行打开后，再按开关顺序选择另2列，对应行的电流源单元按开关顺序打开…。D11～D6输入码从000001增大到111111依次打开63个电流源单元的顺序如图5，具体解码逻辑的设计可参考文献[1]。从上面描述中可以看到，在目前高速高精度电流舵型数模转换器的实现中，低M位用二进制控制M个电流源单元，电流从I到2^MI，高N位用温度计码控制，即经过行列解码控制2^N-1个相同的电流源单元，电流大小相等均为2^M+1I。决定数模转换器性能的是高N位控制的2^N-1个相同的电流源单元。

在实际的物理实现中，电流源单元间不是完美的完全相同，由于这些不完美造成了电流源单元间的电流大小不一致,彼此间有匹配误差。而现在开关解码顺序一个重要的特点是每个码对应选择的电流源单元被固定了。比如在图5，若D11～D6＝101110，编号1～46的电流源单元被选中。由于每个码对应选择的电流源单元是确定的，匹配误差是固定的，有规律的，所以DAC输出的谐波就会出现，动态性能SFDR就会不好，信号频率越高会越差，如图6。

随着高速高精度应用的迅速发展，电流舵型数模转换器的速度精度也在不断提高，目前最高已经出现精度高达16bit,1GHz转换速率的转换器。对高频信号的SFDR指标要求也越来越高，比如通信。现在通用的开关解码方式是高N位用温度计码控制2^N-1个相同的电流源单元，低M位用二进制码控制。为了减小高2^N-1个电流源单元的匹配误差，往往会把这些电流源单元在物理实现上集中放在一起，形成一个矩形的阵列。现在通用的解码方法是使用特定的电流源单元开关顺序来最大限度的消除匹配误差。以图5中为例介绍目前最常用的开关顺序。

在高速DAC的应用中，为了使输入的高频信号性能好，就必须要求每个电流源单元的寄生电容小。而为了使电流源单元的寄生电容小，就只能让电流源单元的面积小。然而电流源单元面积小后，彼此间的匹配误差就会大。当电流源单元矩阵的开关顺序被固定后，每个DAC的输入码对应的电流源单元选取就固定了，其对应电流源单元带来的匹配误差就确定了。而这种确定的电流源单元带来的匹配误差将会使输出的DAC信号引入谐波。从而使SFDR这个异常重要的动态性能指标很差，如图6。

目前为了解决电流源单元面积减小而带来匹配差，进而影响SFDR性能的矛盾，一般会采用以下两种方法：

1).使用更加复杂的电流源单元排列方法，更复杂的电流源单元开关顺序减小匹配误差如Q²walk方法。由此带来的弊端是，更复杂的解码逻辑，更长的解码路径，更大的寄生电容，更复杂的连线，这些都将降低电流舵型数模转换器的最大工作速率，而无法满足高速应用。

2).使用静态校正的办法，引入特殊工艺，如熔丝(fuse)工艺，在芯片生产后对每颗芯片的每个DAC编码进行测试，根据测试结果来熔断熔丝，调整电流源单元的电流值，尽量减小匹配误差。但是这种方法，使工艺复杂，测试过程复杂繁琐，很耗测试时间，增加很大的测试成本。

文献[1]T.Miki,Y.Nakamura,M.Nakaya,S.Asai,Y.Akasaka,and Y.Horiba,“An80-MHz 8-bit CMOS D/A converter,”IEEE J.Solid-State Circuits,vol.SC-21,no.6,pp.983–988,Dec.1986.

发明内容

针对目前的现有技术的弊端，本发明的主要目的是在标准CMOS工艺中，在传统的高位使用相等电流源单元、电流源单元形成矩阵、行列解码打开的设计基础上，改变电流源单元的开关顺序，使之呈随机性，不固定。简单的改变行列解码逻辑，依然可以保持电流舵型数模转换器的高速特性，满足高速应用。然而由于开关顺序的随机性，即使相同的DAC输入代码，每次输入选取的电流源单元会不同，从而使电流源单元引入的匹配误差是随机的。把原来固定的匹配误差引入的谐波能量转换成了随机的白噪声，从而提高了SFDR,如图7所示。

为达到以上目的，本发明采用的技术方案是：

一种电流舵型数模转换器高位电流源单元开关解码电路，设置在电流舵型数模转换器的高位电流源单元组成的矩阵上，包括随机列解码电路和随机行解码电路，能够根据电流舵型数模转换器的DAC输入码的高电位bit信号产生随机列解码信号和随机行解码信号，使得所述矩阵中与所述随机列解码信号、随机行解码信号相对应的高位电流源单元打开；每次根据所述DAC输入码的高电位bit信号产生的所述随机列解码信号、随机行解码信号均不相同，打开的所述高位电流源单元也不相同，从而提高所述电流舵型数模转换器的无杂散动态范围SFDR的性能，所述无杂散动态范围SFDR是指输入信号能量和最大失真能量的差值。

进一步，

所述矩阵为2ⁿ¹×2ⁿ²矩阵，所述n1≥3，所述n2≥3；

所述DAC输入码的高电位bit信号包括输入到所述随机列解码电路中的最高位n1bit信号和输入到所述随机行解码电路中的次高位n2 bit信号，所述n1≥3，所述n2≥3；所述高电位bit信号为n位，所述n＝n1+n2；

所述高电位bit信号采用温度计码控制，所述电流舵型数模转换器的所述DAC输入码的低电位bit信号采用2进制码控制。

进一步，

所述随机列解码电路包括第一PRNG电路，若干个MUX选择器和若干个与门电路；

所述随机列解码电路接受所述最高位n1 bit信号，并根据所述最高位n1 bit信号产生并输出所述随机列解码信号，所述随机列解码信号为2ⁿ¹个COL_SEL信号和2ⁿ¹个COL信号；每个所述COL_SEL信号、COL信号对应所述矩阵中的一个列；所述n1≥3；

当所述COL信号为高电平时，对应的所述列中的高位电流源单元全部打开；

当所述COL_SEL信号为高电平时，对应的所述列中的高位电流源单元能够根据所述随机行解码电路产生的所述随机行解码信号被打开；

全部所述COL_SEL信号中只有一个是高电平，该高电平的所述COL_SEL信号对应的列与高电平的所述COL信号对应的列不相同。

更进一步，

所述随机行解码电路包括第二PRNG电路，若干个MUX选择器；

所述随机行解码电路接受所述次高位n2 bit信号，并根据所述次高位n2 bit信号产生并输出所述随机行解码信号，所述随机行解码信号为2ⁿ²个ROW信号；每个所述ROW信号对应所述矩阵中的一个行；所述n2≥3；

当所述ROW信号为高电平时，对应的所述行中的高位电流源单元如果同时也处于高电平的所述COL_SEL信号相对应的列中，则该高位电流源单元被打开。

进一步，

所述随机列解码电路、随机行解码电路采用标准的CMOS工艺。

为达到以上目的，本发明还公开了一种用于以上所述电流舵型数模转换器高位电流源单元开关解码电路的电流舵型数模转换器高位电流源单元开关解码方法，用于所述电流舵型数模转换器的高位电流源单元组成的所述矩阵上，所述矩阵为2ⁿ¹×2ⁿ²矩阵，所述n1≥3，所述n2≥3，包括以下步骤：

(S1)根据所述电流舵型数模转换器的所述DAC输入码的所述高电位bit信号产生随机列解码信号；

(S2)根据所述电流舵型数模转换器的所述DAC输入码的所述高电位bit信号产生随机行解码信号；

(S3)根据所述随机列解码信号、随机行解码信号打开所述矩阵中的所述高位电流源单元；

所述高电位bit信号为n位，所述n＝n1+n2，所述n1≥3，所述n2≥3。

进一步，

所述步骤(S1)中产生所述随机列解码信号的所述高电位bit信号为最高位n1 bit信号，所述步骤(S2)中产生所述随机行解码信号的所述高电位bit信号为次高位n2 bit信号，所述n1≥3，所述n2≥3。

进一步，

在所述步骤(S1)中，所述随机列解码信号为2ⁿ¹个COL_SEL信号和2ⁿ¹个COL信号，所述n1≥3；每个所述COL_SEL信号、COL信号对应所述矩阵中的一个列；在所述步骤(S2)中，所述随机行解码信号为2ⁿ²个ROW信号，所述n2≥3；每个所述ROW信号对应所述矩阵中的一个行。

更进一步，

在所述步骤(S3)中，

当所述COL信号为高电平时，对应的所述列中的高位电流源单元全部打开；

当所述COL_SEL信号为高电平时，对应的所述列中的高位电流源单元能够根据所述随机行解码电路产生的所述随机行解码信号被打开；

全部所述COL_SEL信号中只有一个是高电平，该高电平的所述COL_SEL信号对应的列与高电平的所述COL信号对应的列不相同；

当所述ROW信号为高电平时，对应的所述行中的高位电流源单元如果同时也处于高电平的所述COL_SEL信号相对应的列中，则该高位电流源单元被打开。

本发明的有益效果在于：

1.依然使用传统的高电位电流源单元组成的矩阵，简单的改变行列解码逻辑，不增大高电位电流源单元的面积，由此不增大芯片面积，功耗，保持电流舵型数模转换器天然的高速特性，满足高速应用。

2.由于开关顺序的随机性，使得高电位电流源单元选取随机性，固有的电流源单元匹配误差带来的谐波能量被打散转换成了类似量化误差的白噪声，从而大幅提高了动态性能指标SFDR。

3.不使用特殊工艺步骤，依然使用标准的CMOS工艺，方便和大规模数字电路进行集成。

附图说明

图1是背景技术中使用2进制的方法控制电流源单元的电流舵型数模转换器的电路简图；

图2是背景技术中使用温度计码(thermometer code)控制所有电流源单元的电流舵型数模转换器的电路简图；

图3是背景技术中同时使用2进制的方法控制低位电流源单元和温度计码(thermometer code)控制高位电流源单元的电流舵型数模转换器的电路简图；

图4是背景技术中采用传统行、列解码方式控制的高位电流源单元矩阵的示意图(也即是采用图3中的2进制的方法控制低位电流源单元和温度计码方法进行控制高位电流源单元)；

图5是图4中高位电流源单元矩阵的解码开关顺序示意图；

图6是图4中采用传统行、列解码方式控制高位电流源单元矩阵的DAC输出信号无杂散动态范围(SFDR)的示意图；

图7是图14中采本发明所提供的随机行、列解码方式控制高位电流源单元矩阵的DAC输出信号无杂散动态范围(SFDR)的示意图，与图6中的传统方式相比提高了SFDR；

图8是本发明所提供的随机行解码电路和随机列解码电路中的选择器MUX的示意图；

图9是本发明所提供的随机列解码电路中的生成COL_SEL信号的逻辑图；

图10是本发明所提供的随机列解码电路中的生成COL信号的电路图；

图11是本发明所提供的随机行解码电路(生成ROW信号)的电路图；

图12是PRNG电路的电路图；

图13是图12中的PRNG电路所输出的信号Q17的一段波形；

图14是本发明具体实施方式中采用本发明所提供的电流舵型数模转换器高位电流源单元开关解码电路及方法控制的高位电流源单元矩阵的示意图；

图15是图14中的高位电流源单元矩阵的中每个电流源单元的开关控制逻辑图；

图16是背景技术中的电流舵型数模转换器(采用传统行、列解码方式控制的高位电流源单元矩阵)的输出信号频谱图(利用MATLAB软件建模得到)；

图17是本发明具体实施方式中采用本发明所提供的电流舵型数模转换器高位电流源单元开关解码电路及方法控制的电流舵型数模转换器的输出信号频谱图(利用MATLAB软件建模得到)；

具体实施方式

下面结合附图和实施例对本发明作进一步描述。

本发明提供的一种电流舵型数模转换器高位电流源单元开关解码电路，设置在电流舵型数模转换器的高位电流源单元组成的矩阵上，包括随机列解码电路和随机行解码电路，能够根据电流舵型数模转换器的DAC输入码的高电位bit信号产生随机列解码信号和随机行解码信号，使得矩阵中与随机列解码信号、随机行解码信号相对应的高位电流源单元打开。每次根据DAC输入码的高电位bit信号产生的随机列解码信号、随机行解码信号均不相同，打开的高位电流源单元也不相同，从而提高电流舵型数模转换器的无杂散动态范围SFDR的性能，无杂散动态范围SFDR是指输入信号能量和最大失真能量的差值。

矩阵为2ⁿ¹×2ⁿ²矩阵(也就是2ⁿ¹×2ⁿ²个高位电流源单元排成的2ⁿ¹×2ⁿ²矩阵，n1、n2既可以相等也可以不相等)，DAC输入码的高电位bit信号包括输入到随机列解码电路中的最高位n1 bit信号和输入到随机行解码电路中的次高位n2 bit信号，n1≥3，n2≥3，n1、n2既可以相等也可以不相等；高电位bit信号采用温度计码控制，电流舵型数模转换器的DAC输入码的低电位bit信号采用2进制码控制，高电位bit信号为n位，n＝n1+n2。

随机列解码电路包括第一PRNG电路，若干个MUX选择器和若干个与门电路；

随机列解码电路接受最高位n1 bit信号，并根据最高位n1 bit信号产生并输出随机列解码信号，随机列解码信号为2ⁿ¹个COL_SEL信号和2ⁿ¹个COL信号；每个COL_SEL信号、COL信号对应矩阵中的一个列，n1≥3；

当COL信号为高电平时，对应的列中的高位电流源单元全部打开；

当COL_SEL信号为高电平时，对应的列中的高位电流源单元能够根据随机行解码电路产生的随机行解码信号被打开；

全部COL_SEL信号中只有一个是高电平，该高电平的COL_SEL信号对应的列与高电平的COL信号对应的列不相同。也就是说矩阵中的每个列均由一个COL_SEL信号和一个COL信号控制，且同一个列上的COL_SEL信号和COL信号不会同时为高电位，所有列中只有一列是处于COL_SEL信号为高电位、COL信号为低电位的情况。

随机行解码电路包括第二PRNG电路和若干个MUX选择器；

随机行解码电路接受次高位n2 bit信号，并根据次高位n2 bit信号产生并输出随机行解码信号，随机行解码信号为2ⁿ²个ROW信号；每个ROW信号对应矩阵中的一个行；n2≥3；

当ROW信号为高电平时，对应的行中的高位电流源单元如果同时也处于高电平的COL_SEL信号相对应的列中，则该高位电流源单元被打开。也就是说当矩阵中的一个高位电流源单元，即处于一个COL_SEL信号为高电平的列中又处于一个ROW信号为高电位的行中，则该高位电流源单元被打开。

随机列解码电路、随机行解码电路采用标准的CMOS工艺。

本发明还公开了用于上述电流舵型数模转换器高位电流源单元开关解码电路的一种电流舵型数模转换器高位电流源单元开关解码方法，用于电流舵型数模转换器的高位电流源单元组成的矩阵上，矩阵为2ⁿ¹×2ⁿ²矩阵，n1≥3，n2≥3，包括如下步骤：

步骤S1，根据电流舵型数模转换器的DAC输入码的高电位bit信号产生随机列解码信号；产生随机列解码信号的高电位bit信号为最高位n1bit信号，最高位n1 bit信号为n1位，n1≥3；随机列解码信号为2ⁿ¹个COL_SEL信号和2ⁿ¹个COL信号，n1≥3；每个COL_SEL信号、COL信号对应矩阵中的一个列；

步骤S2，根据电流舵型数模转换器的DAC输入码的高电位bit信号产生随机行解码信号；产生随机行解码信号的高电位bit信号为次高位n2bit信号，次高位n2 bit信号为n2位，n2≥3；随机行解码信号为2ⁿ²个ROW信号，n2≥3；每个ROW信号对应矩阵中的一个行；

步骤S3，根据随机列解码信号、随机行解码信号打开矩阵中的高位电流源单元；

当COL信号为高电平时，对应的列中的高位电流源单元全部打开；

当COL_SEL信号为高电平时，对应的列中的高位电流源单元能够根据随机行解码电路产生的随机行解码信号被打开；

全部COL_SEL信号中只有一个是高电平，该高电平的COL_SEL信号对应的列与高电平的COL信号对应的列不相同；

当ROW信号为高电平时，对应的行中的高位电流源单元如果同时也处于高电平的COL_SEL信号相对应的列中，则该高位电流源单元被打开。

实施例

为使本发明的目的、技术方案和优点更加清楚明白，下面将结合一个输入为D11～D0的12bit DAC为实例对本发明的具体实施方式进行详细说明。

本发明的主要目的是在标准CMOS工艺中，在保持传统的高位电流源单元使用矩阵架构的设计基础上，简单改变行列解码逻辑，保持电流舵型数模转换器的高速特性。在满足高速应用的前提下，通过改变电流源单元的开关顺序，使选取的电流源单元具有随机性。以高6位电流源单元解码为例，高6位电流源单元是由64个相同的电流源单元构成，排成8X8的矩阵阵列，这点和传统的方法一致。解码方式也是行、列解码,根据行、列解码得到的信息来选择对应行、列的电流源单元打开,具体的行、列解码方法如下面描述。

随机列解码电路如图8-10所示。MUX是选择器，其功能是二选一，如图8，包括第一数据输入端A和第二数据输入端B，一个选择输入端S，一个输出端C，当选择信号S为高时，输出信号A，当选择信号S为低时，输出信号B。PRNG(pseudo-random number generator)是伪随机数生成电路，有多种方法实现,一种具体的实现电路如图12所示。PRNG2，PRNG1，PRNG0是从第一PRNG电路里D触发器(DFF)输出Q0～Q17信号中抽取3个，都是0，1不停变化的伪随机数。Q17的一段波形如图13所示。PRNG2，PRNG1，PRNG0信号经过特定逻辑操作后,如图9，生成COL_SEL1～COL_SEL8信号,这些信号里有且只有一个会是高电平，高电平选择某列让随机行解码打开其列上对应行的电流源单元。D11～D9及LOW信号(LOW即该信号一直置低电平，D11～D9就是DAC输入码中的最高位n1 bit信号，n1＝3)，根据PRNG2，PRNG1，PRNG0的随机值，通过选择器MUX的逻辑操作，生成信号COL1～COL8。COL1～COL8信号的高电平会打开电流源单元矩阵对应列的全列电流源单元，比如当D11～D9＝010,PRNG2PRNG1PRNG0＝101,则COL1～COL8＝00000011,COL_SEL1～COL_SEL8＝01000000。COL7，COL8信号为高显示第7,8列电流源单元全打开。COL_SEL2为高电平显示第2列电流源单元中会根据随机行解码结果决定该列上哪些行的电流源单元打开。(在图10中，选择器MUX8的第一数据输入端输入LOW信号，第二数据输入端输入D11信号，输出端输出M18信号；选择器MUX16的第一数据输入端输入选择器MUX8输出的M18信号，第二数据输入端输入选择器MUX6输出的M16信号，输出端输出M28信号；其他选择器MUX的输入输出情况以此类推。)

随机行解码电路如图11所示，类似随机列解码电路，把输入的DAC码中的D8～D6，及LOW信号(LOW即该信号一直置低电平，D8～D6就是DAC输入码中的次高位n2 bit信号，n2＝3，也就是说D11～D0信号中的最高3位D11、D10、D9后面的三位)根据PRNG5，PRNG4，PRNG3的随机值，通过选择器MUX逻辑操作生成信号ROW1～ROW8。ROW1～ROW8信号的高电平会打开列解码逻辑中COL_SEL1～COL_SEL8信号里为高电平对应列的电流源单元。PRNG5，PRNG4，PRNG3是从图12显示的第二PRNG电路里Q0～Q17中抽取3个，都是0，1不停变化的伪随机数。比如D8～D6＝011,PRNG5PRNG4PRNG3＝110,则ROW1～ROW8＝00000111。打开对应列的6,7,8行3个电流源单元。(在图11显示的随机列解码电路中，选择器MUX32的第一数据输入端输入LOW信号，第二数据输入端输入D8信号，输出端输出M18信号；选择器MUX40的第一数据输入端输入选择器MUX32输出的M18信号，第二数据输入端输入选择器MUX30输出的M16信号，输出端输出M28信号；其他选择器MUX的输入输出情况以此类推。)

设有随机列解码电路和随机行解码电路的高位电流源单元矩阵的电路如图14,高位电流源单元矩阵中每个电流源单元的开关控制逻辑就是把随机列解码信号(包括COL1～COL8、COL_SEL1～COL_SEL8)和随机行解码信号(包括ROW1～ROW8),经过逻辑运算SWnm＝(ROWn&COL_SELm)|COLm(如图15所示)来控制。SWnm为高电平则其对应矩阵中的第n行第m列的电流源单元打开。

为了方便理解整个行列解码过程，现举个例子，当12bit DAC的高6bit输入D11～D6＝101110，则需要打开46个电流源单元。(根据最高位n1 bit信号，n1＝3，也就是D11～D9＝101)第一PRNG电路生成PRNG2PRNG1PRNG0＝110,(根据次高位n2 bit信号，n2＝3，也就是D8～D6＝110)第二PRNG电路生成PRNG5PRNG4PRNG3＝101，从随机列解码电路可以得到COL1～COL8＝01111001，COL_SEL1～COL_SEL8＝10000000,从随机行解码电路可以得到ROW1～ROW8＝00111111。所以选择电流源单元阵列中的2,3,4,5,8整列，40个电流源单元，加上第1列的3,4,5,6,7,8行6个电流源单元。如果下次DAC的高6bit输入D11～D6＝101110不变，但是第一PRNG电路生成PRNG2PRNG1PRNG0＝101,第二PRNG电路生成PRNG5PRNG4PRNG3＝110，从随机列解码电路可以得到COL1～COL8＝10111100，COL_SEL1～COL_SEL8＝01000000,从随机行解码电路可以得到ROW1～ROW8＝01111110。所以选择电流源单元阵列中的1,3,4,5,6整列，40个电流源单元，加上第2列的2,3,4,5,6,7行6个电流源单元。可以看出虽然DAC的高6位输入相同，但是打开的高位电流源单元不同。

12bit DAC的低6位D5～D0对DAC整体性能影响不大,依然使用传统的二进制方法来选择电流源单元。

本发明所提供的电流舵型数模转换器高位电流源单元开关解码电路及方法中的解码方式可以扩展到任意电流源单元矩阵阵列,如对于14,16bit DAC，高8位用相同的电流源单元，电流源单元构成16X16的矩阵。随机行、列解码电路各需要4bit的PRNG信号。随机列解码电路利用4bit的PRNG信号和高4bit输入码(n1＝4)，来生成COL1～COL16,COL_SEL1～COL_SEL16信号,随机行解码电路利用4bit的PRNG信号和次高4bit输入码(n2＝4)，生成ROW1～ROW16信号，来选择电流源单元矩阵中COL_SEL1～COL_SEL16信号为高的列对应行电流源单元被打开。电流源矩阵中电流源单元打开的控制逻辑依然为SWnm＝(ROWn&COL_SELm)|COLm，SWnm为高电平则其对应第n行第m列的电流源单元打开。低位码对DAC整体性能影响不大,依然使用传统的二进制方法来选择电流源单元。

用MATLAB软件建模，让电流源单元之间有一定的匹配误差，分别用传统固定开关顺序和本发明所提供的随机开关顺序两种方案进行仿真和频谱分析。传统固定开关顺序DAC输出信号频谱如图16所示，信噪比SINAD为62.63dB，无杂散动态范围SFDR为63.79dB，其中二次谐波信号的能量非常的突出，导致了SFDR性能不好。本发明的随机开关顺序DAC输出信号频谱如图17所示，可以清楚的看到，谐波能量不突出，而是被分散成类似量化噪声的白噪声，从而使SFDR大幅提高，为85.37dB，整整提高了21.58dB。同时也注意到频谱的噪声底部值有抬升，进一步说明了谐波能量被打散，提高了底噪值，导致信噪比SINAD略有下降，为61.56dB。从仿真看采用本发明的方法能大幅提高无杂散动态范围SFDR的性能。

本发明所述的装置并不限于具体实施方式中所述的实施例，本领域技术人员根据本发明的技术方案得出其他的实施方式，同样属于本发明的技术创新范围。

Claims (9)

1.一种电流舵型数模转换器高位电流源单元开关解码电路，设置在电流舵型数模转换器的高位电流源单元组成的矩阵上，其特征是：包括随机列解码电路和随机行解码电路，能够根据电流舵型数模转换器的DAC输入码的高电位bit信号产生随机列解码信号和随机行解码信号，使得所述矩阵中与所述随机列解码信号、随机行解码信号相对应的高位电流源单元打开；每次根据所述DAC输入码的高电位bit信号产生的所述随机列解码信号、随机行解码信号均不相同，打开的所述高位电流源单元也不相同，从而提高所述电流舵型数模转换器的无杂散动态范围SFDR的性能，所述无杂散动态范围SFDR是指输入信号能量和最大失真能量的差值。

2.如权利要求1所述的电流舵型数模转换器高位电流源单元开关解码电路，其特征是：

所述矩阵为2ⁿ¹×2ⁿ²矩阵，所述n1≥3，所述n2≥3；

所述DAC输入码的高电位bit信号包括输入到所述随机列解码电路中的最高位n1bit信号和输入到所述随机行解码电路中的次高位n2bit信号，所述n1≥3，所述n2≥3；所述高电位bit信号为n位，所述n＝n1+n2；

所述高电位bit信号采用温度计码控制，所述电流舵型数模转换器的所述DAC输入码的低电位bit信号采用2进制码控制。

3.如权利要求2所述的电流舵型数模转换器高位电流源单元开关解码电路，其特征是：

所述随机列解码电路包括第一PRNG电路,若干个MUX选择器和若干个与门电路；

所述随机列解码电路接受所述最高位n1bit信号，并根据所述最高位n1bit信号产生并输出所述随机列解码信号，所述随机列解码信号为2ⁿ¹个COL_SEL信号和2ⁿ¹个COL信号；每个所述COL_SEL信号、COL信号对应所述矩阵中的一个列；所述n1≥3；

当所述COL信号为高电平时，对应的所述列中的高位电流源单元全部打开；

当所述COL_SEL信号为高电平时，对应的所述列中的高位电流源单元能够根据所述随机行解码电路产生的所述随机行解码信号被打开；

全部所述COL_SEL信号中只有一个是高电平，该高电平的所述COL_SEL信号对应的列与高电平的所述COL信号对应的列不相同。

4.如权利要求3所述的电流舵型数模转换器高位电流源单元开关解码电路，其特征是：

所述随机行解码电路包括第二PRNG电路,若干个MUX选择器；

所述随机行解码电路接受所述次高位n2bit信号，并根据所述次高位n2bit信号产生并输出所述随机行解码信号，所述随机行解码信号为2ⁿ²个ROW信号；每个所述ROW信号对应所述矩阵中的一个行；所述n2≥3；

当所述ROW信号为高电平时，对应的所述行中的高位电流源单元如果同时也处于高电平的所述COL_SEL信号相对应的列中，则该高位电流源单元被打开。

5.如权利要求1所述的电流舵型数模转换器高位电流源单元开关解码电路，其特征是：所述随机列解码电路、随机行解码电路采用标准的CMOS工艺。

6.一种用于权利要求1-5任一项所述电流舵型数模转换器高位电流源单元开关解码电路的电流舵型数模转换器高位电流源单元开关解码方法，用于所述电流舵型数模转换器的高位电流源单元组成的所述矩阵上，其特征是：所述矩阵为2ⁿ¹×2ⁿ²矩阵，所述n1≥3，所述n2≥3，包括以下步骤：

(S1)根据所述电流舵型数模转换器的所述DAC输入码的所述高电位bit信号产生随机列解码信号；

(S2)根据所述电流舵型数模转换器的所述DAC输入码的所述高电位bit信号产生随机行解码信号；

(S3)根据所述随机列解码信号、随机行解码信号打开所述矩阵中的所述高位电流源单元；

所述高电位bit信号为n位，所述n＝n1+n2，所述n1≥3，所述n2≥3。

7.如权利要求6所述的电流舵型数模转换器高位电流源单元开关解码方法，其特征是：所述步骤(S1)中产生所述随机列解码信号的所述高电位bit信号为最高位n1bit信号，所述步骤(S2)中产生所述随机行解码信号的所述高电位bit信号为次高位n2bit信号；所述n1≥3，所述n2≥3。

8.如权利要求6所述的所述的电流舵型数模转换器高位电流源单元开关解码方法，其特征是：在所述步骤(S1)中，所述随机列解码信号为2ⁿ¹个COL_SEL信号和2ⁿ¹个COL信号，所述n1≥3；每个所述COL_SEL信号、COL信号对应所述矩阵中的一个列；在所述步骤(S2)中，所述随机行解码信号为2ⁿ²个ROW信号，所述n2≥3；每个所述ROW信号对应所述矩阵中的一个行。

9.如权利要求8所述的所述的电流舵型数模转换器高位电流源单元开关解码方法，其特征是：

在所述步骤(S3)中，

当所述COL信号为高电平时，对应的所述列中的高位电流源单元全部打开；

当所述COL_SEL信号为高电平时，对应的所述列中的高位电流源单元能够根据所述随机行解码电路产生的所述随机行解码信号被打开；

全部所述COL_SEL信号中只有一个是高电平，该高电平的所述COL_SEL信号对应的列与高电平的所述COL信号对应的列不相同；

当所述ROW信号为高电平时，对应的所述行中的高位电流源单元如果同时也处于高电平的所述COL_SEL信号相对应的列中，则该高位电流源单元被打开。