CN105322965B - 具有延迟偏差检测和校准功能的数模转换器 - Google Patents
具有延迟偏差检测和校准功能的数模转换器 Download PDFInfo
- Publication number
- CN105322965B CN105322965B CN201510888096.4A CN201510888096A CN105322965B CN 105322965 B CN105322965 B CN 105322965B CN 201510888096 A CN201510888096 A CN 201510888096A CN 105322965 B CN105322965 B CN 105322965B
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- delay
- analog converter
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 32
- 239000011159 matrix material Substances 0.000 claims description 33
- 238000012952 Resampling Methods 0.000 claims description 8
- 239000013256 coordination polymer Substances 0.000 claims description 6
- 238000005070 sampling Methods 0.000 claims description 6
- 241001269238 Data Species 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 5
- 238000013139 quantization Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 2
- 235000008434 ginseng Nutrition 0.000 claims description 2
- 230000002035 prolonged effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 22
- 230000008569 process Effects 0.000 abstract description 10
- 230000008859 change Effects 0.000 abstract description 9
- 238000013461 design Methods 0.000 description 7
- 230000009123 feedback regulation Effects 0.000 description 5
- 230000033228 biological regulation Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 2
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101001122448 Rattus norvegicus Nociceptin receptor Proteins 0.000 description 2
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种具有延迟偏差检测和校准功能的数模转换器。该数模转换器增加了一路结构与正常数据通路相同的冗余通路，在对待校准通路进行校准时，由冗余通路对待校准通路进行的信号进行处理，从而不需要中断数模转换器的正常工作，极大方便了数模转换器通路的校准。此外，该数模转换器采用反馈调节的方式，对于延迟偏差检测电路的线性度要求较低，易于电路实现，并且还能够校准由温度漂移或工作环境变化所造成的延迟偏差变化及由互连线的长度不一致造成的延迟偏差，具有较强的实用价值和推广应用前景。
Description
技术领域
本发明涉及电子电路技术领域，尤其涉及一种具有延迟偏差检测和校准功能的数模转换器。
背景技术
数模转换器(DAC)是将数字信号转换成模拟信号的电路。在通信***应用中，采用高速、高性能DAC芯片不仅使得***结构大大简化，同时提高了***设计的灵活性和可移植性。正是这个原因，在许多领域，高速、高性能DAC芯片正逐步取代传统模拟电路，成为***解决方案中新的研究热点。这些应用领域包括宽带无线通信、有线电缆宽带数据服务、光纤通信等。在上述应用领域中，高速DAC芯片的性能，尤其是动态性能，是决定***性能的关键因素。
DAC的动态性能(dynamic performance)衡量的是芯片输出信号的频谱质量，主要指标包括无杂散动态范围(SFDR)、三阶交调(IM3)、信号与噪声失真比(SNDR)等。
近年来，随着微电子工艺的发展以及电路设计技术的进步，采样率达到GSps(Sample-per-second)的高速电流舵型(high speed current steering)DAC芯片受到越来越多关注。
对于高速电流舵型DAC芯片而言，通常其动态性能受到以下几个方面因素的影响，包括：电流源失配(mismatch-of-current-sources)、与数据相关的输出阻抗变化(data-dependent-output-resistance-variation)、与数据相关的延迟偏差(data-dependent-delay-variation)等。上述影响因素中，第一个因素(电流源失配)和第二个因素(与数据相关的输出阻抗变化)，已经有成熟的解决方案。对于第三个因素，目前尚无较好的解决方案。延迟偏差是指，由于版图或者晶体管开关速度不一致，所造成的DAC的各个电流开关单元到达输出接点的延迟不同的现象。
对于数据相关的延迟偏差，目前主要有以下几种解决思路：
1、在DAC输出信号路径和时钟路径中采用树形结构，使得时钟到达最后一级D触发器的时刻一致，以及各个电流开关到输出接点的延迟一致。这种方法的缺点在于显著增加了版图的复杂度，寄生电容增大，可能限制时钟频率的提高，并引起DAC的高频性能的降低；另外，这种方法也不能消除最后一级D触发器以及电流开关中，由于晶体管阈值电压失配所引起延迟偏差；
2、采用数字随机归零技术，这种技术消除了各种非理想效应与DAC输入数据的相关性，从而提高SFDR。这种方法的主要缺点在于，输出信号只能为归零码，限制了应用领域；其次，这种方法本质是将谐波失真转换成噪声，信噪比并不会改善。
发明内容
(一)要解决的技术问题
鉴于上述技术问题，本发明提供了一种具有延迟偏差检测和校准功能的数模转换器。
(二)技术方案
本发明具有延迟偏差检测和校准功能的数模转换器包括：开关矩阵4、通路模块、延迟偏差检测电路7和状态机8。其中：开关矩阵4包括：N+1个输入端口和N+1个输出端口，其在选通信号的控制下，将其中之一的输入端口与其中之一的输出端口连通，N≥1。通路模块，包括N条数据通路和1条冗余通路，数据通路和冗余通路的结构相同，均包括一延迟控制单元，且对于每一条通路而言，且其输入端连接至开关矩阵中的一输出端口，其两个输出端分别连接至延迟偏差检测电路的输入端和数模转换器的输出端。延迟偏差检测电路7前端的待比较信号入口连接至N+1条通路共同的校准信号输出端，参考信号入口输入第二参考信号，用于获得待比较信号与参考信号之间的延迟偏差。状态机8后端连接至延迟偏差检测电路，其前端连接至开关矩阵和通路模块，用于：输出选通信号至开关矩阵和通路模块；并利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准。
(三)有益效果
从上述技术方案可以看出，本发明具有延迟偏差检测和校准功能的数模转换器具有以下有益效果：
(1)增加了一路结构与正常数据通路相同的冗余通路，在对待校准通路进行校准时，由冗余通路对待校准通路进行的信号进行处理，从而不需要中断数模转换器的正常工作，极大方便了数模转换器通路的校准；
(2)由温度漂移或工作环境变化所造成的延迟偏差变化，也能及时被校准，从而使DAC长期稳定的保持高性能工作；
(3)由互连线的长度不一致造成的延迟偏差也能被检测和校准，因此在版图设计时，可以按照最短路径互联的原则，从而减小寄生电容，有助于提高时钟频率，实现更高的DAC采样率；
(4)采用反馈调节的方式，延迟偏差检测电路只需要获得延迟偏大或偏小的信息，对于延迟偏差检测电路的线性度要求较低，易于电路实现。
附图说明
图1为根据本发明实施例具有延迟偏差检测和校准功能的数模转换器的结构示意图；
图2为图1所示数模转换器中电流开关单元的结构示意图；
图3为图1所示数模转换器中延迟偏差检测电路的结构示意图。
【符号说明】
1-电流开关单元； 2-数控延时线；
3-重采样D触发器； 4-开关矩阵；
5-第一缓冲放大器； 6-第二缓冲放大器；
7-延迟偏差检测电路 8-状态机；
9-时间差放大器； 10-时间数据转换器。
具体实施方式
本发明采用反馈调节的方式，增加了一路冗余通路，从而实现了数模转换器的延迟偏差检测和校准。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
在本发明的一个示例性实施例中，提供了一种具有延迟偏差检测和校准功能的数模转换器。请参照图1，本实施例具有延迟偏差检测和校准功能的数模转换器包括：
开关矩阵(MUX Array)4，包括：N+1个输入端口、N+1个输出端口，其在选通信号的控制下，可将其中之一的输入端口与其中之一的输出端口连通，N≥1；
通路模块，包括N条数据通路和1条冗余通路，数据通路和冗余通路的结构相同，均包括一延迟控制单元，对于每一条通路而言，其输入端连接至开关矩阵中的一输出端口，其两个输出端连接至延迟偏差检测电路的输出端和数模转换器的输出端；
延迟偏差检测电路7，其前端的待比较信号入口连接至N+1条通路共同的校准信号输出端(CalP/CalN)，参考信号入口输入第二参考信号REF2，用于获得待比较信号与第二参考信号REF2之间的延迟偏差；
状态机8，其后端连接至延迟偏差检测电路，其前端连接至开关矩阵和N+1条通路，用于：
(1)输出选通信号Cal〈N-1：0，REF〉至开关矩阵和N+1条通路，其中，
在开关矩阵中，将待校准通路对应的信号输入冗余通路，将参考信号输入待校准通路，
在N+1条通路的输出端，冗余通路输出的信号作为待校准数据通路的输出信号输出至数模转换器的输出端，待校准通路输出的信号被输出至延迟偏差检测电路；
(2)利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准；
(3)在完成该待校准通路的校准之后，进行下一待校准通路的校准。
可见，本发明中，在通道模块增加了一路冗余通路，该冗余通路与其他的数据通路具有相同的电路结构；在校准过程中，待校准通路的输入端通过开关矩阵连接到参考信号，该通路的输出信号与参考信号进行比较，获得两者之间的延迟差，并完成校准；冗余通道的输入端通过开关矩阵连接到待校准通路对应的输入信号，该通路的输出端连接到数模转换器的输出端；在此过程中其他通路保持正常工作；之后，待校准通路与原数据通路中的一路互换，将新的待校准通路的输出信号与参考信号进行比较校准，由冗余通路代替该通路工作。类似的，可依次对数据开关通路进行校准，直到所有通道延迟都与参考信号对齐。在校准过程中，连接到输出节点的电流开关总数目保持不变，数模转换器输出信号保持正常工作，不会因为校准过程而中断。
需要说明的是，在校准过程中冗余通道自身的延迟偏差也可被校准。在进行冗余通道自身校准时，该通道即为待校准通道，其输入端通过开关矩阵连接到参考信号，输出信号被输出至延迟偏差检测电路与参考信号进行比较，获得两者之间的延迟差，并完成校准；在此过程中其他通路保持正常工作。
由上述分析可知，本实施例数模转换器通过增加了一路结构与正常数据通路相同的冗余通路，在对待校准通路进行校准时，由冗余通路对待校准通路进行的信号进行处理，从而不需要中断数模转换器的正常工作，极大方便了数模转换器通路的校准。
请参照图1，开关矩阵4是一具有(N+1)个输入端口IREF、I0～IN-1；以及(N+1)个输出端口OREF、O0～ON-1，的开关矩阵。其中，第一参考信号REF1输入至输入端口IREF，数据信号B0～BN-1输入至输入端口I0～IN-1；冗余通路连接至输出端口OREF，N条数据通路连接至输出端口O0～ON-1。在控制端口输入的选通信号Cal〈N-1：0，REF〉，在该信号的控制下，可将一输入端口输入的信号输出至任一不冲突的输出端口。
在本实施例中，为简便起见，在未进行校准的情况下，将输入端口IREF与输出端口OREF对应，将输入端口I0～IN-1分别与输出端口O0～ON-1中的相应端口对应。在对第n条通路进行校准时，在选通信号Cal〈N-1：0，REF〉的控制下，将输入端口In与输出端口OREF相连通，使数据信号Bn通过冗余通路进行处理；将输入端口IREF与输出端口On相连通，使参考信号REF1经由校准通路进行处理，进入后续的延迟偏差检测电路。
可以理解的是，本实施例仅给出了一种简便的，易于实现的开关矩阵实现方式。本领域技术人员也可以采用其他的开关矩阵控制方式，此处不对其进行限制。
在通路模块中，包括N条数据通路和1条冗余通路。其中，数据通路和冗余通路的功能虽然不同，但其结构相同。
请参照图1，每一通路包括：重采样D触发器(Re-Sampling DFF)3、数控延时线(Digital-controlled Delay-line)2和电流开关单元(Current Switch)1。对于整个通路模块来讲，其包括：N+1个重采样D触发器(DFFREF、DFF0、DFF1、DFF2、……、DFFn、……、DFFN-3、DFFN-2、DFFN-1)；N+1个数控延时线(TdREF、Td0、Td1、Td2、……、Tdn、……、TdN-3、TdN-2、TdN-1)；以及N+1个电流开关单元(CSREF、CS0、CS1、CS2、……、CSn、……、CSN-3、CSN-2、CSN-1)。
以所述通路模块中的第n条通路为例，其包括：重采样D触发器3，其用于将开关矩阵上相应输出端口(On)输出的信号对齐至采样时钟；数控延时线2，用于将重采样D触发器3输出的信号按照状态机8输入的延时控制信号(Dlyn)进行延时；电流开关单元1，其输入端连接数控延时线的输出端，输出端分别连接至数模转换器输出端或延迟偏差检测电路输入端，其在该条通路对应的选通信号(Caln)的控制下，将单位电流源产生的电流信号输出至数模转换器输出端口或延迟偏差检测电路的输入端口。其中，n＝0，1，……，N-1。
在一条通路中，重采样D触发器3的作用主要是将开关矩阵上相应输出端口输出的信号重新对齐到采样时钟。除了采用D触发器之外，还可以采用锁存器、RS触发器等其他的对齐电路。
本实施例中，采用数控延时线2进行控制，在由状态机8根据延迟偏差检测电路7给出的延迟偏差大小控制数控延时线的延迟值，对通过通路的信号进行延迟调节。
需要说明的是，数控延时线的功能也可以采用模拟延迟单元(Analog DelayCell)实现，虽然模拟延迟单元可以实现连续的调节，但控制电压(或电流)的波动将增加输出信号的抖动(jitter)。采用数控延时线的好处是可以获得更小的抖动，避免DAC信噪比(SNR)的恶化。其中，N+1个数控延时线-TdREF、Td0、Td1、Td2、……、Tdn、……、TdN-3、TdN-2、TdN-1分别由状态机输出的相应的延迟控制信号DlyREF、Dly0、Dly1、Dly2、……、Dlyn、……、DlyN-3、DlyN-2、DlyN-1，即Dly〈N-1:0,REF〉控制。
在一条通路中，电流开关单元1的主要作用是根据输入数字信号和校准控制信号，将单位电流源产生的电流信号输出到对应的节点。本实施例中，电流开关单元采用NMOS电流开关结构，相比于PMOS电流开关结构，其具有更快的开关速度，其电路原理示意图请参照图2。
需要说明的是，为了提高电路的抗干扰性，在每一个电路开关单元采用差分逻辑，即电路开关单元输出至数模转换器输出端为两路差分信号-OP、ON，同样，其输出至延迟偏差检测电路的也为两路差分信号-CP、CN。
请参照图2，以第n条通路中的电流开关单元为例，其包括：
第一NMOS管N1和第二NMOS管N2，两者的源极共同连接电流源，两者的栅极分别连接到输入差分信号-DPn和DNn；
第三NMOS管N3和第四NMOS管N4，两者的源极共同连接至第一NMOS管N1的漏极，两者的栅极分别连接至Caln和第三NMOS管N3的漏极输出信号CN，第四NMOS管N4的漏极输出信号ON；
第五NMOS管N5和第六NMOS管N6，两者的源极共同连接至第二NMOS管N2的漏极，两者的栅极分别连接至Caln和第六NMOS管N6输出信号CP，第五NMOS管N5的漏极输出信号OP；
其中，Caln和分别为通路模块中第n条通路对应的选通信号及其负信号。差分信号对-OP和ON被输出至数模转换器输出端，差分信号对-CP和CN被输出至延迟偏差检测电路。
在校准电路的设计中，主要难点是与高灵敏度的延迟偏差检测电路设计。要鉴别两个存在相位差异的方波信号，传统的解决方案是采用鉴相器。然而，在本发明中进行检测的两个输入信号延迟差为亚ps量级，传统的鉴相器单元很难实现。例如，对于采样率达到4GSps的DAC芯片，为了达到12bit的分辨率精度，其延迟偏差应小于0.1ps。达到为了达到较高的调节精度，延迟偏差检测电路的分辨率需要小于0.1ps。为了克服上述困难，一个可行的方案是采用时间差放大器(TDA)和时间数据转换器(TDC)实现高灵敏度的延迟偏差检测。借助于时间差放大器(TDA)，先将延迟偏差tdi放大至K*tdi，其中K为时间差放大器增益，而后再送到时间数据转换器(TDC)中，对放大后的延迟偏差进行量化，从而降低了对TDC分辨率的要求。
需要说明的是，为了提高延迟偏差检测电路7的检测精度，隔离前后级电路，需要对输入信号进行缓冲放大，差分信号对-CP和CN经过第一缓冲放大器5后被接入延迟偏差检测电路7的待比较信号入口，而第二参考信号REF2经过第二缓冲放大器6后被接入延迟偏差检测电路7的参考信号入口。关于第一缓冲放大器5和第二缓冲放大器6，本领域技术人员应当清楚其功能和设置方式，此处不再详细说明。
请参照图3，延迟偏差检测电路7包括：时间差放大器(TDA)9和时间数据转换器(TDC)10。其中，待比较信号和第二参考信号分别输入时间差放大器的输入端，时间差放大器的输出端连通至时间数据转换器的输入端，而时间数据转换器的输出端连接到状态机。时间差放大器用于放大待比较信号与第二参考信号的延迟偏差。时间数据转换器10用于实现延迟偏差的量化。
时间差放大器用于放大待比较信号与参考信号的延迟偏差。请继续参照图3，图中给出了一种基于RS触发器和异或门的时间差放大器具体实现方法。
与非门NAND1/NAND2与NAND3/NAND4分别构成第一、第二RS触发器；
第一RS触发器的置位端～S1与第一反相器INV1的输出端相连，复位端～R1连接时间差放大器的第二个输入端，该触发器的正负输出端分别连接第一异或门XOR1的两个输入端，该端口同时连接到电容元件，电容值的大小影响时间差放大器的增益；
第二RS触发器的置位端～S2与时间差放大器的第二个输入端相连，复位端～R1连接第二反相器INV2的输出端，该触发器的正负输出端分别连接第二异或门XOR2的两个输入端，该端口同时连接到电容元件，电容值的大小影响时间差放大器的增益；
第一反相器INV1的输入端连接时间差放大器的第一个输入端，输入待比较信号；第二反相器INV2的输入端连接时间差放大器的第二个输入端，输入第二参考信号；
第一异或门XOR1/XOR2的输入端分别与第一、第二RS触发器的正负输出端相连，其输出端为时间差放大器的输出端。
对于该时间差放大器，如果输入信号的时间差很小，当信号的上升沿到来时，触发器将进入亚稳态，触发器退出亚稳态的时间取决于输入信号时间差的大小。TDA的输出信号在退出亚稳态的时刻依次翻转，实现延迟偏差的放大。该时间差放大器可分辨低于0.1ps的延迟差，满足本***的要求。
时间数据转换器10用于将模拟信号形式的延迟偏差量化，得到数字信号形式的延迟偏差(T0～Ti)。请继续参照图3，图中给出了一种时间数据转换器的基本实现方法。在本实施案例中，由于校准***采用反馈调节的方法，对量化位数的要求并不高，兼顾电路的复杂度和校准算法的收敛速度，可采用4bit的量化器。
状态机8，其后端连接至延迟偏差检测电路，其前端连接至开关矩阵和N+1条通路，用于：
(1)输出选通信号Cal〈N-1：0，REF〉至开关矩阵和N+1条通路，其中，在开关矩阵中，将待校准通路对应的信号输入冗余通路，将参考信号输入待校准通路，在N+1条通路的输出端，冗余通路输出的信号作为待校准数据通路的输出信号输出至数模转换器的输出端，待校准通路输出的信号被输出至延迟偏差检测电路；
(2)利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准；
(3)在完成该待校准通路的校准之后，进行下一待校准通路的校准。
由上述分析可知，本实施例数模转换器采用反馈调节的方式，延迟偏差检测电路只需要获得延迟偏大或偏小的信息，对于延迟偏差检测电路的线性度要求较低，易于电路实现，极大的降低了电路设计的难度。
以下介绍本实施例数模转换器的具体工作过程：
(1)数据信号和用于校准的参考信号(方波信号)共同连接到开关矩阵(MUXArray)4；开关矩阵在校准选通信号(Cal<N-1:0，REF>)的控制下，调整输出信号的顺序，将参考信号输送到需要校准的通道，同时将待校准通道的输入信号连接到冗余通道；
(2)待校准通路的原输入信号经过开关矩阵连接到冗余通道，其输出信号连接到数模转换器输出端口；在这个过程中，除了待校准通道和冗余通道外的其他数据通道，保持正常工作模式，其输出信号均连接到数模转换器输出端口；
(3)参考信号REF1经过待校准通路的重采样D触发器3、数控延时线2和电流开关单元1后，通过第一缓冲放大器5连接到延迟偏差检测电路7的一个输入端，第二参考信号REF2通过第二缓冲放大器6连接到延迟偏差检测电路的另一个输入端，该第二参考信号REF2由第一参考信号REF1经过延时电路产生；
(4)延迟偏差检测电路7对比两个输入信号的延迟偏差，并对偏差的值进行量化。之后，状态机8根据延迟偏差的大小调节数控延时线，并在完成调节后再次检测延迟偏差的大小，反复多次，直到检测电路无法检出延迟偏差或小于设定的门限值；
(5)待检测通道校准完成后，该通路与原数据通路中的一路互换，对新的待校准通路进行校准，由冗余通路代替新的待校准通路工作。类似的，可依次对数据开关通路进行校准，直到所有通道延迟都与第二参考信号REF2对齐。在各个通道依次完成校准后，所有电流开关单元的输出延迟均与第二参考信号REF2对齐。校准通道切换的过程在一个时钟周期内完成，以保证DAC正常输出，校准过程不需要中断***正常工作。
由上述分析可知，本实施例数模转换器不仅能校准一般的延迟偏差，而且对由温度漂移或工作环境变化所造成的延迟偏差变化、由互连线的长度不一致造成的延迟偏差同样能够进行检测和校准，从而极大的提升了数模转换器的性能。
至此，已经结合附图对本实施例进行了详细描述。依据以上描述，本领域技术人员应当对本发明具有延迟偏差检测和校准功能的数模转换器有了清楚的认识。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换，例如：
(1)MOS晶体管可以用BJT晶体管代替；
(2)D触发器可以用锁存器或RS触发器来代替；
(3)关于时间差放大器与时间数据转换器，本领域技术人员可以根据需要选择其他的结构；
(4)本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值。
综上所述，本发明采用反馈调节的方式，对于延迟偏差检测电路的线性度要求较低，易于电路实现，同时由互连线的长度不一致造成的延迟偏差也能被检测和校准，此外，本发明增加了一路冗余通路，在校准的过程中不需要中断DAC的正常工作，由温度漂移或工作环境变化所造成的延迟偏差变化，也能及时被校准，从而使DAC长期稳定的保持高性能工作，具有较好的推广应用前景。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种具有延迟偏差检测和校准功能的数模转换器，其特征在于，包括：开关矩阵(4)、通路模块、延迟偏差检测电路(7)和状态机(8)，其中：
开关矩阵(4)包括：N+1个输入端口和N+1个输出端口，其在选通信号的控制下，将其中之一的输入端口与其中之一的输出端口连通，N≥1；
通路模块，包括N条数据通路和1条冗余通路，数据通路和冗余通路的结构相同，均包括一延迟控制单元，且对于每一条通路而言，且其输入端连接至开关矩阵中的一输出端口，其两个输出端分别连接至延迟偏差检测电路的输入端和数模转换器的输出端；
延迟偏差检测电路(7)，其前端的待比较信号入口连接至N+1条通路共同的校准信号输出端，参考信号入口输入第二参考信号，用于获得待比较信号与参考信号之间的延迟偏差；
状态机(8)，其后端连接至延迟偏差检测电路，其前端连接至开关矩阵和通路模块，用于：输出选通信号至开关矩阵和通路模块；并利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准；
其中，所述通路模块中，数据通路和冗余通路中的延时控制单元为数控延时线；对于所述通路模块中的第n条通路，其包括：
对齐电路，用于将开关矩阵上相应输出端口(On)输出的信号对齐至采样时钟；
所述数控延时线，用于将对齐电路输出的信号按照状态机(8)输入的延时控制信号(Dlyn)进行延时；
电流开关单元，其输入端连接数控延时线的输出端，输出端分别连接至数模转换器输出端或延迟偏差检测电路输入端，其在该条通路对应的选通信号(Caln)的控制下，将单位电流源产生的电流信号输出至数模转换器输出端口或延迟偏差检测电路的输入端口；
其中，n＝0，1，……，N-1。
2.根据权利要求1所述的数模转换器，其特征在于，所述状态机输出选通信号至开关矩阵和通路模块；
所述开关矩阵在选通信号的控制下，将待校准通路对应的信号输入冗余通路，将第一参考信号输入待校准通路；
所述通路模块在选通信号的控制下完成如下操作：将冗余通路输出的信号代替待校准数据通路的输出信号输出至数模转换器的输出端，将待校准通路输出的信号输出至延迟偏差检测电路。
3.根据权利要求2所述的数模转换器，其特征在于：
所述开关矩阵(4)具有N+1个输入端口IREF、I0～IN-1；以及N+1个输出端口OREF、O0～ON-1，其中，第一参考信号(REF1)输入至输入端口IREF，数据信号B0～BN-1输入至输入端口I0～IN-1；冗余通路连接至输出端口OREF，N条数据通路连接至输出端口O0～ON-1；
其中，在控制端口输入的选通信号Cal〈N-1：0，REF〉的控制下，可将一输入端口输入的信号输出至任一不冲突的输出端口。
4.根据权利要求3所述的数模转换器，其特征在于：
在未进行校准的情况下，将输入端口IREF与输出端口OREF对应，将输入端口I0～IN-1分别与输出端口O0～ON-1中的相应端口对应；
在对第n条通路进行校准时，在选通信号Cal〈N-1：0，REF〉的控制下，将输入端口In与输出端口OREF相连通，使数据信号Bn通过冗余通路进行处理，并输出至数模转换器的输出端；将输入端口IREF与输出端口On相连通，使第一参考信号(REF1)经由待校准通路进入后续的延迟偏差检测电路；
其中，n＝0，1，……，N-1。
5.根据权利要求1所述的数模转换器，其特征在于，所述对齐电路为重采样D触发器、锁存器或RS触发器。
6.根据权利要求1所述的数模转换器，其特征在于，所述电流开关单元包括：
第一NMOS管(N1)和第二NMOS管(N2)，两者的源极共同连接电流源，两者的栅极分别连接到输入差分信号DPn和DNn；
第三NMOS管(N3)和第四NMOS管(N4)，两者的源极共同连接至第一NMOS管(N1)的漏极，两者的栅极分别连接至选通信号Caln和第三NMOS管(N3)的漏极输出信号CN，第四NMOS管(N4)的漏极输出信号ON；
第五NMOS管(N5)和第六NMOS管(N6)，两者的源极共同连接至第二NMOS管(N2)的漏极，两者的栅极分别连接至选通信号Caln和第六NMOS管(N6)输出信号CP，第五NMOS管(N5)的漏极输出信号OP；
其中，Caln和分别为通路模块中第n条通路对应的选通信号及其负信号，差分信号对OP和ON被输出至数模转换器输出端，差分信号对CP和CN被输出至延迟偏差检测电路。
7.根据权利要求1至6中任一项所述的数模转换器，其特征在于，所述延迟偏差检测电路包括：
时间差放大器(9)，其前端的待比较信号入口连接至N+1条通路共同的校准信号输出端，输入待比较信号；参考信号入口输入第二参考信号，用于放大待比较信号与第二参考信号的延迟偏差；
时间数据转换器(10)，其前端连接至时间差放大器(9)，其后端连接至状态机(8)，用于实现延迟偏差的量化，并把量化后的延迟偏差发送至状态机；
其中，所述第二参考信号由第一参考信号经过延时产生。
8.根据权利要求7所述的数模转换器，其特征在于，所述时间差放大器(9)包括：
第一反相器(INV1)和第二反相器(INV2)，两者的输入端分别输入待比较信号和第二参考信号；
第一RS触发器，其置位端(～S1)与第一反相器(INV1)的输出端相连接，其复位端(～R1)输入第二参考信号；
第二RS触发器，其置位端(～S1)输入第二参考信号，其复位端(～R1)与第二反相器(INV2)的输出端相连接；
第一异或门(XOR1)，其两输入端分别与第一RS触发器的正、负输出端相连，其输出端作为时间差放大器的第一输出端；
第二异或门(XOR2)，其两输入端分别与第二RS触发器的正、负输出端相连，其输出端作为时间差放大器的第二输出端。
9.根据权利要求1至6中任一项所述的数模转换器，其特征在于，
所述状态机(8)，还用于在完成当前待校准通路的校准之后，进行下一待校准通路的校准。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510888096.4A CN105322965B (zh) | 2015-12-07 | 2015-12-07 | 具有延迟偏差检测和校准功能的数模转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510888096.4A CN105322965B (zh) | 2015-12-07 | 2015-12-07 | 具有延迟偏差检测和校准功能的数模转换器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105322965A CN105322965A (zh) | 2016-02-10 |
| CN105322965B true CN105322965B (zh) | 2017-09-08 |
Family
ID=55249660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510888096.4A Active CN105322965B (zh) | 2015-12-07 | 2015-12-07 | 具有延迟偏差检测和校准功能的数模转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105322965B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017096503A1 (zh) * | 2015-12-07 | 2017-06-15 | 中国科学院微电子研究所 | 具有延迟偏差检测和校准功能的数模转换器 |
| CN113054998B (zh) * | 2019-12-26 | 2023-04-18 | 澜至电子科技（成都）有限公司 | 时间数字转换器的线性校准***、方法及数字锁相环 |
| CN112835338B (zh) * | 2021-01-08 | 2022-05-31 | 杭州和利时自动化有限公司 | 一种通道模块以及控制装置 |
| CN112924849B (zh) * | 2021-01-27 | 2023-02-28 | 胜达克半导体科技(上海)有限公司 | 一种应用于相位调整电路的误差补偿计算方法 |
| CN114665872B (zh) * | 2022-03-28 | 2023-04-07 | 电子科技大学 | 一种基于鉴相器和电荷泵的模拟时延对齐装置及方法 |
| CN115063943B (zh) * | 2022-08-15 | 2022-11-15 | 芯翼信息科技(上海)有限公司 | 基于低功耗模数转换器的烟雾传感器和烟雾检测设备 |
| CN115376263B (zh) * | 2022-08-15 | 2024-03-29 | 芯翼信息科技(上海)有限公司 | 基于高精度比较器的烟雾传感器及烟雾检测设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101299610A (zh) * | 2008-06-16 | 2008-11-05 | 湖南大学 | 一种10位电流舵结构的高速数模转换器 |
| CN102025374A (zh) * | 2010-12-24 | 2011-04-20 | 北京东方计量测试研究所 | 数模转换器的差分非线性误差实时校正的自动校准电路 |
| CN102769470A (zh) * | 2012-07-26 | 2012-11-07 | 浙江大学 | 一种具有时域误差校正功能的电流舵数模转换器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563444B2 (en) * | 2001-03-30 | 2003-05-13 | Iowa State University Research Foundation, Inc. | Apparatus for and method of performing a conversion operation |
| US9154148B2 (en) * | 2013-03-15 | 2015-10-06 | Analog Devices, Inc. | Clock signal error correction in a digital-to-analog converter |
-
2015
- 2015-12-07 CN CN201510888096.4A patent/CN105322965B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101299610A (zh) * | 2008-06-16 | 2008-11-05 | 湖南大学 | 一种10位电流舵结构的高速数模转换器 |
| CN102025374A (zh) * | 2010-12-24 | 2011-04-20 | 北京东方计量测试研究所 | 数模转换器的差分非线性误差实时校正的自动校准电路 |
| CN102769470A (zh) * | 2012-07-26 | 2012-11-07 | 浙江大学 | 一种具有时域误差校正功能的电流舵数模转换器 |
Non-Patent Citations (1)
| Title |
|---|
| 用于高性能电流舵型DAC的数字校准模块;林宇婧等;《复旦学报（自然科学版）》;20130831;第52卷(第4期);第517-525页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105322965A (zh) | 2016-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105322965B (zh) | 具有延迟偏差检测和校准功能的数模转换器 | |
| CN106817131B (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
| Portmann et al. | Power-efficient metastability error reduction in CMOS flash A/D converters | |
| CN107835021B (zh) | 一种可变延时异步时序控制电路及控制方法 | |
| CN102769470B (zh) | 一种具有时域误差校正功能的电流舵数模转换器 | |
| WO2017091928A1 (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
| CN109143832A (zh) | 一种高精度多通道的时间数字转换器 | |
| Ritter et al. | Design considerations for a 6 bit 20 GS/s SiGe BiCMOS flash ADC without track-and-hold | |
| CN108449089A (zh) | 实现数字化校准的电流舵型数模转换器、芯片及通信终端 | |
| KR101680080B1 (ko) | 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc | |
| Juanda et al. | A 10-GS/s 4-bit single-core digital-to-analog converter for cognitive ultrawidebands | |
| Reyes et al. | An energy-efficient hierarchical architecture for time-interleaved SAR ADC | |
| CN104467857B (zh) | 逐次逼近模数转换器*** | |
| CN109361390A (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
| Luo et al. | A 0.9-V 12-bit 100-MS/s 14.6-fJ/conversion-step SAR ADC in 40-nm CMOS | |
| Caragiulo et al. | A 2✖ Time-Interleaved 28-GS/s 8-Bit 0.03-mm 2 Switched-Capacitor DAC in 16-nm FinFET CMOS | |
| Yasin Adıyaman et al. | Time‐interleaved SAR ADC design with background calibration | |
| WO2017096503A1 (zh) | 具有延迟偏差检测和校准功能的数模转换器 | |
| Chou et al. | A low-glitch binary-weighted DAC with delay compensation scheme | |
| Solis et al. | A 4GS/s 8‐bit time‐interleaved SAR ADC with an energy‐efficient architecture in 130 nm CMOS | |
| US20230208427A1 (en) | Successive approximation register analog-to-digital converter | |
| Mattia et al. | 80 GS/s 5.5 ENOB time‐interleaved inverter‐based CMOS track‐and‐hold | |
| CN112910653B (zh) | 一种puf结构 | |
| Faheem et al. | Bio-inspired circuitry of bee-bootstrap and Spider-latch comparator for ultra-low power SAR-ADC | |
| Li et al. | A 14-Bit 2-GS/s DAC with SFDR> 70dB up to 1-GHz in 65-nm CMOS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180904 Address after: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20181107 Address after: 215000 Jiangsu Suzhou Industrial Park 99 Jinji Hu Road 99 Suzhou Nancheng 1 building 505 room Patentee after: Zhongke core (Suzhou) Microelectronics Technology Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Patentee before: Beijing Zhongke micro Investment Management Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190815 Address after: Unit 505, 218 A7 Floor, Xinghu Street, Suzhou Industrial Park, Jiangsu Province Patentee after: ACELA MICRO CO.,LTD. Address before: Room 505, No. 99 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province Patentee before: Zhongke core (Suzhou) Microelectronics Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Room 708-1, Building 1, Northwest District, Suzhou Nanocity, No. 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Free Trade Pilot Zone, Suzhou City, Jiangsu Province, 215124 Patentee after: Xunxin Microelectronics (Suzhou) Co.,Ltd. Address before: 215000 unit 505, a7 / F, 218 Xinghu street, Suzhou Industrial Park, Suzhou City, Jiangsu Province Patentee before: ACELA MICRO CO.,LTD. |
|
| CP03 | Change of name, title or address |