CN107895074A - 一种基于ddr的混合双频数字预失真模型方法 - Google Patents
一种基于ddr的混合双频数字预失真模型方法 Download PDFInfo
- Publication number
- CN107895074A CN107895074A CN201711094230.9A CN201711094230A CN107895074A CN 107895074 A CN107895074 A CN 107895074A CN 201711094230 A CN201711094230 A CN 201711094230A CN 107895074 A CN107895074 A CN 107895074A
- Authority
- CN
- China
- Prior art keywords
- model
- ddr
- double frequency
- frequency
- models
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Analysis (AREA)
- Software Systems (AREA)
- Operations Research (AREA)
- Databases & Information Systems (AREA)
- Algebra (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Amplifiers (AREA)
Abstract
本发明提出了一种基于DDR的混合双频数字预失真模型方法,其包括如下步骤:建立基于间接学***,适用于实际***应用。
Description
技术领域
本发明涉及通信的数字预失真领域,特别涉及一种基于DDR的混合双频数字预失真模型方法。
背景技术
随着移动通信的快速演进,现代无线通信基站应同时支持多种标准的通信制式以满足多元化的用户需求。多频发射机架构具有成本低、体积小、效率高的优势,是最有前景的多标准发射机架构。多频功率放大器(PA)是多频发射机中的关键模块,近年来,针对多频PA的效率增强与线性化方法受到国内外学者的广泛关注,尤其是并发双频的工作模式。
在双频信号并发激励下,PA输出信号表现出比单频情况下更加复杂的失真特性。每个频段附近的失真产物不仅包括该频段信号自身产生的交调失真(IMD),还包括由于同时存在另一个频段信号而产生的互调失真(CMD)。当利用数字预失真(DPD)技术对并发双频PA进行线性化时,传统的单输入单输出预失真器模型由于未考虑互调失真因而性能非常有限,此时每个频段的预失真器应当建模为双输入单输出***,以补偿该频段附近的交调失真和互调失真。
二维记忆多项式(2D-MP)模型是传统记忆多项式(MP)模型在双频信号并发激励情况下的推广,它能够同时补偿带内交调失真、互调失真和记忆效应,具有良好的线性化性能。然而由于2D-MP中引入了互调失真项,模型复杂度相对MP大大增加。此外,为了在现场可编程门阵列(Field Programmable Gate Array,FPGA)中高效地实现预失真器,通常将多项式转化为查找表(Lookup Table,LUT)以降低计算复杂度,而2D-MP的直接实现需要二维LUT,这将占用大量的存储空间,增加DPD***资源开销。通过2D-MP模型的一维LUT实现方案,2D-MP中的运算次序进行优化,在一定程度上减少了资源开销。为了降低2D-MP的模型复杂度,修正的二维记忆多项式模型(20-Modified Memory Polynomial,2D-MMP)形式更加紧凑,已具有与MP相当的模型复杂度,然而2D-MMP关于模型中的包络耦合因子是非线性的,而辨识包络耦合因子具有较高的计算复杂度。简化的二维记忆多项式模型(Simplified 2D-Memory Polynomial,DDR),DDR容易利用一维LUT实现,但由于模型中忽略了大量的互调交叉项,因而建模精度恶化,线性化性能有限。
发明内容
本发明旨在解决现有技术中存在的技术问题,特别创新地提出了一种基于DDR的混合双频数字预失真模型方法。
为了实现本发明的上述目的,本发明提供了一种基于DDR的混合双频数字预失真模型方法,在建立基于间接学习的并发双频DPD***前提下,其包括如下步骤:
S1:建立2D-MP的一维LUT实现;
S2:建立2D-MMP的一维LUT实现;
S3:建立一维LUT的高效并发双频DPD实现方案;
S4:DDR模型的建立过程包含如下步骤:
a:引入动态偏差函数并将动态非线性和静态非线性分离;
b:用ys(n)和yd(n)分别代表模型的静态特性部分和动态特性部分;
c:简化模型的复杂,保证模型的准确度,取r=1,得到的1阶模型;
d:动态偏差函数代入一阶模型,只考虑奇数阶非线性,得到其离散等效基带表达式;
S5:双频数字预失真模型的建立过程包含如下步骤:
a:将具有频率间隔具有频率间隔Δω=2ω的功率放大器输入信号的时间离散等效基带信号表达式代入一阶DDR的离散等效基带表达式;
b:整理位于低频段(-ω)和高频段(ω)的项分别得到其输出信号表达式;
c:建立DB-DDR的表达式;
d:仅包含同阶包络交叉项的新模型;
e:非线性项(M=0,K=5),利用一维LUT实现方案;
S6:建立新模型在FPGA中一维LUT实现方案。
本发明提出了一种基于DDR的混合双频数字预失真模型方法。与DDR模型相比,新模型考虑了同阶包络交叉项的影响,能够更好地补偿并发双频PA中的非线性互调失真,建模精度和线性化性能相对DDR明显提升;同时因为仅仅增加了相同非线性阶数的包络交叉项,新模型仍然容易利用一维LUT实现。仿真与测试结果表明该模型的有效性,显示其在性能和复杂度之间取得了良好的折中。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1是本发明基于DDR的混合双频数字预失真模型方法流程图;
图2是本发明基于间接学习的并发双频DPD***;
图3是本发明提出的新模型在FPGA中一维LUT实现方案;
图4是在频段1仿真各种模型预失真前后输出信号的功率谱比较图;
图5是在频段2仿真各种模型预失真前后输出信号的功率谱比较图;
图6是在频段1经实验测试后仿真各种模型预失真前后PA输出信号功率谱对比图;
图7是是在频段2经实验测后试仿真各种模型预失真前后PA输出信号功率谱对比图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
本发明公开了一种基于DDR的混合双频数字预失真模型方法,如图1所示,首先基于间接学习的并发双频DPD***,其包括如下步骤:
S1:建立2D-MP的一维LUT实现;
S2:建立2D-MMP的一维LUT实现;
S3:建立一维LUT的高效并发双频DPD实现方案;
S4:DDR模型的建立过程包含如下步骤:
a:引入动态偏差函数并将动态非线性和静态非线性分离;
b:用ys(n)和yd(n)分别代表模型的静态特性部分和动态特性部分;
c:简化模型的复杂,保证模型的准确度,取r=1,得到的1阶模型;
d:动态偏差函数代入一阶模型,只考虑奇数阶非线性,得到其离散等效基带表达式;
S5:双频数字预失真模型的建立过程包含如下步骤:
a:将具有频率间隔具有频率间隔Δω=2ω的功率放大器输入信号的时间离散等效基带信号表达式代入一阶DDR的离散等效基带表达式;
b:整理位于低频段(-ω)和高频段(ω)的项分别得到其输出信号表达式;
c:建立DB-DDR的表达式;
d:仅包含同阶包络交叉项的新模型;
e:非线性项(M=0,K=5),利用一维LUT实现方案;
S6:建立新模型在FPGA中一维LUT实现方案。
本发明设计了一种基于DDR的混合双频数字预失真模型,该模型降低了2D-MP的模型复杂度,并通过引入少量的包络交叉项显著改善了DDR的建模精度和线性化性能,在性能和复杂度之间取得了良好的折中,且易于通过一维LUT实现,适用于实际***应用。
本发明采用图2所示的基于间接学习的并发双频DPD***,其中x(n)、y(n)、z(n)分别表示基带输入信号、PA输出信号和预失真信号。对应每个频段的预失真器模块为双输入单输出***,同时利用两个频段的基带信号补偿交调失真和互调失真。一般情况下,虽然双频信号的频率间隔很宽,但是每个频段的信号带宽相对较窄,因此在并发双频DPD***中利用两条发射支路和两条反馈回路实现每个频段数字信号与射频信号的转换。这样,每个频段发射支路的数模转换(Digital to Analog Converter,DAC)速率与反馈回路的模数转换(Analog to Digital Converter,ADC)速率只与对应频段的信号带宽有关,而与双频间隔无关。以下列出2D-MP、2D-MMP、DDR的模型表达式,为简化表述只讨论频段1。
一、本发明二维记忆多项式模型建立步骤如下:
2D-MP模型表达式可由传统MP导出,有同时包含了奇数阶非线性项和偶数阶非线性项以提高建模精度的的2D-MP模型,表达式如下:
其中M和K分别表示记忆深度和非线性阶数。表达式(1)中包含3个求和号,模型参数个数与MP相比大大增加。将式(1)直接转化为LUT实现形式:
实现式(2)需要二维LUT,将消耗大量的硬件资源,为节约硬件成本,可对式(1)做如下变形
本发明将(3)式的运算次序进行优化,优化后的(3)式可利用一维LUT实现,需要的一维LUT数目与模型非线性阶数相关:
2D-MMP模型的k阶非线性项对应二项展开式中各项:
其中i为虚数单位,gk表示包络耦合系数,为了使模型尽量简单,gk取值如下:
其中g(1)为常数。在估计该模型参数时,需要首先估计g(1),期间要进行额外的超定方程求解运算,因而2D-MMP模型参数辨识的计算复杂度较高。表达式(5)中包含两个求和号,模型复杂度已经与MP相当,且容易利用一维LUT实现:
利用一维LUT的高效并发双频DPD实现方案:
该方案对应的模型表达式如下:
本发明为了公平地与其它模型比较,统一按照信号模值寻址。比较式(9)和式(1)容易看出,该模型可看作2D-MP的简化,它忽略了所有同时包含两个频段信号模值的互调失真项。与2D-MP相比,DDR的建模精度和线性化性能恶化。
二、本发明DDR模型建立步骤如下:
DDR模型是一种有效的简化Volterra级数模型,该模型引入动态偏差函数将动态非线性和静态非线性分离,动态偏差函数表达式为
e(n,q)=x(n-q)-x(n) (10)
其中,x(n)为当前时刻的输入信号,x(n-q)为延时了q个数据的输入信号,e(n,q)为二者之间的偏差。
用ys(n)和yd(n)分别代表模型的静态特性部分和动态特性部分,则模型输出为
其中,ak为静态特性部分的系数,wk,r(q1,…,qr)为r阶动态特性部分的系数。K为非线性阶数,为记忆深度。
该模型中,动态特性部分的阶数越高,其对模型的贡献就越小,因此为了简化模型的复杂,并且保证模型的准确度,一般取r=1,得到的1阶模型如下
在限带***中,偶数阶非线性对功率放大器的建模和预失真影响较小,因此我们只考虑奇数阶非线性。将式(10)代入式(12),并只考虑奇数阶非线性,则可得到1阶DDR模型的离散等效基带表达式为
其中,x(n)和y(n)分别为模型的输入信号和输出信号的基带复信号,K为非线性阶数且K取奇数,O为记忆深度,cq,k,1和cq,k,2为1阶DDR模型的系数,(·)*为共辄符号。
三、本发明双频数字预失真新模型建立步骤如下:
在共时双频模式下,具有频率间隔Δω=2ω的功率放大器输入信号的时间离散等效基带信号表达式如下
x(n)=x1(n)e-jwnT+x2(n)ejwnT (14)
其中,x1(n)和x2(n)分别代表低频段和高频段信号复包络,T为采样时间。
将式(14)代入式(13),并整理位于低频段(-ω)和高频段(ω)的项(远离-ω和ω的项可以用射频滤波器滤除,因此此处不予考虑),可得到低频段和高频段的输出信号。对于低频段,输出信号表达式为
同样,高频段输出信号表达式为
由上可得,DB-DDR(Dual-Band Dynamic Deviation Reduction)模型的表达式为
其中,和为DB-DDR模型在i频段的系数。(此时,我们在系数上添加上标“i”。这是因为在实际应用时,将分别提取低频段和高频段的模型,这将导致两个频段的模型的系数不同)。
2D-MP能够取得良好的建模精度和线性化性能,但模型复杂度高,且实现该模型需要消耗较多的硬件资源。DDR忽略了同时包含两个频段信号模值的互调失真项,实现复杂度降低但同时性能恶化。作为这两个模型之间的折中,我们提出如下仅包含同阶包络交叉项的新模型:
比较了记忆深度M=0,非线性阶数K=5的情况下2D-MP、DDR和新模型包含的非线性项,DDR忽略了虚线框中所有的互调失真项,而新模型包含了突出显示的同阶包络交叉项。
2D-MP、DDR和新模型中的非线性项(M=0,K=5)
由于只包含同阶包络交叉项,新模型仍然能够方便地利用一维LUT实现:
由式(19)可得新模型在FPGA中的实现方案,如图3所示。表1和表2比较了利用不同模型对频段1处理时的参数估计复杂度与DPD实现复杂度。表1中,N表示用于参数提取的样本点数。在利用最小二乘法提取模型参数时,2D-MP、DDR和新模型一般经过2次迭代即可得到收敛解;而估计2D-MMP中的包络耦合系数需要求解5次超定方程组,然后再进行一次迭代求得收敛的模型参数。
表1 新模型与其他模型的参数估计复杂度比较
表2 新模型与其它模型DPD实现复杂度
表2统计乘法数目时,复数乘复数折算为4次实数乘法,实数乘复数折算为2次实数乘法。与2D-MMP和DDR相同,实现新模型需要的LUT数目与模型非线性阶数无关。
为说明本发明的优点,对2D-MP、2D-MMP、DDR和所提出模型的线性化性能进行了仿真分析。仿真采用的双频信号由峰均比6.3dB、带宽3.84MHz的WCDMA信号和峰均比6.4dB、带宽5MHz的LTE信号构成,两个频段的基带信号采样速率均为30.72MSPS。为了避免合成的双频信号经过PA模型后频谱混叠,基带信号经过16倍上采样和频谱搬移构成采样速率为491.52MSPS的双频信号,双频间隔98.304MHz。仿真中采用无记忆的反正切PA模型,模型参数与Tafuri F F提出的一致。所有预失真器模型阶数均为M=0,K=5。表3列出了采用不同模型线性化之后PA输出信号的归一化均方误差(NMSE)和邻道功率比(ACPR),同时比较了模型参数数目。图4和图5是频段1和频段2预失真前后输出信号的功率谱。由仿真结果看出:2D-MP具有最好的线性化性能;DDR由于忽略了大量的互调包络交叉项性能恶化;新模型增加了同阶包络交叉项,与DDR相比线性化性能明显提升。新模型复杂度介2D-MP和DDR之间,与DDR相比模型参数数目增加了22%。
表3 各种模型线性化性能与复杂度比较(仿真)
为了进一步全面说明本发明的有效性,我们利用基于仪器的测试平台进一步验证。测试平台与M类似,包括矢量信号发生器(Agilent PSG E8267D)、矢量信号分析仪(Agilent PXA N9030A)和工作在940MHz的逆F类PAM,计算机通过局域网控制测试仪器并交换数据。两个频段的基带信号与仿真分析中相同。由于矢量信号发生器支持的最大采样速率为100MSPS,对基带信号进行3倍上采样和频谱搬移构成采样速率为92.16MSPS的双频信号,双频间隔61.44MHzM。所有预失真器模型阶数均为M=2,K=7。表4比较了不同模型的线性化性能和复杂度。图6和图7是频段1和频段2预失真前后PA输出信号的功率谱。与仿真结果一致,新模型显著地改善了DDR的线性化性能,同时模型复杂度相对2D-MP大大降低。
表4 各种模型线性化性能与复杂度比较(测试)
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
Claims (6)
1.一种基于DDR的混合双频数字预失真模型方法,其特征在于,基于间接学习结构的并发双频DPD***下:
S1:建立2D-MP的一维LUT实现;
S2:建立2D-MMP的一维LUT实现;
S3:建立一维LUT的高效并发双频DPD实现方案;
S4:DDR模型的建立过程包含如下步骤:
a:引入动态偏差函数并将动态非线性和静态非线性分离;
b:用ys(n)和yd(n)分别代表模型的静态特性部分和动态特性部分;
c:简化模型的复杂,保证模型的准确度,取r=1,得到的1阶模型;
d:动态偏差函数代入一阶模型,只考虑奇数阶非线性,得到其离散等效基带表达式;
S5:双频数字预失真模型的建立过程包含如下步骤:
a:将具有频率间隔具有频率间隔Δω=2ω的功率放大器输入信号的时间离散等效基带信号表达式代入一阶DDR的离散等效基带表达式;
b:整理位于低频段(-ω)和高频段(ω)的项分别得到其输出信号表达式;
c:建立DB-DDR的表达式;
d:仅包含同阶包络交叉项的新模型;
e:非线性项(M=0,K=5),利用一维LUT实现方案。
2.如权利要求1所述的一种基于DDR的混合双频数字预失真模型方法,其特征在于,优化2D-MP运算次序建立其需要的一维LUT数目与模型非线性阶数相关:
3.如权利要求1所述的一种基于DDR的混合双频数字预失真模型方法,其特征在于,所述的基于2D-MMP模型的k阶非线性项对应二项展开式中各项:
其中i为虚数单位,gk表示包络耦合系数,为了使模型尽量简单,gk取值如下:
其中g(1)为常数,模型复杂度已经与MP相当,将其利用一维LUT实现:
4.如权利要求1所述的一种基于DDR的混合双频数字预失真模型方法,其特征在于,所述的建立利用一维LUT的高效并发双频DPD实现方案:
该方案对应的模型表达式如下:
5.如权利要求1所述的一种基于DDR的混合双频数字预失真模型方法,其特征在于,所述的DDR模型建立过程如下:
S41:DDR模型是一种有效的简化Volterra级数模型,该模型引入动态偏差函数将动态非线性和静态非线性分离,动态偏差函数表达式为
e(n,q)=x(n-q)-x(n)
其中,x(n)为当前时刻的输入信号,x(n-q)为延时了q个数据的输入信号,e(n,q)为二者之间的偏差。
S42:用ys(n)和yd(n)分别代表模型的静态特性部分和动态特性部分,则模型输出为
其中,ak为静态特性部分的系数,wk,r(q1,…,qr)为r阶动态特性部分的系数。K为非线性阶数,为记忆深度。
S43:模型中动态特性部分的阶数越高,其对模型的贡献越小,取r=1,得到一阶模型:
S44:将S41所述的动态偏差函数代入S43所得的一阶模型,只考虑奇数阶非线性,可得到一阶DDR模型的离散等效基带表达式
其中,x(n)和y(n)分别为模型的输入信号和输出信号的基带复信号,K为非线性阶数且K取奇数,O为记忆深度,cq,k,1和cq,k,2为1阶DDR模型的系数,(·)*为共辄符号。
6.如权利要求1所述的一种基于DDR的混合双频数字预失真模型法,其特征在于,所述的双频数字预失真模型的建立过程包含如下步骤:
S51:在共时双频模式下,具有频率间隔Δω=2ω的功率放大器输入信号的时间离散等效基带信号表达式如下
x(n)=x1(n)e-jwnT+x2(n)ejwnT
其中,x1(n)和x2(n)分别代表低频段和高频段信号复包络,T为采样时间;
S52:将S51所述的时间离散等效基带表达式代入S44所得的一阶DDR模型的离散等效基带表达式,整理位于低频段(-ω)和高频段(ω)的项(远离-ω和ω的项可以用射频滤波器滤除,因此此处不予考虑),可得到低频段和高频段的输出信号。
对于低频段,输出信号表达式为
同样,高频段输出信号表达式为
S53:由S54可得DB-DDR(Dual-Band Dynamic Deviation Reduction)模型的表达式为
其中,i,j∈{1,2),i≠j, 和为DB-DDR模型在i频段的系数。(我们在系数上添加上标“i”,因为在实际应用时,将分别提取低频段和高频段的模型,这将导致两个频段的模型的系数不同)。
S54:仅包含同阶包络项的新模型:
S55:记忆深度M=0,非线性阶数K=5,新模型利用一维LUT实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711094230.9A CN107895074A (zh) | 2017-11-08 | 2017-11-08 | 一种基于ddr的混合双频数字预失真模型方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711094230.9A CN107895074A (zh) | 2017-11-08 | 2017-11-08 | 一种基于ddr的混合双频数字预失真模型方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107895074A true CN107895074A (zh) | 2018-04-10 |
Family
ID=61804729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711094230.9A Pending CN107895074A (zh) | 2017-11-08 | 2017-11-08 | 一种基于ddr的混合双频数字预失真模型方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107895074A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110336541A (zh) * | 2019-07-10 | 2019-10-15 | 电子科技大学 | 基于记忆与交叉记忆多项式模型的数字预失真处理方法 |
CN110535797A (zh) * | 2019-08-23 | 2019-12-03 | 北京无极芯动科技有限公司 | 可重构数字预失真处理模块 |
CN111510081A (zh) * | 2020-03-24 | 2020-08-07 | 成都凯腾四方数字广播电视设备有限公司 | 一种基于查找表lut的一般记忆多项式gmp数字预失真电路 |
JPWO2021229913A1 (zh) * | 2020-05-12 | 2021-11-18 | ||
CN114598274A (zh) * | 2022-03-08 | 2022-06-07 | 北京邮电大学 | 一种面向宽带预失真的低复杂度查找表构建方法 |
EP4109749A1 (en) * | 2021-06-25 | 2022-12-28 | INTEL Corporation | Method and system for multi-band digital pre-distortion using a canonical form with reduced dimension look-up table |
US20230179466A1 (en) * | 2021-12-06 | 2023-06-08 | Sumitomo Electric Device Innovations, Inc. | Dualband predistortion system for wireless communication |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104796364A (zh) * | 2014-01-16 | 2015-07-22 | 京信通信***(中国)有限公司 | 一种预失真参数求取方法及预失真处理*** |
CN106877825A (zh) * | 2017-01-25 | 2017-06-20 | 东南大学 | 基于带限的简化非线性滤波器的数字预失真装置及方法 |
-
2017
- 2017-11-08 CN CN201711094230.9A patent/CN107895074A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104796364A (zh) * | 2014-01-16 | 2015-07-22 | 京信通信***(中国)有限公司 | 一种预失真参数求取方法及预失真处理*** |
CN106877825A (zh) * | 2017-01-25 | 2017-06-20 | 东南大学 | 基于带限的简化非线性滤波器的数字预失真装置及方法 |
Non-Patent Citations (2)
Title |
---|
YUSHU XIONG 等: "Mixed Dual Band Digital Predistortion Model Based on DDR", 《REV.TÉC.ING.UNIV.ZULIA》 * |
杨光: "宽带/双频数字预失真研究", 《中国博士学位论文全文数据库 信息科技辑》 * |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110336541A (zh) * | 2019-07-10 | 2019-10-15 | 电子科技大学 | 基于记忆与交叉记忆多项式模型的数字预失真处理方法 |
CN110535797A (zh) * | 2019-08-23 | 2019-12-03 | 北京无极芯动科技有限公司 | 可重构数字预失真处理模块 |
CN110535797B (zh) * | 2019-08-23 | 2022-01-28 | 北京无极芯动科技有限公司 | 可重构数字预失真处理模块 |
CN111510081A (zh) * | 2020-03-24 | 2020-08-07 | 成都凯腾四方数字广播电视设备有限公司 | 一种基于查找表lut的一般记忆多项式gmp数字预失真电路 |
JPWO2021229913A1 (zh) * | 2020-05-12 | 2021-11-18 | ||
WO2021229913A1 (ja) * | 2020-05-12 | 2021-11-18 | 日本電気株式会社 | 歪補償装置及び歪補償方法 |
JP7364062B2 (ja) | 2020-05-12 | 2023-10-18 | 日本電気株式会社 | 歪補償装置及び歪補償方法 |
US11777543B2 (en) | 2020-05-12 | 2023-10-03 | Nec Corporation | Distortion compensation apparatus and distortion compensation method |
EP4109749A1 (en) * | 2021-06-25 | 2022-12-28 | INTEL Corporation | Method and system for multi-band digital pre-distortion using a canonical form with reduced dimension look-up table |
US20230179466A1 (en) * | 2021-12-06 | 2023-06-08 | Sumitomo Electric Device Innovations, Inc. | Dualband predistortion system for wireless communication |
US11736335B2 (en) * | 2021-12-06 | 2023-08-22 | Sumitomo Electric Device Innovations, Inc. | Dualband predistortion system for wireless communication |
CN114598274B (zh) * | 2022-03-08 | 2023-04-07 | 北京邮电大学 | 一种面向宽带预失真的低复杂度查找表构建方法 |
CN114598274A (zh) * | 2022-03-08 | 2022-06-07 | 北京邮电大学 | 一种面向宽带预失真的低复杂度查找表构建方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107895074A (zh) | 一种基于ddr的混合双频数字预失真模型方法 | |
Quindroit et al. | FPGA implementation of orthogonal 2D digital predistortion system for concurrent dual-band power amplifiers based on time-division multiplexing | |
Roblin et al. | Concurrent linearization: The state of the art for modeling and linearization of multiband power amplifiers | |
CN104937841B (zh) | 用于pa线性化的频带限制自适应的***和方法 | |
CN102150361B (zh) | 基带导出的射频数字预失真 | |
Ding et al. | Concurrent dual-band digital predistortion | |
CN101729079B (zh) | 一种linc发射机 | |
CN105393452A (zh) | 用于多频带功率放大器中数字预失真器的基带等效伏尔泰拉级数 | |
CN102255835A (zh) | 多频段宽带dpd查找表生成方法、dpd处理方法和*** | |
CN112787601B (zh) | 一种面向百兆赫兹信号带宽功放的高效预失真方法 | |
CN107359864B (zh) | 频率捷变功率放大器的自适应捷变数字预失真方法 | |
Li et al. | Reducing power consumption of digital predistortion for RF power amplifiers using real-time model switching | |
Suryasarman et al. | Digital pre-distortion for multiple antenna transmitters | |
JP2008294518A (ja) | 送信装置 | |
CN105227507B (zh) | 非线性***失真校正装置及方法 | |
CN109981505A (zh) | 功率可扩展的波束定向数字预失真装置及方法、收发*** | |
CN109643974B (zh) | Miso***中的改进反馈 | |
Tang et al. | A low sampling rate memory-grouped method for digital predistortion with constrained acquisition bandwidth | |
Kim et al. | A new architecture for frequency-selective digital predistortion linearization for RF power amplifiers | |
Huang et al. | Forward behavioral modeling of concurrent dual-band power amplifiers using extended real valued time delay neural networks | |
Zhao et al. | A novel multi-band reduced sampling rate and I/Q compensation technique for RF power amplifiers | |
Rahmanian et al. | Efficient fpga implementation of a digital predistorter for power amplifier linearization | |
Li et al. | High order inverse polynomial predistortion for memoryless RF power amplifiers | |
Boumaiza et al. | Joint circuit-level and digital predistortion strategies for enhancing the linearity-efficiency tradeoff of Doherty power amplifiers | |
Tafuri et al. | Modeling and predistortion of envelope tracking power amplifiers using a memory binomial model |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180410 |
|
WD01 | Invention patent application deemed withdrawn after publication |