CN107887328B - 阵列基板及其制造方法、oled结构 - Google Patents
阵列基板及其制造方法、oled结构 Download PDFInfo
- Publication number
- CN107887328B CN107887328B CN201610865955.2A CN201610865955A CN107887328B CN 107887328 B CN107887328 B CN 107887328B CN 201610865955 A CN201610865955 A CN 201610865955A CN 107887328 B CN107887328 B CN 107887328B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- forming
- electrode layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000005538 encapsulation Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明揭示了一种阵列基板及其制造方法、OLED结构。在本发明提供的阵列基板及其制造方法、OLED结构中，通过使得电容结构的第一电极层和第二电极层为多孔石墨烯材质，增大了电容密度，减小电容区面积，便于增大布线空间，能够更好地实现高PPI；通过使得第二电极层和栅极金属层构成双栅结构，降低了漏电流，有利于提高阵列基板的质量。
Description
技术领域
本发明涉及显示领域，特别是涉及一种阵列基板及其制造方法、OLED结构。
背景技术
随着信息社会的发展，人们对显示设备的需求日益增长。柔性显示器以其轻薄、可弯折甚至卷曲、机械性能好的特点越来越受到人们的青睐。目前，柔性显示器在生活中的应用越来越广泛。柔性显示器包括柔性液晶显示器(LCD)和柔性有机发光二极管显示器(OLED)。柔性显示器通常制作在柔性载体上，由于柔性显示器其本身特有的可弯曲的特点，决定了它会有很多特殊的用户体验，也给其设计和制作带来了很大的挑战。
目前，高PPI的柔性显示器已经成为发展的必然趋势，这要求每个像素的尺寸越来越小，像素电路的布线空间也越小，然而在像素电路中电容占据空间最大，不利于获得高PPI。因此，如何在确保电容值的情况下，减小电容所占空间(也即减小即电容区面积)，成为一个重要的研究方向。
发明内容
本发明的目的在于，提供一种阵列基板及其制造方法、OLED结构，减小电容区面积，实现高PPI柔性显示。
本发明的另一目的在于，实现高PPI柔性显示的同时，降低漏电流。
本发明的又一目的在于，通过采用整面的电源电压走线，降低压降。
为解决上述技术问题，本发明提供一种阵列基板的制造方法，包括：
提供一基底；
在所述基底上依次形成第一电极层、第一介质层和第二电极层，获得电容结构，所述第一电极层和第二电极层均由多孔石墨烯制成；以及
在所述第二电极层上依次形成第二介质层、多晶硅层、第三介质层及栅极金属层。
可选的，对于所述的阵列基板的制造方法，获得电容结构的步骤包括：
采用化学气相沉积工艺形成第一石墨烯材料层；
光刻刻蚀所述第一石墨烯材料层，并采用激光照射，形成所述第一电极层；
在所述第一电极层周围形成第二绝缘层，所述第二绝缘层与所述第一电极层上表面齐平；
采用化学气相沉积工艺形成第一介质层；
采用化学气相沉积工艺在所述第一介质层上形成第二石墨烯材料层；
光刻刻蚀所述第一石墨烯材料层，并采用激光照射，形成所述第二电极层。
可选的，对于所述的阵列基板的制造方法，所述第一介质层的材料为聚酰亚胺，厚度为5μm～10μm。
可选的，对于所述的阵列基板的制造方法，在提供一基底之后、获得电容结构之前，还包括：
在所述基底上形成一层整面的第一金属层作为电源电压走线；
在所述第一金属层上形成第一绝缘层。
可选的，对于所述的阵列基板的制造方法，所述第一金属层的材质为钼，厚度为
可选的，对于所述的阵列基板的制造方法，所述绝缘层中形成有开口，所述第一电极层填充所述开口并与所述第一金属层相连接。
可选的，对于所述的阵列基板的制造方法，在所述第二电极层上依次形成第二介质层、多晶硅层、第三介质层及栅极金属层的步骤包括：
采用化学气相沉积工艺形成第二介质层，覆盖第一介质层和第二电极层；
经过光刻刻蚀工艺去除第二电极层一侧的部分第二介质层；
形成开口，所述开口形成于被去除了第二介质层的一侧，贯穿所述第一介质层、第二绝缘层及第一绝缘层，暴露出所述第一金属层；
采用化学气相沉积工艺形成多晶硅层，所述多晶硅层填充满所述开口，与所述第一金属层相连接，并位于所述开口一侧的第一介质层上和电容结构上方的部分第二介质层上；
采用化学气相沉积工艺形成第三介质层，所述第三介质层覆盖所述多晶硅层，且在电容结构上方与所述第二介质层相结合，实现对多晶硅层的密封；
采用物理气相沉积工艺形成栅极金属层，所述栅极金属层形成于所述电容结构上方的第三介质层上。
可选的，对于所述的阵列基板的制造方法，在所述第二电极层上依次形成第二介质层、多晶硅层、第三介质层及栅极金属层之后，还包括：
形成第四介质层覆盖所述第三介质层、栅极金属层及第二介质层；
形成覆盖层覆盖所述第四介质层；
形成第二金属层，所述第二金属层穿透所述覆盖层、第四介质层、第三介质层和第二介质层与所述第二电极层相连接。
本发明还提供一种阵列基板，利用如上所述的方法形成，所述阵列基板包括：
一基底；
形成在所述基底上的电容结构，所述电容结构包括第一电极层、第二电极层及位于所述第一电极层和第二电极层之间的第一介质层，所述第一电极层和第二电极层为多孔石墨烯材质；
形成在所述第二电极层上依次部分层叠的第二介质层、多晶硅层、第三介质层及栅极金属层。
本发明还提供一种OLED结构，包括：
如上所述的阵列基板；
形成在所述阵列基板上的阳极和像素限定层；
形成在所述阳极上所述像素限定层之间的OLED器件；
形成在所述OLED器件上的阴极；以及
覆盖所述阴极和像素限定层的封装层。
在本发明提供的阵列基板及其制造方法、OLED结构中，通过使得电容结构的第一电极层和第二电极层为多孔石墨烯材质，增大了电容密度，从而可以有效的减小电容区面积，便于增大布线空间，能够更好地实现高PPI；通过使得第二电极层和栅极金属层构成双栅结构，有效的降低了漏电流，有利于提高阵列基板的质量；进一步的，通过采用整面的电源电压走线，可以降低压降。
附图说明
图1本发明一实施例中阵列基板的制造方法的流程图；
图2-图8为本发明一实施例中阵列基板在制造过程中的结构示意图；
图9为本发明一实施例中OLED结构的结构示意图。
具体实施方式
下面将结合示意图对本发明的阵列基板及其制造方法、OLED结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想是，提供一种阵列基板的制造方法，包括：
步骤S11，提供一基底；
步骤S12，在所述基底上依次形成第一电极层、第一介质层和第二电极层，获得电容结构，所述第一电极层和第二电极层均由多孔石墨烯制成；以及
步骤S13，在所述第二电极层上依次形成第二介质层、多晶硅层、第三介质层及栅极金属层。
以下列举所述阵列基板及其制造方法、OLED结构的较优实施例，以清楚的说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
下面结合图1、图2-图9对本发明的阵列基板及其制造方法、OLED结构进行详细说明，其中，图1本发明中阵列基板的制造方法的流程图，图2-图8为本发明中阵列基板在制造过程中的结构示意图，图9为本发明中OLED结构的结构示意图。
本发明的阵列基板的制造方法，包括：
首先，执行步骤S11，请参考图2，提供一基底10。所述基底10可以选择为现有技术中的材质，例如聚酰亚胺基底，本发明所述的基底并不限于聚酰亚胺材质，亦可由其它材料制成。
接着，执行第一附加步骤S111，请参考图3，在所述基底10上形成一层整面的第一金属层11作为电源电压(Vdd)走线。具体的，所述第一金属层11可以用物理气相沉积工艺形成，也可以用溅射工艺形成，例如，所述第一金属层11的材质可以为钼，其厚度可以是
在本发明中的这一做法，由于电源电压走线是一层整面的金属，故能够降低压降，有利于提高形成的阵列基板的质量。
接着，执行第二附加步骤S112，请继续参考图3，在所述第一金属层11上形成第一绝缘层12。具体的，所述第一绝缘层12的材料可以选择为氮化硅、氧化硅、氮氧化硅等，可以采用化学气相沉积工艺形成。在所述第一绝缘层12形成后，通过刻蚀工艺形成开口121，暴露出第一金属层11。
然后，执行步骤S12，请参考图4和图5，在所述基底10上依次形成第一电极层13、第一介质层15和第二电极层16，获得电容结构，所述第一电极层13和第二电极层16均由多孔石墨烯制成。具体的，本步骤包括：
第一子步骤S121，采用化学气相沉积工艺形成第一石墨烯材料层；例如，在本发明实施例中可以经由硅、硅烷等经反应获得石墨烯。其中，沉积的第一石墨烯材料层填充满所述开口121。
第二子步骤S122，光刻刻蚀所述第一石墨烯材料层，并采用激光照射，形成所述第一电极层13；刻蚀后保留需要形成电容结构的第一石墨烯材料层，其中包括位于所述开口121中的部分。通过激光照射后，使得第一石墨烯材料层转变为多孔石墨烯材质，获得所需要的第一电极层13。
第三子步骤S123，在所述第一电极层13周围形成第二绝缘层14，所述第二绝缘层14与所述第一电极层13上表面齐平；例如，所述第二绝缘层14可以为氮化硅、氧化硅、氮氧化硅等。
第四子步骤S124，采用化学气相沉积工艺形成第一介质层15；在本发明实施例中，所述第一介质层15的材料为聚酰亚胺，厚度为5μm～10μm，当然，所述第一介质层15的厚度并非限于此，可以根据实际生产中对电容的需求和工艺能力灵活变动。
第五子步骤S125，采用化学气相沉积工艺在所述第一介质层15上形成第二石墨烯材料层；本步骤S125可以与第一子步骤S121相同，即例如可以经由硅、硅烷等经反应获得石墨烯。
第六子步骤S126，光刻刻蚀所述第二石墨烯材料层，并采用激光照射，形成所述第二电极层16。通过激光照射后，使得第二石墨烯材料层转变为多孔石墨烯材质，获得所需要的第二电极层16。
其中，第二子步骤S122中的激光照射可以调整为在第六子步骤S126中执行，可以通过调整激光的能量、波长等控制激光作用的膜层，从而分别形成第一电极层13和第二电极层16。
由此，本发明中的电容结构形成，本发明中的电容结构可以大大减小电容区面积，例如，现有技术中5.5HD电容密度为0.5*10-3f/m2，面积则高达420μm2以上，而本发明中这种结构的电容密度为大于等于50f/m2，例如70f/m2、90f/m2等，从而可以很好的减小电容面积，更有利于布线，有利于实现高PPI。
之后，执行步骤S13，请参考图6-图8，在所述第二电极层16上依次形成第二介质层17、多晶硅层19、第三介质层20及栅极金属层21。具体的，本步骤包括：
第一子步骤S131，采用化学气相沉积工艺形成第二介质层17，覆盖第一介质层15和第二电极层16，然后经过光刻刻蚀工艺去除第二电极层16一侧的部分第二介质层，形成如图6所示的结构。
第二子步骤S132，形成开口18，所述开口18形成于步骤S131中去除第二介质层的一侧，贯穿所述第一介质层15、第二绝缘层14及第一绝缘层12，暴露出所述第一金属层11。
第三子步骤S133，采用化学气相沉积工艺形成多晶硅层19，所述多晶硅层19填充满所述开口18，与所述第一金属层11相连接，并位于所述开口18一侧的第一介质层15上和电容结构上的部分第二介质层17上。所述多晶硅层19与所述第二电极层16通过所述第二介质层17相隔离。
第四子步骤S134，采用化学气相沉积工艺形成第三介质层20，所述第三介质层20覆盖所述多晶硅层19，且在电容结构上方与所述第二介质层17相结合，实现对多晶硅层19的密封。
第五子步骤S135，采用物理气相沉积工艺形成栅极金属层21，具体的，所述栅极金属层21形成于所述电容结构上的第三介质层20上。在本发明实施例中，所述栅极金属层21的材料为金属，可以采用常见的金属栅极的材料。
由此，经过本步骤使得第二电极层16和栅极金属层21构成双栅结构(即相对于多晶硅层19分别为底栅和顶栅)，通过这一结构，能够有效减小漏电流。
之后，请继续参考图8，还包括：步骤S14，形成第四介质层22覆盖所述第三介质层20、栅极金属层21及第二介质层17。
步骤S15，形成覆盖层23覆盖所述第四介质层22。
步骤S16，形成第二金属层24，所述第二金属层24穿透所述覆盖层23、第四介质层22、第三介质层20和第二介质层17与所述第二电极层16相连接。
由此，本发明的阵列基板制造完成，请继续参考图8，所述阵列基板100包括：
一基底10；
形成在所述基底10上的第一金属层11，所述第一金属层11为一整面，作为电源电压走线；
形成在所述第一金属层11上的第一绝缘层12；
形成在所述基底10上的电容结构，所述电容结构包括第一电极层13、第一介质层14和第二电极层16，所述第一电极层13和第二电极层16为多孔石墨烯材质，所述第一电极层13穿过所述第一绝缘层12与所述第一金属层11相连接，所述第一电极层13两侧形成有第二绝缘层14；
形成在所述第二电极层16上依次部分层叠的第二介质层17、多晶硅层19、第三介质层20及栅极金属层21，所述多晶硅层19穿过所述第一介质层15、第二绝缘层14及第一绝缘层12与所述第一金属层11相连接；
形成在所述第三介质层20、栅极金属层21及第二介质层17上的第四介质层22；
形成在所述第四介质层22上的覆盖层23；
第二金属层24，所述第二金属层24穿透所述覆盖层23、第四介质层22、第三介质层20和第二介质层17与所述第二电极层16相连接。
进一步的，本发明还提供一种OLED结构，请参考图9，包括：
如图8所述的阵列基板100；
形成在所述阵列基板100上的阳极101和像素限定层102；
形成在所述阳极101上像素限定层102之间的OLED器件103；
形成在所述OLED器件103上的阴极104；以及
覆盖所述阴极104和像素限定层102的封装层105。
综上所述，在本发明提供的阵列基板及其制造方法、OLED结构中，通过使得电容结构的第一电极层和第二电极层为多孔石墨烯材质，增大了电容密度，从而可以有效的减小电容区面积，便于增大布线空间，能够更好地实现高PPI；通过使得第二电极层和栅极金属层构成双栅结构，有效的降低了漏电流，有利于提高阵列基板的质量；进一步的，通过采用整面的电源电压走线，可以降低压降。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板的制造方法，包括：
提供一基底；
在所述基底上依次形成第一电极层、第一介质层和第二电极层，获得电容结构，所述第一电极层和第二电极层均由多孔石墨烯制成；以及
在所述第二电极层上依次形成第二介质层、多晶硅层、第三介质层及栅极金属层；其中，所述第二电极层用于作为所述多晶硅层的底栅，所述栅极金属层用于作为所述多晶硅层的顶栅，以构成双栅结构；
其中，在获得电容结构之前，还包括：在所述基底上形成一层整面的第一金属层作为电源电压走线。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，获得电容结构的步骤包括：
采用化学气相沉积工艺形成第一石墨烯材料层；
光刻刻蚀所述第一石墨烯材料层，并采用激光照射，形成所述第一电极层；
在所述第一电极层周围形成第二绝缘层，所述第二绝缘层与所述第一电极层上表面齐平；
采用化学气相沉积工艺形成第一介质层；
采用化学气相沉积工艺在所述第一介质层上形成第二石墨烯材料层；
光刻刻蚀所述第一石墨烯材料层，并采用激光照射，形成所述第二电极层。
3.如权利要求2所述的阵列基板的制造方法，其特征在于，所述第一介质层的材料为聚酰亚胺，厚度为5μm～10μm。
4.如权利要求2所述的阵列基板的制造方法，其特征在于，在提供一基底之后、获得电容结构之前，还包括：
在所述第一金属层上形成第一绝缘层。
5.如权利要求4所述的阵列基板的制造方法，其特征在于，所述第一金属层的材质为钼，厚度为
6.如权利要求4所述的阵列基板的制造方法，其特征在于，所述绝缘层中形成有开口，所述第一电极层填充所述开口并与所述第一金属层相连接。
7.如权利要求4所述的阵列基板的制造方法，其特征在于，在所述第二电极层上依次形成第二介质层、多晶硅层、第三介质层及栅极金属层的步骤包括：
采用化学气相沉积工艺形成第二介质层，覆盖第一介质层和第二电极层；
经过光刻刻蚀工艺去除第二电极层一侧的部分第二介质层；
形成开口，所述开口形成于被去除了第二介质层的一侧，贯穿所述第一介质层、第二绝缘层及第一绝缘层，暴露出所述第一金属层；
采用化学气相沉积工艺形成多晶硅层，所述多晶硅层填充满所述开口，与所述第一金属层相连接，并位于所述开口一侧的第一介质层上和电容结构上方的部分第二介质层上；
采用化学气相沉积工艺形成第三介质层，所述第三介质层覆盖所述多晶硅层，且在电容结构上方与所述第二介质层相结合，实现对多晶硅层的密封；
采用物理气相沉积工艺形成栅极金属层，所述栅极金属层形成于所述电容结构上方的第三介质层上。
8.如权利要求1所述的阵列基板的制造方法，其特征在于，在所述第二电极层上依次形成第二介质层、多晶硅层、第三介质层及栅极金属层之后，还包括：
形成第四介质层覆盖所述第三介质层、栅极金属层及第二介质层；
形成覆盖层覆盖所述第四介质层；
形成第二金属层，所述第二金属层穿透所述覆盖层、第四介质层、第三介质层和第二介质层与所述第二电极层相连接。
9.一种阵列基板，利用如权利要求1至8中任一项所述的方法形成，所述阵列基板包括：
一基底；
依次形成在所述基底上的用于作为电源电压走线的第一金属层以及电容结构，所述电容结构包括第一电极层、第二电极层及位于所述第一电极层和第二电极层之间的第一介质层，所述第一电极层和第二电极层为多孔石墨烯材质；
形成在所述第二电极层上依次部分层叠的第二介质层、多晶硅层、第三介质层及栅极金属层，其中，所述第二电极层用于作为所述多晶硅层的底栅，所述栅极金属层用于作为所述多晶硅层的顶栅，以构成双栅结构。
10.一种OLED结构，包括：
如权利要求9所述的阵列基板；
形成在所述阵列基板上的阳极和像素限定层；
形成在所述阳极上所述像素限定层之间的OLED器件；
形成在所述OLED器件上的阴极；以及
覆盖所述阴极和像素限定层的封装层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610865955.2A CN107887328B (zh) | 2016-09-30 | 2016-09-30 | 阵列基板及其制造方法、oled结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610865955.2A CN107887328B (zh) | 2016-09-30 | 2016-09-30 | 阵列基板及其制造方法、oled结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107887328A CN107887328A (zh) | 2018-04-06 |
| CN107887328B true CN107887328B (zh) | 2020-08-25 |
Family
ID=61769189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610865955.2A Active CN107887328B (zh) | 2016-09-30 | 2016-09-30 | 阵列基板及其制造方法、oled结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887328B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786425A (zh) * | 2019-01-08 | 2019-05-21 | 昆山国显光电有限公司 | 阵列基板及其制作方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101831622A (zh) * | 2010-05-20 | 2010-09-15 | 中国科学院化学研究所 | 石墨烯泡沫及其制备方法 |
| CN104649253A (zh) * | 2013-11-18 | 2015-05-27 | 国家纳米科学中心 | 一种多孔石墨烯及多孔石墨烯膜的制备方法 |
| CN104716157A (zh) * | 2013-12-16 | 2015-06-17 | 昆山工研院新型平板显示技术中心有限公司 | 一种有机发光显示装置的阵列基板及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635042B1 (ko) * | 2001-12-14 | 2006-10-17 | 삼성에스디아이 주식회사 | 전면전극을 구비한 평판표시장치 및 그의 제조방법 |
-
2016
- 2016-09-30 CN CN201610865955.2A patent/CN107887328B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101831622A (zh) * | 2010-05-20 | 2010-09-15 | 中国科学院化学研究所 | 石墨烯泡沫及其制备方法 |
| CN104649253A (zh) * | 2013-11-18 | 2015-05-27 | 国家纳米科学中心 | 一种多孔石墨烯及多孔石墨烯膜的制备方法 |
| CN104716157A (zh) * | 2013-12-16 | 2015-06-17 | 昆山工研院新型平板显示技术中心有限公司 | 一种有机发光显示装置的阵列基板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107887328A (zh) | 2018-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276606B2 (en) | Array substrate and display device and method for making the array substrate | |
| US8647934B2 (en) | Thin film transistor and fabricating method thereof | |
| WO2018149119A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| JP5149464B2 (ja) | コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法 | |
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| CN104299915B (zh) | 金属氧化物薄膜晶体管制备方法 | |
| US8357570B2 (en) | Pixel structure and method for fabricating the same | |
| JP2016146422A (ja) | 表示装置 | |
| EP3101693B1 (en) | Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device | |
| JP7331318B2 (ja) | Ｏｌｅｄ表示基板、ｏｌｅｄ表示基板の製造方法及び表示装置 | |
| US8664051B2 (en) | Thin-film transistor and manufacturing method thereof and display | |
| US8928046B2 (en) | Transistor and method of fabricating the same | |
| WO2011125940A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN110010626B (zh) | 显示基板及其制作方法、显示装置 | |
| WO2017215075A1 (zh) | 一种阵列基板及其制备方法 | |
| EP3252802B1 (en) | Thin film transistor manufacturing method and array substrate manufacturing method | |
| TW201145504A (en) | Capacitor and organic light emitting display device | |
| TWI512840B (zh) | 薄膜電晶體及其製作方法及顯示器 | |
| CN103094205A (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| US10283628B2 (en) | Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device | |
| CN107887328B (zh) | 阵列基板及其制造方法、oled结构 | |
| CN109828395A (zh) | 一种阵列基板及其制造方法 | |
| US20120261666A1 (en) | Method of manufacturing thin film transistor array substrate and structure thereof | |
| JP2006245589A (ja) | 物性変換層を利用したトランジスタと、その動作及び製造方法 | |
| US8071407B2 (en) | Active device array substrate and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |