KR101232170B1 - 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 - Google Patents
폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 Download PDFInfo
- Publication number
- KR101232170B1 KR101232170B1 KR1020060061426A KR20060061426A KR101232170B1 KR 101232170 B1 KR101232170 B1 KR 101232170B1 KR 1020060061426 A KR1020060061426 A KR 1020060061426A KR 20060061426 A KR20060061426 A KR 20060061426A KR 101232170 B1 KR101232170 B1 KR 101232170B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- self
- forming
- amorphous silicon
- aligned
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 116
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 65
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 93
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 27
- 239000003054 catalyst Substances 0.000 claims abstract description 21
- 238000002425 crystallisation Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000008025 crystallization Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 293
- 238000005229 chemical vapour deposition Methods 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- 239000011651 chromium Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052802 copper Inorganic materials 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 12
- 238000004381 surface treatment Methods 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052804 chromium Inorganic materials 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000002052 molecular layer Substances 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 8
- 229920000555 poly(dimethylsilanediyl) polymer Polymers 0.000 claims description 8
- PYJJCSYBSYXGQQ-UHFFFAOYSA-N trichloro(octadecyl)silane Chemical compound CCCCCCCCCCCCCCCCCC[Si](Cl)(Cl)Cl PYJJCSYBSYXGQQ-UHFFFAOYSA-N 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 230000002209 hydrophobic effect Effects 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 3
- 239000002094 self assembled monolayer Substances 0.000 claims 2
- 239000013545 self-assembled monolayer Substances 0.000 claims 2
- 125000003396 thiol group Chemical class [H]S* 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- -1 molybdenum (Mo) Chemical compound 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 150000003573 thiols Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Abstract
본 발명은 노광마스크를 사용하는 횟수를 최소화하여 공정을 단순화하고자 하는 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한 액정표시소자의 제조방법에 관한 것으로서, 특히 폴리실리콘 박막트랜지스터의 제조방법은 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 비정질실리콘층 상부의 소정부위에 제 1 자기정렬층을 형성하는 단계와, 상기 제 1 자기정렬층 사이로 노출된 상기 비정질실리콘층 상에 제 1 금속층을 형성하는 단계와, 상기 제 1 자기정렬층을 제거하는 단계와, 상기 제 1 금속층을 마스크로 하여 상기 비정질실리콘층을 식각하여 반도체층을 형성하는 단계와, 상기 제 1 금속층을 촉매로 하여 상기 비정질실리콘층을 결정화하는 단계와, 상기 폴리실리콘층 양측에 소스/드레인 전극을 각각 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 소스 전극과 드레인 전극 사이의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
폴리실리콘, 자기정렬층, 결정화
Description
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 공정단면도.
도 2a 내지 도 2m은 본 발명에 의한 폴리실리콘 박막트랜지스터의 공정단면도.
도 3a 내지 도 3k는 본 발명에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 공정단면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112a : 게이트 전극
113 : 게이트 절연막 114 : 비정질실리콘층
114a : 반도체층 115a : 소스전극
115p : 드레인 전극 116 : 보호막
141 : 제 1 금속층 142 : 제 2 금속층
150, 153 : 탄성 탬플릿 스탬프
151, 152 : 제 1 ,제 2 자기정렬층
본 발명은 폴리실리콘 박막트랜지스터(Poly-Silicon Transistor) 및 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로 특히, 노광마스크를 사용하는 횟수를 최소화하여 공정을 단순화하고자 하는 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한 액정표시소자의 제조방법에 관한 것이다.
저전압 구동, 풀 칼라 구현, 경박 단소 등의 특징으로 인하여 노트북, 개인 휴대 단말기, TV, 항공용 모니터 등에 널리 이용되는 평판표시장치로서의 액티브 매트릭스 액정표시소자(AM-LCD)는 스위칭 소자로서 박막트랜지스터(TFT : Thin Film Transistor)를 주로 이용하는데, 상기 박막트랜지스터는 반도체층으로 어떤 실리콘을 사용하느냐에 따라, 비정질 실리콘(아몰퍼스 실리콘:a-Si)으로 이루어지는 반도체막을 사용하는 것과 결정상을 갖는 다결정질 실리콘으로 이루어지는 반도체막을 사용하는 것으로 분류할 수 있다. 다결정질 실리콘으로서는 주로 폴리 실리콘(poly-Si), 또는 미결정 실리콘(μc-Si)이 알려져 있다.
다결정질 실리콘으로 이루어지는 반도체는 비정질 실리콘으로 이루어지는 반도체와 비교하여 캐리어의 이동도가 10배에서 100배 정도 크다는 특징이 있고, 스위칭 소자의 구성 재료로서 대단히 뛰어난 특성을 갖고 있다.
또한, 다결정질 실리콘을 활성층에 사용한 박막트랜지스터는 고속 동작이 가 능하기 때문에, 최근에는 각종 논리회로 이를테면, CMOS-TFT(Complementary Metal Oxide Semiconductor TFT), EPROM(Erasable and Programmable Read Only Memory), EEPROM(Electrically Erasable and Programmable Read Only Memory), RAM(Random Access Memory)에 적용되거나 또는 액정표시소자, 전계발광 표시장치 등의 구동회로 등을 구성하는 스위칭 소자로 적용되고 있다.
이중 상기 액정표시소자는 신호를 화소전극에 선택적으로 인가하기 위한 박막트랜지스터(TFT:Thin Film Transistor) 및 단위 화소영역이 다음에 어드레싱(addressing)될 때까지 충전 상태를 유지하게 하는 스토리지가 구비된 박막트랜지스터 어레이 기판과, 색상 구현을 위한 컬러필터층이 구비된 컬러필터층 어레이 기판과, 상기 두 기판 사이에 봉입된 액정층과, 상기 박막트랜지스터 어레이 기판을 구동하기 위한 구동회로를 구비하여 각종 외부신호에 의해 화상을 표시한다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자의 제조방법에 대해 살펴보면 다음과 같다. 이하에서는 주로 액정표시소자의 박막트랜지스터 어레이 기판의 제조방법에 관해 기술하기로 한다.
도 1은 종래 기술에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 절연기판(11) 전면에 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor deposition) 방법으로 실리콘 산화물(SiO2)을 재료로 한 버퍼층(12)을 형성한다.
여기서, PECVD법은 플라즈마에 의해 여기된 전자가 중성 상태로 유입된 기체 화합물과 충돌하여 기체 화합물을 분해하고, 형성된 가스 이온 상호간의 반응 및 글라스에서 제공되는 열에너지의 도움으로 재결합하여 박막이 형성되는 원리를 이용한 것이다.
이후, 상기 버퍼층(12)을 포함한 전면에 플라즈마 강화형 화학기상증착법 등을 사용하여 폴리 실리콘층(22)을 형성한다.
계속하여, 도 1b에 도시된 바와 같이, 상기 폴리 실리콘층(22)을 제 1 마스크를 이용한 포토식각공정으로 패터닝하여 반도체층(13)을 형성하고, 상기 반도체층(13) 전면에 무기재료인 SiO2를 증착하여 게이트 절연막(14)을 형성한다.
다음, 상기 게이트 절연막(14) 상에 저저항 금속층을 증착하고 제 2 마스크를 이용한 포토식각공정으로 패터닝하여 게이트 전극(15a)을 구비한 게이트 배선을 일방향으로 형성한다.
여기서, 상기 게이트 전극(15a)은 알루미늄 또는 구리 등의 단일금속층으로 형성하거나 또는 알루미늄층 상에 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 백금(Pt) 등의 금속을 적층한 이중금속층으로 형성하여, 상기 반도체층(13)의 소정 부위에 오버랩되도록 형성한다.
다음, 도 1c에 도시된 바와 같이, 상기 게이트 전극(15a)을 마스크로 하여 상기 반도체층(13)에 불순물 이온을 도핑함으로써 소스/드레인 영역(13a,13b)을 형 성한다. 이 때, 상기 게이트 전극(15a)에 의해 불순물 이온이 도핑되지 않은 소스 영역(1a)과 드레인 영역(13b) 사이의 반도체층은 채널층(13b)이 된다.
이후, 도 1d에 도시된 바와 같이, 상기 게이트 전극(15a)을 포함한 전면에 무기재료인 SiO2를 화학기상증착 방법으로 증착하여 층간절연막(16)을 형성한다.
그리고, 제 3 마스크를 이용한 포토식각공정으로 상기 소스/드레인 영역(13a,13b)이 노출되도록 상기 게이트 절연막(14) 및 층간절연막(16)을 식각하여 제 1 콘택홀(20a,20b)을 형성한다. 상기 게이트 절연막(14) 및 층간절연막(16)을 식각하기 위해서는 통상, 건식식각을 수행한다.
이후, 도 1e에 도시된 바와 같이, 상기 층간절연막(16) 상에 저저항 금속층을 증착하고 제 4 마스크를 이용한 포토식각공정으로 패터닝하여 상기 소스/드레인 영역(13a,13b)에 각각 콘택되는 소스/드레인 전극(17a,17b)을 구비한 데이터 배선을 상기 게이트 배선에 수직하도록 형성한다.
여기서, 상기 소스/드레인 전극(17a,17b)은 알루미늄 또는 구리 등의 단일금속층으로 하거나 또는 알루미늄층 상에 몰리브덴(Mo), 우라늄(W), 크롬(Cr), 백금(Pt) 등의 금속을 적층한 이중금속층으로 형성한다.
이로써, 폴리실리콘을 이용한 활성 반도체층(13), 게이트 전극(15a), 소스/드레인 전극(17a,17b)으로 구성되는 폴리실리콘 박막트랜지스터를 완성한다.
계속하여, 제 5 마스크를 이용한 포토식각공정으로 상기 드레인 전극(17b)이 노출되도록 상기 보호막(18)을 선택적으로 제거하여 제 2 콘택홀(40)을 형성하고, 상기 제 2 콘택홀(40)을 통해 상기 드레인전극(17b)에 콘택되도록 화소영역에 화소전극(37)을 형성한다. 상기 화소전극은 기판 전면에 투명한 도전물질을 증착하고 제 6 마스크를 이용한 포토식각공정으로 패터닝하여 형성한다.
그러나, 상기와 같은 종래 기술에 의한 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법은 반도체층, 게이트 배선층, 제 1 콘택홀, 데이터 배선층, 제 2 콘택홀, 화소전극을 형성하기 위해서, 최소한 총 6번의 노광마스크를 사용하는데, 이와 같이 노광마스크의 사용횟수가 많아지면 공정이 복잡해지고 공정 시간 및 공정 비용이 많이 소요되므로 공정효율이 크게 떨어진다.
특히, 노광장비의 경우 고가의 장비이기 때문에 최근에는 노광장비를 사용하는 공정을 생략하기 위한 연구가 계속되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 자기정렬층에 의해 금속을 선택적으로 증착한 후, 선택적으로 증착된 상기 금속을 마스크로 하여 비정질실리콘층을 패터닝함과 동시에 상기 금속을 사용하여 상기 비정질실리콘층을 결정화함으로써 노광마스크의 사용횟수를 줄이고 공정을 단순화하고자 하는 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 폴리실리콘 박막트랜지스터의 제조방법은 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 비정질실리콘층 상부의 소정부위에 제 1 자기정렬층을 형성하는 단계와, 상기 제 1 자기정렬층 사이로 노출된 상기 비정질실리콘층 상에 제 1 금속층을 형성하는 단계와, 상기 제 1 자기정렬층을 제거하는 단계와, 상기 제 1 금속층을 마스크로 하여 상기 비정질실리콘층을 식각하여 반도체층을 형성하는 단계와, 상기 제 1 금속층을 촉매로 하여 상기 비정질실리콘층을 결정화하는 단계와, 상기 폴리실리콘층 양측에 소스/드레인 전극을 각각 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 소스 전극과 드레인 전극 사이의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이때, 제 1 금속층은 비정질 실리콘층을 식각하기 위한 마스크 역할을 함과 동시에 비정질실리콘층을 결정화하기 위한 촉매금속 역할을 동시에 수행하는 것을 특징으로 한다. 따라서, 제 1 금속층은 저온공정인 CVD 방법으로 증착이 가능함과 동시에 비정질실리콘층의 결정화시 촉매금속으로 사용될 수 있는 물질을 선택하여 사용하는데, 구리, 알루미늄, 니켈 등의 금속물질을 사용하는 것이 바람직할 것이다.
그리고, 상기 게이트 전극을 형성하기 위해서 포토식각공정을 적용하여도 무방하지만, 노광마스크의 사용횟수를 줄이기 위해서 자기정렬층을 사용하여 게이트 전극을 형성할 수도 있다. 이때, 게이트 전극은 비정질실리콘층을 결정화하기 위한 촉매금속으로 사용되지 않으므로, 통상 배선용 물질로 사용되는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 적어도 어느 하나를 선택하여 형성할 수 있다.
기존에 폴리실리콘 박막트랜지스터를 구성하기 위해서는 반도체층, 게이트 전극, 소스/드레인 전극, 상기 반도체층과 소스/드레인 전극을 콘택시키기 위한 콘택홀을 형성하기 위해서 총 4번의 마스크 공정을 수행하였던바, 본발명은 소스/드레인 전극을 형성하는 공정에서만 마스크 공정을 수행하면 되므로, 마스크 공정 수를 크게 줄일 수 있게 된다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자의 제조방법은 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 비정질실리콘층 상부의 소정부위에 자기정렬층을 형성하는 단계와, 상기 자기정렬층 사이로 노출된 상기 비정질실리콘층 상에 금속층을 형성하는 단계와, 상기 자기정렬층을 제거하는 단계와, 상기 금속층을 마스크로 하여 상기 비정질실리콘층을 식각하여 반도체층을 형성하는 단계와, 상기 금속층을 촉매로 하여 상기 비정질실리콘층을 결정화하는 단계와, 상기 폴리실리콘층 양측에 소스/드레인 전극을 각각 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 소스 전극과 드레인 전극 사이의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 소스/드레인 전극과 동시에 데이터 배선을 형성하고, 상기 게이트 전극과 동시에 상기 데이터 배선에 교차하여 서브-픽셀을 정의하는 게이트 배선을 형성한다.
이때, 금속층은 비정질 실리콘층을 식각하기 위한 마스크 역할을 함과 동시에 비정질실리콘층을 결정화하기 위한 촉매금속 역할을 동시에 수행하는 것을 특징으로 한다. 따라서, 금속층은 저온공정인 CVD 방법으로 증착이 가능함과 동시에 비정질실리콘층의 결정화시 촉매금속으로 사용될 수 있는 물질을 선택하여 사용하는데, 구리, 알루미늄, 니켈 등의 금속물질을 사용하는 것이 바람직할 것이다.
그리고, 상기 게이트 전극 및 게이트 배선을 형성하기 위해서 포토식각공정을 적용하여도 무방하지만, 노광마스크의 사용횟수를 줄이기 위해서 자기정렬층을 사용하여 게이트 전극을 형성할 수도 있다. 이때, 게이트 전극 및 게이트 배선은 비정질실리콘층을 결정화하기 위한 촉매금속으로 사용되지 않으므로, 통상 배선용 물질로 사용되는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중 적어도 어느 하나를 선택하여 형성할 수 있다.
기존에 액정표시소자의 폴리실리콘 박막트랜지스터 어레이 기판을 구성하기 위해서는 반도체층, 게이트 전극, 소스/드레인 전극, 상기 반도체층과 소스/드레인 전극을 콘택시키기 위한 제 1 콘택홀, 화소전극, 상기 드레인 전극과 화소전극을 콘택시키기 위한 제 2 콘택홀을 형성하기 위해서 총 6번의 마스크 공정을 수행하였던바, 본발명은 소스/드레인 전극, 화소전극, 상기 드레인 전극과 화소전극을 콘택시키기 위한 콘택홀을 형성하기 위해서 총 3번의 마스크 공정만 수행하면 되므로, 마스크 공정 수를 크게 줄일 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한 액정표시소자의 제조방법을 상세히 설명하면 다음과 같다.
폴리실리콘 박막트랜지스터의 제조방법
먼저, 도 2a에 도시된 바와 같이, 기판(111) 전면에 화학기상증착법 등으로 비정질 실리콘(Amorphous Silicon)을 증착하여 비정질실리콘층(114)을 형성한다.
구체적으로, 기판(111)을 CVD(Chemical Vapor Deposition)장치에 인입시켜 화학기상증착(CVD)법으로 비정질실리콘(a-Si)을 수십 Å정도의 얇은 두께로 증착하여 비정질실리콘층(114)을 형성한다. 이 때, 증착 가스로 실란가스(SiH4)를 사용하고, 캐리어 가스(carrier gas)로 아르곤 기체(Ar)를 사용하며, 100∼500W의 RF파워와 430∼500℃의 온도에서 공정을 수행한다. 비정질 실리콘층(114)을 3000Å의 두께로 증착하기 위해서는 800초 동안 증착하여야 하므로, 원하는 두께에 따라 증착시간을 적절히 조절한다.
이때, 상기 기판(111)과 비정질실리콘층(114) 사이에 실리콘산화물(SiO2)을 화학기상증착법 등으로 증착하여 버퍼층(미도시)을 형성할 수 있다. 이러한 버퍼층은 후속 공정에서 기판으로부터 이동전하(mobile charge)가 비정질실리콘층으로 침투하는 것을 방지하고, 비정질 실리콘층의 결정화 과정에서의 고온으로부터 기판을 보호하며, 기판에 대한 반도체층의 접촉특성을 개선시키는 역할을 한다.
다음, 제 1 자기정렬층(151)이 묻은 탄성 탬플릿 스탬프(150)를 상기 비정질실리콘층(114)에 스탬핑하여, 도 2b에 도시된 바와 같이, 상기 비정질실리콘 층(114) 상부의 소정부위에 제 1 자기정렬층(151)을 형성한다.
이때, 상기 제 1 자기정렬층(151)은 티올시리즈(Thiol-series) 또는 OTS(Octadecyl Trichloro Silane) 등의 자기조립 단분자층(Self Assembling mono-molecular layer)으로 형성하고, 상기 탄성 탬플릿 스탬프(150)는 PDMS(poly di-methyl silane계) 스탬프 등을 사용할 수 있다.
제 1 자기정렬층의 형성 방법에 대해 구체적으로 살펴보면, 티올시리즈, OTS 등의 자기조립 단분자 물질을 헥산 또는 톨루엔과 같은 용매에 혼합한 뒤, 40~60%의 습도 하에서 탄성 탬플릿 스탬프에 이것을 묻힌다. 상기 탄성 탬플릿 스탬프는 소정 부위가 양각화되어 있는데, 상기 탄성 탬플릿 스탬프를 기판에 콘택시켜 스탬핑할 때 탄성 탬플릿 스탬프의 양각부 표면에 묻어있던 자기조립 단분자 물질이 기판에 프린팅되는 것이다.
이후, 도 2c에 도시된 바와 같이, CVD 방법으로 제 1 금속을 증착하여 상기 제 1 자기정렬층(151) 사이로 노출된 상기 비정질실리콘층(114) 상에 제 1 금속층(141)을 형성한다. 상기 CVD 방법으로는 550℃ 이상의 고온상태에서 증착하여야 하는 저압화학기상증착법(LPCVD법 : Low Pressure Chemical Vapor Deposition)과, 400℃ 이하에서 SiF4/SiH4/H2 혼합가스를 사용하여 증착하는 플라즈마 화학기상증착(PECVD법 : Plasma Enhanced Chemical Vapor Deposition) 등이 있는데, 제 1 금속 증착시 하부의 비정질실리콘에 고온에 의한 데미지를 가하면 안되므로 저온의 PECVD 방법이 보다 바람직할 것이다.
이때, 상기 제 1 자기정렬층(151) 표면이 소수성 특성을 가지므로, 친수성 물질에 용이하게 부착되는 제 1 금속층이 제 1 자기정렬층 사이로 노출된 비정질실리콘층 상에만 형성되고 상기 제 1 자기정렬층 상에는 형성되지 않는 것이다.
계속해서, 도 2d에 도시된 바와 같이, UV 크리닝, 수소 플라즈마 표면처리 또는 아르곤 이온 표면처리 중 어느 하나의 방법을 적용하여 상기 제 1 자기정렬층(151)을 제거한다.
따라서, 기판 상에는 전면에 형성되어 있는 비정질실리콘층(114)과 소정부위에 한정형성되어 있는 제 1 금속층(141)만이 구비되어 있다. 여기서, 상기 제 1 자기정렬층은 포토식각공정을 적용하지 않고 제 1 금속층 패턴을 형성하기 위해 도입된 패턴이다.
이후, 도 2e에 도시된 바와 같이, 상기 제 1 금속층(141)을 마스크로 하여 상기 비정질실리콘층(114)을 식각하여 패터닝한다.
이어서, 도 2f에 도시된 바와 같이, 비정질실리콘층(114) 상부의 제 1 금속층(141)을 촉매금속으로 하여 비정질실리콘층의 결정화를 유도하는 MILC법(금속유도측면결정화법, Metal Induced Lateral Crystallization)을 수행한다. MILC법은 결정화 속도가 빠르고 비용이 적게 들며 대면적 유리기판에 적용이 가능하다는 장점이 있다.
즉, 비정질실리콘층이 형성된 기판에 일정한 전압을 인가한 상태로 500℃ 이하의 온도에서 열처리함으로써, 상기 제 1 금속층(141)를 씨드(seed)로 하여 결정입자의 성장이 일어나도록 한다. 이로써, 비정질실리콘층은 결정입자를 가지는 폴 리실리콘층이 되고, 반도체층(114a)이 완성된다.
이와같이, 제 1 금속층은 비정질 실리콘층을 식각하기 위한 마스크 역할을 함과 동시에 비정질실리콘층을 결정화하기 위한 촉매금속 역할을 동시에 수행하는 것을 특징으로 한다. 따라서, 제 1 금속층은 저온공정인 CVD 방법으로 증착이 가능함과 동시에 비정질실리콘층의 결정화시 촉매금속으로 사용될 수 있는 물질을 선택하여 사용하는데, 구리, 알루미늄, 니켈 등의 금속물질을 사용하는 것이 바람직할 것이다.
다음, 도 2g에 도시된 바와 같이, 결정화된 반도체층(114a)의 양측에 소스/드레인 전극(115a, 115b)을 각각 형성한다. 즉, 상기 반도체층을 포함한 전면에 신호지연의 방지를 위해서 낮은 비저항을 가지는 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 포토식각공정으로 패터닝하여 소스/드레인 전극을 형성한다.
이후, 도 2h에 도시된 바와 같이, 상기 소스/드레인 전극(115a, 115b)을 포함한 전면에 무기재료인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 증착하여 게이트 절연막(114)을 형성한다.
다음, 상기 소스전극과 드레인 전극 사이의 반도체층 상부에 게이트 전극을 형성하는데, 상기 게이트 전극을 형성하기 위해서 포토식각공정을 적용하여도 무방하지만, 노광마스크의 사용횟수를 줄이기 위해서 자기정렬층을 사용하여 게이트 전극을 형성하는 방법으로 실시예를 기술하기로 한다.
즉, 도 2i에 도시된 바와 같이, 자기정렬층 물질이 묻은 탄성 탬플릿 스탬프(153)를 상기 소스/드레인 전극(115a, 115b) 상에 스탬핑하여, 도 2j에 도시된 바와 같이, 상기 소스/드레인 전극(115a, 115b) 상에 제 2 자기정렬층(152)을 형성한다. 상기 제 2 자기정렬층의 물질 및 그 형성방법은 제 1 자기정렬층의 물질 및 형성방법과 동일 또는 유사하다.
이때, 상기 탄성 탬플릿 스탬프로써, 도 2i에서와 같이, 기판과 접촉하는 면이 평평한 것을 사용할 수도 있고, 게이트 전극이 형성될 부분만 음각화되어 있는 것을 사용할 수도 있다. 상기 제 2 자기정렬층은 상기 소스/드레인 전극이 형성되어 있는 부분과 형성되어 있지 않는 부분의 단차에 의해 상기 소스전극 및 드레인 전극 상에만 형성되고 게이트 전극이 형성되는 부분에는 형성되지 않기 때문에, 평편한 면을 가진 탄성 탬플릿 스탬프를 사용하여도 무방한 것이다.
이후, 도 2k에 도시된 바와 같이, CVD 방법으로 제 2 금속을 증착하여 상기 제 2 자기정렬층(152) 사이로 노출된 상기 게이트 절연막(113) 상에 게이트 전극(112a)을 형성한다. 상기 CVD 방법으로는 LPCVD법, PECVD법 등이 있다. 상기 제 2 금속층은, 상기 제 1 금속층과 달리, 결정화방법의 촉매금속으로 쓰이지 않으므로 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중에서 적어도 하나 선택하여 사용할 수 있다.
이때, 상기 제 2 자기정렬층(152) 표면이 소수성 특성을 가지므로, 친수성 물질에 용이하게 부착되는 제 2 금속층이 제 2 자기정렬층 사이로 노출된 게이트 절연막 상에만 형성되고 상기 제 2 자기정렬층 상에는 형성되지 않는다.
계속해서, 도 2l에 도시된 바와 같이, UV 크리닝, 수소 플라즈마 표면처리 또는 아르곤 이온 표면처리 중 어느 하나의 방법을 적용하여 상기 제 2 자기정렬층(152)을 제거한다.
이로써, 폴리실리콘 반도체층(114a)과, 상기 반도체층 양측에 각각 형성되는 소스/드레인 전극(115a, 115b)과, 게이트 절연막에 의해 상기 반도체층 및 소스/드레인 전극으로부터 절연되는 게이트 전극(112a)으로 구성되는 폴리실리콘 박막트랜지스터가 완성된다.
마지막으로, 도 2m에서와 같이, 게이트 전극(112a)을 외부로 노출되어 산화되는 것을 방지하기 위해서, 게이트 전극을 포함한 전면에 무기재료인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 증착하여 보호막(116)을 더 형성할 수 있다.
이상에서와 같이, 본발명에 의한 폴리실리콘 박막트랜지스터는 소스/드레인 전극, 게이트 전극을 형성할 때에만 마스크 공정을 수행하면 되므로, 마스크 공정 수를 크게 줄일 수 있게 된다. 이때, 게이트 전극은 자기정렬층을 사용하는 공정으로 형성할 수 있으므로 마스크 공정 수를 1회 더 줄일 수 있다.
액정표시소자의 제조방법
먼저, 도 3a에 도시된 바와 같이, 기판(511) 전면에 화학기상증착법 등으로 비정질 실리콘(Amorphous Silicon)을 증착하여 비정질실리콘층(514)을 형성한다.
구체적으로, 기판(511)을 CVD(Chemical Vapor Deposition)장치에 인입시켜 화학기상증착(CVD)법으로 비정질실리콘(a-Si)을 수십 Å정도의 얇은 두께로 증착하 여 비정질실리콘층(514)을 형성한다. 이 때, 증착 가스로 실란가스(SiH4)를 사용하고, 캐리어 가스(carrier gas)로 아르곤 기체(Ar)를 사용하며, 100∼500W의 RF파워와 430∼500℃의 온도에서 공정을 수행한다.
이때, 상기 기판(511)과 비정질실리콘층(514) 사이에 실리콘산화물(SiO2)을 화학기상증착법 등으로 증착하여 버퍼층(미도시)을 형성할 수 있다.
다음, 제 1 자기정렬층(551)이 묻은 탄성 탬플릿 스탬프(550)를 상기 비정질실리콘층(514)에 스탬핑하여, 도 3b에 도시된 바와 같이, 상기 비정질실리콘층(514) 상부의 소정부위에 자기정렬층(551)을 형성한다. 자기정렬층이 형성되지 않는 영역은 후속공정에 의해서 반도체층이 형성되는 영역이 된다.
이때, 상기 자기정렬층(551)은 티올시리즈(Thiol-series) 또는 OTS(Octadecyl Trichloro Silane) 등의 자기조립 단분자층(Self Assembling mono-molecular layer)으로 형성하고, 상기 탄성 탬플릿 스탬프(550)는 PDMS(poly di-methyl silane)계 스탬프 등을 사용할 수 있다.
이후, 도 3c에 도시된 바와 같이, CVD 방법으로 금속을 증착하여 상기 자기정렬층(551) 사이로 노출된 상기 비정질실리콘층(514) 상에 금속층(541)을 형성한다. 상기 CVD 방법으로는 LPCVD법, PECVD법 등이 있는데, 금속 증착시 하부의 비정질실리콘에 열적 데미지를 가하는 것을 방지하기 위해서 저온공정으로 알려진 PECVD 방법을 적용하는 것이 바람직할 것이다.
이때, 상기 자기정렬층(551) 표면이 소수성 특성을 가지므로, 친수성 물질에 용이하게 부착되는 금속층이 자기정렬층 사이로 노출된 비정질실리콘층 상에만 형성되고 상기 자기정렬층 상에는 형성되지 않는다.
계속해서, 도 3d에 도시된 바와 같이, UV 크리닝, 수소 플라즈마 표면처리 또는 아르곤 이온 표면처리 중 어느 하나의 방법을 적용하여 상기 자기정렬층(551)을 제거한다.
따라서, 기판 상에는 전면에 형성되어 있는 비정질실리콘층(514)과 소정부위에 한정형성되어 있는 금속층(541)만이 구비되어 있다. 여기서, 상기 자기정렬층은 포토식각공정을 적용하지 않고 상기 금속층 패턴을 형성하기 위해 도입된 패턴임을 알 수 있다.
이후, 도 3e에 도시된 바와 같이, 상기 금속층(541)을 마스크로 하여 상기 비정질실리콘층(514)을 식각하여 패터닝한다.
이어서, 도 3f에 도시된 바와 같이, 비정질실리콘층(514) 상부의 금속층(541)을 촉매금속으로 하여 비정질실리콘층의 결정화를 유도하는 MILC법(Metal Induced Lateral Crystallization)을 수행한다.
즉, 비정질실리콘층이 형성된 기판에 일정한 전압을 인가한 상태로 일정 온도 이하에서 열처리함으로써, 상기 금속층(541)를 씨드(seed)로 하여 결정입자의 성장이 일어나도록 한다. 이로써, 비정질실리콘층은 결정입자를 가지는 폴리실리콘층이 되고, 반도체층(514a)이 완성된다.
이와같이, 상기 금속층은 비정질 실리콘층을 식각하기 위한 마스크 역할을 함과 동시에 비정질실리콘층을 결정화하기 위한 촉매금속 역할을 동시에 수행하는 것을 특징으로 한다. 따라서, 금속층은 저온공정인 CVD 방법으로 증착이 가능함과 동시에 비정질실리콘층의 결정화시 촉매금속으로 사용될 수 있는 물질을 선택하여 사용하는데, 구리, 알루미늄, 니켈 등의 금속물질을 사용하는 것이 바람직할 것이다.
다음, 도 3g에 도시된 바와 같이, 결정화된 반도체층(514a)의 양측에 소스/드레인 전극(515a, 515b)을 각각 형성한다. 즉, 상기 반도체층을 포함한 전면에 신호지연의 방지를 위해서 낮은 비저항을 가지는 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 포토식각공정으로 패터닝하여 상기 반도체층 양측에 소스/드레인 전극(515a, 515b)을 각각 형성하고, 상기 소스전극과 일체형으로 연결되는 데이터 배선(D.L, 515)을 형성한다.
이후, 도 3h에 도시된 바와 같이, 상기 소스/드레인 전극(515a, 115b)을 포함한 전면에 무기재료인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 증착하여 게이트 절연막(514)을 형성한다.
다음, 상기 게이트 절연막을 포함한 전면에 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고 포토식각공정으로 패터닝하여, 도 3i에 도시된 바와 같이, 상기 소스전극(515a)과 드레인 전극(515b) 사이의 반도체층 상에 게이트 전극(512a)을 형성하고, 상기 게이트 전극과 일체형으로 연결되고 상기 데이터 배선에 수직교차하여 복수개의 단위-픽셀을 정의하는 게 이트 배선(G.L, 512)을 형성한다.
이때, 상기 게이트 배선 및 게이트 전극을 형성하기 위해서 포토식각공정을 적용하여도 무방하지만, 노광마스크의 사용횟수를 줄이기 위해서 자기정렬층을 사용하여 게이트 배선 및 게이트 전극을 형성할 수도 있을 것이다.
즉, 게이트 배선 및 게이트 전극이 형성되는 부분이 음각화되도록 제작된 탄성 탬플릿 스탬프에 자기정렬층 물질을 묻히고 이를 게이트 절연막 상에 프린팅하면 게이트 배선 및 게이트 전극이 형성되는 부분에는 자기정렬층이 형성되지 않는데, 후속공정에서 자기정렬층이 형성되지 않는 영역에 금속을 증착하여 게이트 배선 및 게이트 전극 패턴을 완성하는 것이다. 이와같이, 자기정렬층을 이용하여 게이트 배선 및 게이트 전극을 형성하면 마스크 공정이 1회 줄어들게 되므로 공정이 보다 간소해진다.
이로써, 폴리실리콘 반도체층(514a), 소스/드레인 전극(515a,515b), 게이트 절연막(513) 및 게이트 전극(512)으로 적층된 폴리실리콘 박막트랜지스터가 완성된다. 상기 폴리실리콘 박막트랜지스터는 게이트 배선과 데이터 배선이 교차되는 지점에 형성된다.
이후, 도 3j에 도시된 바와 같이, 상기 게이트 배선(512) 및 게이트 전극(512)을 포함한 전면에 무기재료인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 증착하거나 또는 유기재료인 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin)를 도포하여 보호막(116)을 형성한다.
이후, 도 3k에 도시된 바와 같이, 상기 드레인 전극(515b) 상부의 게이트 절 연막(513) 및 보호막(516)을 제거하여 상기 드레인 전극이 노출되는 콘택홀을 형성한다.
마지막으로, 보호막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 증착하고 패터닝하여 상기 콘택홀을 통해 드레인 전극(515b)과 콘택되는 화소전극(517)을 형성한다.
이상으로, 폴리실리콘 박막트랜지스터 어레이 기판이 완성된다.
다음, 도시하지는 않았지만, 빛샘 방지를 위한 블랙매트릭스와, 색상 구현을 위한 R,G,B(red, green, blue)의 칼라필터층과, 상기 화소전극과 함께 전계를 형성하여 액정을 제어하기 위한 공통전극이 구비된 컬러필터층 어레이 기판을 준비한다.
마지막으로, 상기 폴리실리콘 박막트랜지스터 어레이 기판에 접착제 역할을 하는 에폭시 수지(epoxy resin)의 씨일제를 형성하고, 컬러필터층 어레이 기판 내측면에 스페이서를 골고루 형성한 뒤, 상기 두 기판을 대향 합착하고 그 사이의 수 ㎛의 공간에 액정을 주입하여 액정 주입구를 밀봉처리하면 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자가 완성된다.
이상에서와 같이, 본발명에 의한 액정표시소자의 폴리실리콘 박막트랜지스터 어레이 기판은 소스/드레인 전극(데이터 배선 포함), 게이트 전극(게이트 배선 포함), 화소전극, 상기 드레인 전극과 화소전극을 콘택시키기 위한 콘택홀을 형성하기 위해서 총 4번의 마스크 공정만 수행하면 되므로, 마스크 공정 수를 크게 줄일 수 있게 된다. 이때, 게이트 전극 또는 화소전극 형성시, 자기정렬층을 사용하는 공정으로 형성할 수 있으므로 마스크 공정 수를 각각 1회 더 줄일 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명에 의한 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
첫째, 비정질 실리콘층 상부의 소정 부위에 금속층을 형성하는데, 상기 금속층이 비정질 실리콘층을 식각하기 위한 마스크 역할을 함과 동시에 비정질실리콘층을 결정화하기 위한 촉매금속 역할을 동시에 수행하므로 공정을 보다 간소화할 수 있다.
둘째, 상기 금속층을 패터닝하기 위해서, 포토식각공정을 수행하지 않고 자기정렬층을 이용할 수 있으므로, 노광마스크의 사용횟수를 1회 줄일 수 있다.
셋째, 게이트 전극 또는 게이트 배선을 형성하기 위해서, 포토식각공정을 수행하지 않고 자기정렬층을 이용할 수 있으므로, 노광마스크의 사용횟수를 1회 더 줄일 수 있다.
넷째, 기존에 폴리실리콘 박막트랜지스터를 구성하기 위해서 반도체층, 게이트 전극, 소스/드레인 전극 및 콘택홀을 형성하는 총 4번의 마스크 공정을 수행하였으나, 본발명은 소스/드레인 전극을 형성하는 공정에서만 마스크 공정을 수행하 면 되므로 마스크 공정 수를 크게 줄일 수 있다.
다섯째, 기존에 액정표시소자의 폴리실리콘 박막트랜지스터 어레이 기판을 구성하기 위해서 반도체층, 게이트 전극, 소스/드레인 전극, 상기 반도체층과 소스/드레인 전극을 콘택시키기 위한 제 1 콘택홀, 화소전극 및 상기 드레인 전극과 화소전극을 콘택시키기 위한 제 2 콘택홀을 형성하는 총 6번의 마스크 공정을 수행하였으나, 본발명은 소스/드레인 전극, 화소전극 및 상기 드레인 전극과 화소전극을 콘택시키기 위한 콘택홀을 형성하는 총 3번의 마스크 공정만 수행하면 되므로, 마스크 공정 수를 크게 줄일 수 있다.
Claims (32)
- 기판 상에 비정질실리콘층을 형성하는 단계와,상기 비정질실리콘층 상부의 소정부위에 제 1 자기정렬층을 형성하는 단계와,상기 제 1 자기정렬층 사이로 노출된 상기 비정질실리콘층 상에 제 1 금속층을 형성하는 단계와,상기 제 1 자기정렬층을 제거하는 단계와,상기 제 1 금속층을 마스크로 상기 비정질실리콘층을 식각하여, 비정질실리콘의 반도체층을 형성하는 단계와,상기 제 1 금속층을 촉매로 상기 비정질실리콘의 반도체층을 결정화하여, 폴리실리콘의 반도체층으로 형성하는 단계와,상기 폴리실리콘의 반도체층 양측에 소스/드레인 전극을 각각 형성하는 단계와,상기 소스/드레인 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와,상기 소스 전극과 드레인 전극 사이의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 제 1 자기정렬층은 자기조립 단분자층(Self Assembling mono-molecular layer)인 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 2 항에 있어서,상기 자기조립단분자층은 티올시리즈(Thiol-series) 또는 OTS(Octadecyl Trichloro Silane) 중 어느 하나로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 제 1 자기정렬층 표면은 소수성인 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 제 1 자기정렬층을 제거하는 단계에서,UV 크리닝, 수소 플라즈마 표면처리 또는 아르곤 이온 표면처리 중 어느 하나의 방법을 적용하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 제 1 자기정렬층은, 자기정렬층 물질이 묻은 탄성 탬플릿 스탬프를 상기 비정질실리콘층에 스탬핑하여 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 6 항에 있어서,상기 탄성 탬플릿 스탬프는 PDMS(poly di-methyl silane)계 스탬프인 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 비정질실리콘의 반도체층을 결정화하는 단계에서, MILC(Metal Induced Lateral Crystallization) 방법을 적용하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 제 1 금속층은 CVD(Chemical Vapor Deposition) 방법으로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 제 1 금속층은 저온공정인 CVD 방법으로 증착이 가능함과 동시에, 상기 비정질실리콘의 반도체층을 결정화하는 단계에서 촉매금속으로 사용되는 물질로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 10 항에 있어서,상기 제 1 금속층은 구리, 알루미늄, 니켈 중 어느 하나로 형성하는 것을 특 징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 게이트 전극을 형성하는 단계는,상기 게이트 절연막 상에 제 2 자기정렬층을 형성하는 단계와,상기 제 2 자기정렬층 사이로 노출된 상기 게이트 절연막 상에 제 2 금속층을 형성하는 단계와,상기 제 2 자기정렬층을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 12 항에 있어서,상기 제 2 자기정렬층은, 자기정렬층 물질이 묻은 탄성 탬플릿 스탬프를 상기 게이트 절연막 상에 스탬핑하여 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 12 항에 있어서,상기 제 2 자기정렬층은 티올시리즈(Thiol-series) 또는 OTS(Octadecyl Trichloro Silane)의 자기조립 단분자층(Self Assembling mono-molecular layer)으로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 12 항에 있어서,상기 제 2 자기정렬층 표면은 소수성인 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 12 항에 있어서,상기 제 2 자기정렬층을 제거하는 단계에서,UV 크리닝, 수소 플라즈마 표면처리 또는 아르곤 이온 표면처리 중 어느 하나의 방법을 적용하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 제 12 항에 있어서,상기 제 2 금속층은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 중에서 적어도 어느 하나로 형성하는 것을 특징으로 하는 폴리실리콘 박막트랜지스터의 제조방법.
- 기판 상에 비정질실리콘층을 형성하는 단계와,상기 비정질실리콘층 상부의 소정부위에 제 1 자기정렬층을 형성하는 단계와,상기 제 1 자기정렬층 사이로 노출된 상기 비정질실리콘층 상에 제 1 금속층을 형성하는 단계와,상기 제 1 자기정렬층을 제거하는 단계와,상기 제 1 금속층을 마스크로 상기 비정질실리콘층을 식각하여, 비정질실리콘의 반도체층을 형성하는 단계와,상기 제 1 금속층을 촉매로 상기 비정질실리콘의 반도체층을 결정화하여, 폴리실리콘의 반도체층을 형성하는 단계와,상기 폴리실리콘의 반도체층 양측에 소스/드레인 전극을 각각 형성하는 단계와,상기 소스/드레인 전극을 포함한 전면에 게이트 절연막을 형성하는 단계와,상기 소스 전극과 드레인 전극 사이의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와,상기 게이트 전극을 포함한 전면에 보호막을 형성하는 단계와,상기 보호막 상에 상기 드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 소스/드레인 전극과 동시에 데이터 배선을 형성하는 단계와,상기 게이트 전극과 동시에 상기 데이터 배선에 교차하여 서브-픽셀을 정의하는 게이트 배선을 형성하는 단계를 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
- 제 19 항에 있어서,상기 게이트 배선 및 게이트 전극은 포토식각공정을 적용하여 패터닝하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 제 1 자기정렬층은 자기조립 단분자층(Self Assembling mono-molecular layer)인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 21 항에 있어서,상기 자기조립단분자층은 티올시리즈(Thiol-series) 또는 OTS(Octadecyl Trichloro Silane) 중 어느 하나로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 제 1 자기정렬층 표면은 소수성인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 제 1 자기정렬층을 제거하는 단계에서,UV 크리닝, 수소 플라즈마 표면처리 또는 아르곤 이온 표면처리 중 어느 하나의 방법을 적용하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 제 1 자기정렬층은, 자기정렬층 물질이 묻은 탄성 탬플릿 스탬프를 상기 비정질실리콘층에 스탬핑하여 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 25 항에 있어서,상기 탄성 탬플릿 스탬프는 PDMS(poly di-methyl silane)계 스탬프인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 비정질실리콘의 반도체층을 결정화하는 단계에서, MILC(Metal Induced Lateral Crystallization) 방법을 적용하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 제 1 금속층은 CVD 방법으로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 18 항에 있어서,상기 제 1 금속층은 저온공정인 CVD 방법으로 증착이 가능함과 동시에, 상기 비정질실리콘의 반도체층을 결정화하는 단계에서 촉매금속으로 사용되는 물질로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 29 항에 있어서,상기 제 1 금속층은 구리, 알루미늄, 니켈 중 어느 하나로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 19 항에 있어서,상기 게이트 배선 및 게이트 전극을 형성하는 단계는,상기 게이트 절연막 상부 중 상기 게이트 배선 및 게이트 전극이 형성되는 부분을 제외한 나머지 영역에 제 2 자기정렬층을 형성하는 단계와,상기 제 2 자기정렬층 사이로 노출된 상기 게이트 절연막 상에 제 2 금속층을 형성하는 단계와,상기 제 2 자기정렬층을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 31 항에 있어서,상기 제 2 자기정렬층을 형성하는 단계에서, 게이트 배선 및 게이트 전극이 형성되는 부분이 음각화되도록 제작된 탄성 탬플릿 스탬프를 사용하는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061426A KR101232170B1 (ko) | 2006-06-30 | 2006-06-30 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061426A KR101232170B1 (ko) | 2006-06-30 | 2006-06-30 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080002539A KR20080002539A (ko) | 2008-01-04 |
| KR101232170B1 true KR101232170B1 (ko) | 2013-02-12 |
Family
ID=39214314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060061426A KR101232170B1 (ko) | 2006-06-30 | 2006-06-30 | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101232170B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101104248B1 (ko) | 2008-12-23 | 2012-01-11 | 한국전자통신연구원 | 자기 정렬 전계 효과 트랜지스터 구조체 |
| KR20100073247A (ko) | 2008-12-23 | 2010-07-01 | 한국전자통신연구원 | 자기정렬 전계 효과 트랜지스터 구조체 |
| KR101088457B1 (ko) * | 2009-04-07 | 2011-12-01 | 주식회사 테라세미콘 | 금속 촉매를 이용한 폴리 실리콘 마스크의 제조방법 및 이를 이용한 반도체 소자의 제조방법 |
| CN109712933A (zh) * | 2019-02-19 | 2019-05-03 | 合肥鑫晟光电科技有限公司 | 显示基板的制作方法、显示基板及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050023162A (ko) * | 2003-08-27 | 2005-03-09 | 네오폴리((주)) | 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법 |
| KR20050078392A (ko) * | 2004-01-29 | 2005-08-05 | 주승기 | 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치 |
| KR20060038263A (ko) * | 2004-10-29 | 2006-05-03 | 엘지.필립스 엘시디 주식회사 | 박막 형성 방법 |
| KR20060040204A (ko) * | 2004-11-04 | 2006-05-10 | 엘지.필립스 엘시디 주식회사 | 자기조립단분자막을 구비하는 액정표시소자 및 그 제조방법 |
-
2006
- 2006-06-30 KR KR1020060061426A patent/KR101232170B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050023162A (ko) * | 2003-08-27 | 2005-03-09 | 네오폴리((주)) | 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법 |
| KR20050078392A (ko) * | 2004-01-29 | 2005-08-05 | 주승기 | 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치 |
| KR20060038263A (ko) * | 2004-10-29 | 2006-05-03 | 엘지.필립스 엘시디 주식회사 | 박막 형성 방법 |
| KR20060040204A (ko) * | 2004-11-04 | 2006-05-10 | 엘지.필립스 엘시디 주식회사 | 자기조립단분자막을 구비하는 액정표시소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080002539A (ko) | 2008-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101145146B1 (ko) | 박막트랜지스터와 그 제조방법 | |
| KR101109623B1 (ko) | 박막트랜지스터와 그 제조방법. | |
| JP4403115B2 (ja) | 表示装置及びその製造方法 | |
| US7999262B2 (en) | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same | |
| US7612836B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| WO2015074420A1 (zh) | 阵列基板及其制备方法和显示装置 | |
| KR101232170B1 (ko) | 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법 | |
| KR101265331B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 | |
| KR20080000691A (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| TWI446458B (zh) | 薄膜電晶體及其製造方法 | |
| KR101256674B1 (ko) | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 | |
| KR100587374B1 (ko) | 폴리실리콘 결정화 방법 및 이를 이용한 액정표시소자의제조방법 | |
| KR100545028B1 (ko) | 박막 패터닝 방법 및 박막 트랜지스터 어레이 기판의 제조방법 | |
| KR100652060B1 (ko) | 폴리실리콘층 및 그 결정화 방법 그리고, 이를 이용한액정표시소자의 제조방법 | |
| KR20070109612A (ko) | 폴리실리콘 ｔｆｔ 어레이 기판의 제조방법 | |
| KR20060133711A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 제조 방법 | |
| KR20050066580A (ko) | 박막트랜지스터 및 그것을 포함한 액정표시장치용 기판제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 7 |