CN107833860B - 一种芯片的封装方法 - Google Patents

一种芯片的封装方法 Download PDF

Info

Publication number
CN107833860B
CN107833860B CN201711013280.XA CN201711013280A CN107833860B CN 107833860 B CN107833860 B CN 107833860B CN 201711013280 A CN201711013280 A CN 201711013280A CN 107833860 B CN107833860 B CN 107833860B
Authority
CN
China
Prior art keywords
wafer
forming
functional
protective substrate
welding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711013280.XA
Other languages
English (en)
Other versions
CN107833860A (zh
Inventor
沈戌霖
袁文杰
徐雯
王宥军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201711013280.XA priority Critical patent/CN107833860B/zh
Publication of CN107833860A publication Critical patent/CN107833860A/zh
Application granted granted Critical
Publication of CN107833860B publication Critical patent/CN107833860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种芯片的封装方法,该封装方法包括:提供一晶圆,所述晶圆具有相对设置的第一表面以及第二表面,所述第一表面包括多个功能区域,所述功能区域之间具有切割沟道;在所述第二表面形成互联结构,所述互联结构用于和外部电路连接;在所述第一表面的所述功能区域内形成功能结构以及第一焊垫;所述功能结构与所述第一焊垫连接,所述第一焊垫与所述互联结构连接;基于所述切割沟道对所述晶圆进行切割,形成多个单粒的芯片。本发明技术方案所述封装方法中,首先完成晶圆第二表面的的互联结构,然后再进行晶圆第一表面不耐高温的功能结构的制作,从而避免形成互联结构时候的高温工艺对功能结构的不利影响,保证了芯片的性能。

Description

一种芯片的封装方法
技术领域
本发明涉芯片封装技术领域,更具体的说,涉及一种芯片的封装方法。
背景技术
随着科学技术的不断发展,越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中,为人们的日常生活以及工作带来了巨大的便利,成为当今人们生活不可或缺的重要工具。
电子设备实现各种预设功能的主要部件是各式各样的芯片。为了避免芯片收到外部环境的影响,保证芯片使用寿命以及稳定性,芯片一般需要进行封装保护。
现有技术对芯片进行封装过程中,一些工艺过程需要在较高温度下进行,这样会对芯片的功能结构产生不良影响,从而影响芯片的性能。发明内容
为了解决上述问题,本发明技术方案提供了一种芯片的封装方法,该封装方法避免了芯片封装过程中较高温度对芯片的能够结构的不良影响,保证了封装后芯片的性能。
为了实现上述目的,本发明提供如下技术方案:
一种芯片的封装方法,所述封装方法包括:
提供一晶圆,所述晶圆具有相对设置的第一表面以及第二表面,所述第一表面包括多个功能区域,所述功能区域之间具有切割沟道;
在所述第二表面形成互联结构,所述互联结构用于和外部电路连接;
在所述第一表面的所述功能区域内形成功能结构以及第一焊垫;所述功能结构与所述第一焊垫连接,所述第一焊垫与所述互联结构连接;
基于所述切割沟道对所述晶圆进行切割,形成多个单粒的芯片。
优选的,在上述封装方法中,所述在所述晶圆的第二表面形成互联结构包括:
在所述晶圆的第一表面键合第一保护基板;
对所述第二表面进行减薄处理;
在所述第二表面形成贯穿所述晶圆的通孔,所述通孔用于暴露出所述第一表面用于设置所述第一焊垫的区域;
在所述第二表面以及所述通孔内形成所述互联结构。
优选的,在上述封装方法中,所述在所述晶圆的第一表面键合第一保护基板包括:
通过UV胶在所述第一表面粘结固定所述第一保护基板。
优选的,在上述封装方法中,所述对所述第二表面进行减薄处理包括:
通过研磨工艺、或是刻蚀工艺、或是研磨工艺与刻蚀工艺结合对所述第二表面进行减薄处理。
优选的,在上述封装方法中,所述在所述第二表面形成贯穿所述晶圆的通孔包括:
在所述第二表面形成贯穿所述晶圆的直孔,在由所述第二表面指向所述第一表面的方向上,所述直孔的宽度不变。
优选的,在上述封装方法中,所述在所述第二表面形成贯穿所述晶圆的通孔包括:
在所述第二表面形成贯穿所述晶圆的梯形孔,在由所述第二表面指向所述第一表面的方向上,所述梯形孔的宽度逐渐降低。
优选的,在上述封装方法中,所述在所述第二表面形成贯穿所述晶圆的通孔包括:
在所述第二表面对应用于设置所述第一焊垫的区域形成凹槽;
在所述凹槽内形成贯穿所述晶圆的过孔,在由所述第二表面指向所述第一表面的方向上,所述过孔的宽度逐渐降低。
优选的,在上述封装方法中,所述在所述第二表面以及所述通孔内形成所述互联结构包括:
形成覆盖所述通孔以及所述第二表面的第一绝缘层;
在所述第一绝缘层对应所述通孔的位置形成开口,以露出用于设置所述第一焊垫的区域;
形成覆盖所述第一绝缘层以及所述开口的重布线层;
形成覆盖所述重布线层的第二绝缘层;
在所述第二绝缘层表面形成开口;
在所述第二绝缘层表面的开口形成第二焊垫,所述第二焊垫用于和所述外部电路连接。
优选的,在上述封装方法中,通过激光打孔方法在所述第一绝缘层以及第二绝缘层表面形成相应开口。
优选的,在上述封装方法中,所述在所述第一表面的所述功能区域内形成功能结构以及第一焊垫包括:
在所述晶圆朝向所述第二表面的一侧键合第二保护基板;
去除所述第一表面的第一保护基板;
在所述功能区域内形成所述功能结构以及第一焊垫。
优选的,在上述封装方法中,所述第一保护基板为透明基板,且所述第一保护基板与所述晶圆通过UV胶粘结固定;
所述去除所述第一表面的第一保护基板包括:
通过紫外光照射所述第一保护基板,使得所述UV胶失去粘性,以去除所述第一表面的第一保护基板。
优选的,在上述封装方法中,还包括:
在切割之前,对所述功能结构以及所述第一焊垫进行密封保护。
优选的,在上述封装方法中,所述对所述功能结构以及所述第一焊垫进行密封保护包括:
在所述晶圆的第一表面固定覆盖所述功能结构以及所述第一焊垫的盖板。
优选的,在上述封装方法中,所述对所述功能结构以及所述第一焊垫进行密封保护包括:
在所述晶圆的第一表面设置覆盖所述功能结构以及所述第一焊垫的封装胶。
优选的,在上述封装方法中,所述功能结构为OLED单元、或LED单元、或光学式指纹检测单元。
通过上述描述可知,本发明技术方案提供的芯片的封装方法包括:提供一晶圆,所述晶圆具有相对设置的第一表面以及第二表面,所述第一表面包括多个功能区域,所述功能区域之间具有切割沟道;在所述第二表面形成互联结构,所述互联结构用于和外部电路连接;在所述第一表面的所述功能区域内形成功能结构以及第一焊垫;所述功能结构与所述第一焊垫连接,所述第一焊垫与所述互联结构连接;基于所述切割沟道对所述晶圆进行切割,形成多个单粒的芯片。本发明技术方案所述封装方法中,首先完成晶圆第二表面的的互联结构,然后再进行晶圆第一表面不耐高温的功能结构的制作,从而避免形成互联结构时候的高温工艺对功能结构的不利影响,保证了芯片的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1a-图4为本发明实施例提供的一种芯片的封装方法的流程示意图;
图5a-图5d所示为本发明实施例提供的一种在晶圆的第二表面形成互联机构的方法的流程示意图;
图6a-图6f为本发明实施例提供的一种形成背面互联结构的方法的流程示意图;
图7a-图7c为本发明实施例提供的一种形成所述功能结构以及所述第一焊垫的方法的流程示意图;
图8为本发明实施例提供的一种具有直孔的芯片的结构示意图;
图9为本发明实施例提供的一种具有梯形孔芯片的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
目前,现有技术一般采用CSP(Chip Scale Package,芯片级封装)工艺对芯片进行封装。采用大尺寸晶圆,在晶圆的一个表面先形成功能结构,然后在另一个相对的表面形成互联结构。但是在形成互联结构过程中,有不少工艺阶段需要在100℃的较高温度下作业,如烤箱以及回流焊等工艺步骤均需要超过150℃甚至超过200℃,对于具有温度敏感材料的功能结构,较高的温度会影响其性能,进而导致封装后的芯片芯能降低。
为了解决上述问题,本发明实施例提供了一种芯片的封装方法,该方法在现有CSP封装工艺基础上大胆改进,先在芯片的一个表面形成背面互联结构,然后再在另一个表面形成功能结构以及第一焊垫,大胆打破工艺工艺流程,从而可以改变现有技术中被忽视的互联结构形成过程中较高温度对功能结构中温度敏感材料的不良影响,有效提高了芯片的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1a-图4,图1-图4为本发明实施例提供的一种芯片的封装方法的流程示意图,该封装方法包括:
步骤S11:如图1所示,提供一晶圆10。
图1a为所述晶圆的第一表面的俯视图,图1b为图1所示晶圆在A-A’的切面图,所述晶圆10具有相对设置的第一表面B1以及第二表面B2,所述第一表面B1包括多个功能区域11,所述功能区域11之间具有切割沟道12。
步骤S12:如图2所示,在所述第二表面B2形成互联结构21。
所述互联结构21用于和外部电路连接。所述外部电路用于为所述芯片提供驱动信号,控制所述芯片执行预设功能。
步骤S13:如图3所示,在所述第一表面B1的所述功能区域11内形成功能结构31以及第一焊垫32。
所述功能结构31与所述第一焊垫32连接,所述第一焊垫32与所述互联结构21连接,进而使得所述功能结构31可以和外部电路连接。
步骤S14:如图4所示,基于所述切割沟道12对所述晶圆10进行切割,形成多个单粒的芯片。
其中,可以采用砂轮进行机械切割,还可以通过激光切割工艺进行切割。沿着所述切割够到12对所述晶圆10进行切割,形成多个分离的单粒芯片。
本发明实施例所述封装方法中,所述在所述晶圆10的第二表面B2形成互联结构21的过程如图5a-图5d所示,图5a-图5d所示为本发明实施例提供的一种在晶圆的第二表面形成互联机构的方法的流程示意图,该方法包括:
步骤S21:如图5a所示,在所述晶圆10的第一表面B1键合第一保护基板51。
该步骤中,所述在所述晶圆10的第一表面B1键合第一保护基板51包括:通过UV胶52在所述第一表面B1粘结固定所述第一保护基板51。所述第一保护基板51可以用于对所述第一表面B1进行保护,避免在后续工艺过程中对所述第一表面造成污损。同时,所述第一保护基板51还可以作为所述晶圆10的承载基板,以便于后续过程中对所述晶圆10进行减薄处理以及形成互联结构21。为了后续去除所述第一保护基板51过程中使得紫外光可以照射所述UV胶52,所述第一保护基板51为透明基板,如可以为玻璃板等。所述第一保护基板51的周缘涂覆有UV胶52,以便于和晶圆10的周缘粘结固定。
步骤S22:如图5b所示,对所述第二表面B2进行减薄处理。
该步骤中,所述对所述第二表面B2进行减薄处理包括:通过研磨工艺、或是刻蚀工艺、或是研磨工艺与刻蚀工艺结合对所述第二表面B2进行减薄处理。通过减薄处理,降低晶圆10的厚度,使得第二表面B2相对于第一表面B1的距离由H1降低至H2。
步骤S23:如图5c所示,在所述第二表面B2形成贯穿所述晶圆的通孔Q,所述通孔Q用于暴露出所述第一表面用于设置所述第一焊垫32的区域。
该步骤中,所述在所述第二表面B2形成贯穿所述晶圆10的通孔Q包括:首先,在所述第二表面B2对应用于设置所述第一焊垫32的区域形成凹槽Q1;然后,在所述凹槽Q1内形成贯穿所述晶圆10的过孔Q2,在由所述第二表面B2指向所述第一表面B1的方向上,所述过孔Q2的宽度逐渐降低。可以通过刻蚀工艺形成所述凹槽Q1以及所述过孔Q2。其他实施方式中,所述过孔Q2还可以为直孔,所述直孔在所述方向上的宽度不变。
步骤S24:如图5d所示,在所述第二表面B2以及所述通孔Q内形成所述互联结构21。
该步骤中,所述在所述第二表面B2以及所述通孔Q内形成所述互联结构21的方法如图6a-图6f所示,图6a-图6f为本发明实施例提供的一种形成背面互联结构的方法的流程示意图,该方法包括:
步骤S31:如图6a所示,形成覆盖所述通孔Q以及所述第二表面B2的第一绝缘层61。
所述第一绝缘层61可以为二氧化硅层或是氮化硅层,可以通过沉积工艺形成所述第一绝缘层61,或是通过氧化所述晶圆10的第二表面B2形成所述第一绝缘层61。
步骤S32:如图6b所示,在所述第一绝缘层61对应所述通孔Q的位置形成开口K1,以露出用于设置所述第一焊垫32的区域。
可以通过激光打孔工艺在所述第一绝缘层61表面形成所述开口K1。
步骤S33:如图6c所示,形成覆盖所述第一绝缘层61以及所述开口K1的重布线层62。
步骤S34:如图6d所示,形成覆盖所述重布线层62的第二绝缘层63。
步骤S35:如图6e所示,在所述第二绝缘层63表面形成开口K2。
可以通过激光打孔工艺在所述第二绝缘层63表面形成所述开口K2。
步骤S36:如图6f所示,在所述第二绝缘层63表面的开口K2形成第二焊垫64,所述第二焊垫64用于和所述外部电路连接。
在本发明实施例中,所述第二焊垫64为锡球。需要说明的是,所述第二焊垫64的实现方式包括但不局限于锡球。
形成所述第二焊垫64后,完成所述互联结构21。在图6a-图6f所述方法中,通过激光打孔方法在所述第一绝缘层61以及第二绝缘层63表面形成相应开口。
为了同时保证芯片的厚度较薄且机械强度较大,在所述第二绝缘第二绝缘层63表面形成加强层。所述加强层的机械强度大于所述晶圆10的机械强度。这样,可以在现有技术上对所述晶圆10进行更大幅度的减薄处理,并通过采用具有较大机械强度的所述加强层,在大幅度降低所述晶圆10厚度的同时保证芯片具有较好的机械强度。
本发明实施例所述封装方法中,所述在所述第一表面B1的所述功能区域11内形成功能结构31以及第一焊垫32的方法如图7a-图7c所示,图7a-图7c为本发明实施例提供的一种形成所述功能结构以及所述第一焊垫的方法的流程示意图,该方法包括:
步骤S41:如图7a所示,在所述晶圆10朝向所述第二表面B2的一侧键合第二保护基板71。
为了便于后续去除所述第二基板71,同样,第二基板71可以通过UV胶和所述晶圆10粘结固定。为了后续去除所述第二保护基板71过程中使得紫外光可以照射所述UV胶72,所述第二保护基板71为透明基板,如可以为玻璃板等。所述位透明基板的周缘涂覆有UV胶72,以便于和晶圆10的周缘粘结固定。所述第二基板71可以对所述晶圆10的第二表面B2一侧的互联结构21进行保护,避免后续工艺流程对其造成污损。同时,所述第二基板71还可以作为承载基板,以便于在所述晶圆10的第一表面B1形成功能结构31以及第一焊垫32。
步骤S42:如图7b所示,去除所述第一表面B1的第一保护基板71。
本发明实施例所述封装方法中,所述第一保护基板71为透明基板,且所述第一保护基板71与所述晶圆10通过UV胶72粘结固定。该步骤中,所述去除所述第一表面B1的第一保护基板71包括:通过紫外光照射所述第一保护基板71,使得所述UV胶72失去粘性,以去除所述第一表面B1的第一保护基板71。
步骤S43:如图7c所示,在所述功能区域11内形成所述功能结构31以及第一焊垫32。
所述功能结构31可以为OLED单元,此时,形成所述功能结构31的过程包括:首先,在所述第一表面B1形成图案化的阳极层,所述阳极层具有多个阳极,每个所述功能区域11具有一个所述阳极,所述阳极之间绝缘;然后再所述阳极上依次形成空穴传输层、有机发光层、电子传输层以及阴极;最后,形成第一焊垫32,第二焊垫32通过走线和阳极以及阴极连接。
最后,去除所述第二保护基板71,沿着所述切割沟道12进行切割,形成多个如图4所示单粒的芯片。同样,可以通过紫外光照射所述第二保护基板71,所述第二保护基板71为透明基板,紫外光通过第二保护基板照射到UV胶72,使得其失去粘性,从而去除第二保护基板。
在上述实施例方式中,以所述通孔Q为具有凹槽Q1和过孔Q2的双台阶通孔为例进行说明。
在其他实施方式中,所述通孔Q还可以为直孔,此时,步骤S23中,所述在所述第二表面B2形成贯穿所述晶圆10的通孔Q包括:在所述第二表面形成贯穿所述晶圆的直孔,在由所述第二表面B2指向所述第一表面B1的方向上,所述直孔的宽度不变。
当所述过孔Q为直孔时,切割形成的单粒芯片结构如图8所示,图8为本发明实施例提供的一种具有直孔的芯片的结构示意图,图8所示芯片结构与上述实施例方式不同在于通孔Q形成过程以及结构不同,其他形成过工艺相同以及层次结构相同,在此不再赘述,可以参考上述描述。
其他实施方式中,所述通孔Q还可以为梯形孔,步骤S23中,所述在所述第二表面B2形成贯穿所述晶圆10的通孔Q包括:在所述第二表面形成贯穿所述晶圆的梯形孔,在由所述第二表面指向所述第一表面的方向上,所述梯形孔的宽度逐渐降低。
当所述通孔Q为梯形孔时,切割形成的单粒芯片结构如图9所示,图9为本发明实施例提供的一种具有梯形孔芯片的结构示意图,图9所示芯片结构与上述实施例方式不同在于通孔Q形成过程以及结构不同,其他形成工艺相同以及层次结构相同,在此不再赘述,可以参考上述描述。
可选的,在本发明实施例所述封装方法中,还包括:在切割之前,对所述功能结构31以及所述第一焊垫32进行密封保护。在去除所述第二保护基板71之前,一所述第二保护基板71位承载板,对所述功能结构31以及所述第一焊垫32进行密封保护。其中,所述对所述功能结构31以及所述第一焊垫32进行密封保护包括:在所述晶圆10的第一表面B1固定覆盖所述功能结构31以及所述第一焊垫32的盖板;或,在所述晶圆10的第一表面B1设置覆盖所述功能结构31以及所述第一焊垫32的封装胶。
在本发明实施例所述封装方法中,所述芯片的功能结构31包括但不局限于OLED单元,如还可以为或LED单元、或是光学式指纹检测单元等。所述功能结构31可以通过半导体制作工艺形成,具有温度敏感材料,通过本发明实施例所述封装方法,先形成晶圆背面的互联结构21,在通过半导体制作工艺形成所述功能结构21,这样可以避免在形成所述互联结构21过程中的高温过程对功能结构21的不利影响,保证了芯片的性能。而且所述封装方法无需增加工艺流程,制作工艺简单,制作成本低。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种芯片的封装方法,其特征在于,所述封装方法包括:
提供一晶圆,所述晶圆具有相对设置的第一表面以及第二表面,所述第一表面包括多个功能区域,所述功能区域之间具有切割沟道;
在所述晶圆的第一表面键合第一保护基板,在所述第二表面形成互联结构,所述互联结构用于和外部电路连接;
在所述第一表面的所述功能区域内形成功能结构以及第一焊垫,包括:在所述晶圆朝向所述第二表面的一侧键合第二保护基板,所述第二保护基板用于对所述互联结构进行保护以及作为承载基板;去除所述第一表面的第一保护基板;在所述功能区域内形成所述功能结构以及第一焊垫;所述功能结构与所述第一焊垫连接,所述第一焊垫与所述互联结构连接;通过半导体制作工艺形成具有温度敏感材料的所述功能结构;
基于所述切割沟道对所述晶圆进行切割,形成多个单粒的芯片。
2.根据权利要求1所述的封装方法,其特征在于,所述在所述晶圆的第二表面形成互联结构包括:
对所述第二表面进行减薄处理;
在所述第二表面形成贯穿所述晶圆的通孔,所述通孔用于暴露出所述第一表面用于设置所述第一焊垫的区域;
在所述第二表面以及所述通孔内形成所述互联结构。
3.根据权利要求2所述的封装方法,其特征在于,所述在所述晶圆的第一表面键合第一保护基板包括:
通过UV胶在所述第一表面粘结固定所述第一保护基板。
4.根据权利要求2所述的封装方法,其特征在于,所述对所述第二表面进行减薄处理包括:
通过研磨工艺、或是刻蚀工艺、或是研磨工艺与刻蚀工艺结合对所述第二表面进行减薄处理。
5.根据权利要求2所述的封装方法,其特征在于,所述在所述第二表面形成贯穿所述晶圆的通孔包括:
在所述第二表面形成贯穿所述晶圆的直孔,在由所述第二表面指向所述第一表面的方向上,所述直孔的宽度不变。
6.根据权利要求2所述的封装方法,其特征在于,所述在所述第二表面形成贯穿所述晶圆的通孔包括:
在所述第二表面形成贯穿所述晶圆的梯形孔,在由所述第二表面指向所述第一表面的方向上,所述梯形孔的宽度逐渐降低。
7.根据权利要求2所述的封装方法,其特征在于,所述在所述第二表面形成贯穿所述晶圆的通孔包括:
在所述第二表面对应用于设置所述第一焊垫的区域形成凹槽;
在所述凹槽内形成贯穿所述晶圆的过孔,在由所述第二表面指向所述第一表面的方向上,所述过孔的宽度逐渐降低。
8.根据权利要求2所述的封装方法,其特征在于,所述在所述第二表面以及所述通孔内形成所述互联结构包括:
形成覆盖所述通孔以及所述第二表面的第一绝缘层;
在所述第一绝缘层对应所述通孔的位置形成开口,以露出用于设置所述第一焊垫的区域;
形成覆盖所述第一绝缘层以及所述开口的重布线层;
形成覆盖所述重布线层的第二绝缘层;
在所述第二绝缘层表面形成开口;
在所述第二绝缘层表面的开口形成第二焊垫,所述第二焊垫用于和所述外部电路连接。
9.根据权利要求8所述的封装方法,其特征在于,通过激光打孔方法在所述第一绝缘层以及第二绝缘层表面形成相应开口。
10.根据权利要求1所述的封装方法,其特征在于,所述第一保护基板为透明基板,且所述第一保护基板与所述晶圆通过UV胶粘结固定;
所述去除所述第一表面的第一保护基板包括:
通过紫外光照射所述第一保护基板,使得所述UV胶失去粘性,以去除所述第一表面的第一保护基板。
11.根据权利要求1所述的封装方法,其特征在于,还包括:
在切割之前,对所述功能结构以及所述第一焊垫进行密封保护。
12.根据权利要求11所述的封装方法,其特征在于,所述对所述功能结构以及所述第一焊垫进行密封保护包括:
在所述晶圆的第一表面固定覆盖所述功能结构以及所述第一焊垫的盖板。
13.根据权利要求11所述的封装方法,其特征在于,所述对所述功能结构以及所述第一焊垫进行密封保护包括:
在所述晶圆的第一表面设置覆盖所述功能结构以及所述第一焊垫的封装胶。
14.根据权利要求1-13任一项所述的封装方法,其特征在于,所述功能结构为OLED单元、或LED单元、或光学式指纹检测单元。
CN201711013280.XA 2017-10-26 2017-10-26 一种芯片的封装方法 Active CN107833860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711013280.XA CN107833860B (zh) 2017-10-26 2017-10-26 一种芯片的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711013280.XA CN107833860B (zh) 2017-10-26 2017-10-26 一种芯片的封装方法

Publications (2)

Publication Number Publication Date
CN107833860A CN107833860A (zh) 2018-03-23
CN107833860B true CN107833860B (zh) 2021-01-15

Family

ID=61649390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711013280.XA Active CN107833860B (zh) 2017-10-26 2017-10-26 一种芯片的封装方法

Country Status (1)

Country Link
CN (1) CN107833860B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805820A (zh) * 2018-11-30 2021-05-14 北京比特大陆科技有限公司 芯片制造方法及芯片结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723306B (zh) * 2012-06-28 2014-10-08 中国科学院上海微***与信息技术研究所 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
TWI604570B (zh) * 2015-07-23 2017-11-01 精材科技股份有限公司 一種晶片尺寸等級的感測晶片封裝體及其製造方法
CN106548927A (zh) * 2016-11-03 2017-03-29 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装方法以及封装结构

Also Published As

Publication number Publication date
CN107833860A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
US9337097B2 (en) Chip package and method for forming the same
US8633091B2 (en) Chip package and fabrication method thereof
CN107195652B (zh) 半导体装置及其制造方法
US8536671B2 (en) Chip package
CN106098625B (zh) 等离子划片的芯片包封结构及制作方法
US8357987B2 (en) Chip package and fabrication method thereof
TWI529887B (zh) 晶片封裝體及其形成方法
US20130307147A1 (en) Chip package and method for forming the same
US20170025370A1 (en) Chip scale sensing chip package and a manufacturing method thereof
TW201448188A (zh) 影像感測晶片封裝體及其形成方法
TWI390688B (zh) Semiconductor device and method for manufacturing semiconductor device
JP2001035972A (ja) 半導体装置及びその製造方法
CN104979426A (zh) 晶片封装体的制造方法
TW201742200A (zh) 晶片封裝體及其製造方法
TW201349403A (zh) 晶片封裝體及其形成方法
CN108428662A (zh) 在芯片制造期间处置薄晶片
TW201709447A (zh) 感測模組及其製造方法
JP2019009371A (ja) 半導体パッケージ、半導体パッケージの形成方法
JP4725639B2 (ja) 半導体装置の製造方法
TW201301453A (zh) 晶片封裝體及其形成方法
CN107833860B (zh) 一种芯片的封装方法
JP4354321B2 (ja) 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
US11137559B2 (en) Optical chip package and method for forming the same
TW201436140A (zh) 晶片封裝體及其形成方法
US11390519B2 (en) Method for manufacturing a MEMS sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant