CN107818983A - 一种标记图形及其形成方法 - Google Patents

Abstract

提供一种用于3D NAND台阶的标记图形的形成方法，其特征在于：标记图形与顶部选择栅(TSG)图形通过一次掩模刻蚀同步形成于N‑O叠层，所形成的标记图形为凸起结构。该标记图形形成在***台阶区域，且形成在TSG图形垫角落区域。通过将标记图案整合到TSG图形的制备工艺中，减少了整个台阶工艺的步骤，降低了3D NAND的制造成本，解决了台阶工艺中无法测量大台阶图形尺寸变化和套刻(overlay)的问题，同时可以间接反映大台阶侧壁形貌和倾角对应不同刻蚀次数的变化。

Description

一种标记图形及其形成方法

技术领域

本发明涉及一种3D NAND存储器的制造方法，尤其涉及3D NAND存储器的台阶形成监测的标记图形及其形成方法。

背景技术

3D NAND存储器是一种堆叠数据单元的技术，目前已可实现32层以上，甚至72层数据单元的堆叠。3D NAND存储器克服了平面NAND闪存的实际扩展极限的限制，进一步提高了存储容量，降低了每一数据位的存储成本，降低了能耗。

目前3D NAND存储器的台阶区域(Staircase)，通过对***一步刻蚀M个N-O叠层形成一个大台阶(其中M为大于1的自然数)，此时相应的中心的未被刻蚀部分作为一个台阶垫(Pad)，再对该台阶垫采用trim-etch工艺形成M个台阶。经过多次类似工艺，进而形成台阶结构。如图1所示，对衬底100上的N-O叠层200分别通过2次刻蚀，形成2个大台阶，分别形成台阶垫1和台阶垫2，分别通过3次trim-etch工艺最终形成台阶结构。如图1(a)对衬底100上的N-O叠层200进行第一次大台阶刻蚀，一次刻蚀4层N-O叠层，形成台阶垫1(Pad 1)，然后通过第一次trim-etch工艺形成台阶结构210；在进行第二次大台阶刻蚀，形成台阶垫20(Pad2)，通过第二次trim-etch工艺形成台阶结构220；再通过第三次trim-etch工艺形成台阶结构。

在3D NAND存储器工艺制备中，台阶区域位置的精确控制尤为重要。第一道台阶的大小缩放将会影响trim之后形成的高层台阶的宽度，严重时会使部分台阶阵列中栅与金属接触的连接出现偏移。随着3D NAND存储器台阶层数的增加，台阶大小与位置的监控遇到了挑战，主要的问题是：(1)台阶区域的尺寸为mm级别，而它缩放的尺度为nm级别，无法用CDSEM机台进行线上良测；(2)部分台阶的形成由厚光阻铺胶，通过trim-etch工艺形成，而厚光阻导致光刻步骤良测时无法精确聚焦，从而会有大的偏移(overlay)产生且无法测量；(3)台阶从高到低形成的过程中，没有被光阻保护的台阶区域在多次刻蚀过程中形貌和倾角会有变化，这种变化的机制缺少有效的模型与深入研究。

为了解决上述问题，目前3D NAND存储器制造工艺中，在N-O薄膜沉积结束后，台阶结构制备之前，先在N-O薄膜上制备对称排列的小凹槽结构作为标记图案221。在该方法中，其标记图案222的形成需要额外的一张掩模专门形成，如图2(a)所示的标记图案222的掩模图形。图2(a)中，虚线框表示后续工艺中台阶垫的形成位置。通过测量SS Pad两侧与小凹槽的标记图案221中心线距离的平均值，可以计算出垫的关键尺寸缩放的大小，如图2(b)所示，其中SS Pad表示工艺过程中任意一个大台阶形成的台阶垫。这一方案可有效检测台阶垫相对不同光刻能量和焦距下的缩放值，但是小凹槽的制备需要额外的一张掩模，以及相应的光刻、干法刻蚀、湿法清洗三步工艺，增加了生产成本。此外，在多道台阶成型的trim工艺的调试中，当大台阶边缘与小凹槽边缘距离很近时，良测的定位点易于出错。另外，台阶垫的光刻-刻蚀工艺优化后，对尺寸很小的凹槽结构，制备工艺反而不是最优化值，因此凹槽成型时内部因为N-O薄膜刻蚀速率不一样会有残留物，从而影响良测精度。

发明内容

为了解决上述问题，本申请提出了一种优化的标记图案的形成方法，通过设计新型的小图形作为标记图案，并将标记图案整合到第一道台阶的制备工艺中，进而实现对每一道台阶关键尺寸和偏移(overlay)的监控，同时间接监控大台阶侧壁在多次刻蚀工艺后的变化。

通过新型的标记图案设计，减少了整个台阶工艺的步骤，降低了3D NAND的制造成本，解决了大台阶图形无法测量偏移(overlay)的问题。此外，不同位置的标记图案在台阶工艺中被刻蚀的次数不同，通过对其自身的关键尺寸(CD)监控与切片观测，可以间接反映大台阶侧壁形貌和倾角对应不同刻蚀次数的变化。

本发明的目的是通过以下技术方案实现的。

提供一种用于3D NAND台阶的标记图形的形成方法，包括如下步骤：提供衬底，具有位于其上的N-O叠层，N-O叠层包括用于形成沟道通孔的中心区域和形成互连的***台阶区域；提供一掩模，通过一次刻蚀同步形成顶部选择栅(TSG)图形垫和标记图形。

其中，标记图形为凸起结构。

其中，标记图形用于监控TSG图形垫以及用于形成***台阶区域的台阶的台阶垫的缩放和偏移。

提供一种3DNAND存储器件，包括衬底，形成在衬底上的N-O叠层，该N-O叠层包括用于形成沟道通孔的中心区域和用于形成互连的***台阶区域；顶部选择栅(TSG)图形垫，其覆盖中心区域；标记图形，形成在***台阶区域；其特征在于：该标记图形为凸起结构。

进一步地，该标记图形与TSG图形通过一次掩模同步形成，且TSG台阶垫附近的标记图形与TSG台阶垫等高。

进一步地，标记图形的边缘与台阶垫的边缘平行。

进一步地，该标记图案形成在每个台阶垫的角落区域的内/外侧。

进一步地，每相邻两个台阶垫公用一组标记图形。

进一步地，TSG图形垫的角落设置标记图形。

进一步地，标记图形在水平或垂直方向呈一行或一列排列，或者标记图形沿不同台阶垫角落延展方向排列。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1现有技术中台阶结构刻蚀的常规工艺示意图。

图2(a)现有技术中标记图案的版图设计示意图。

图2(b)现有技术中任意垫关键尺寸缩放的大小测量的示意图。

图3(a)根据本发明的技术方案形成的标记图形和TSG垫的示意图。

图3(b)根据本发明的标记图形掩模设计方案的示意图。

图4根据本发明的技术方案测量计算垫放缩关键尺寸和偏移量的示意图。

图5根据本发明一个实施例的标记图形掩模的设计方案的示意图。

图6根据本发明另一个实施例的标记图形掩模的设计方案的示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

根据本发明的实施方式，提出一种标记图形形成方法，在衬底上形成N-O叠层结构，随后形成最顶部的台阶结构，一般最顶层的台阶被称为顶部选择栅(TSG)，其所形成的垫为TSG图形垫(TSG Pad)311。在形成TSG图形垫311时，标记图形321和TSG图形垫311同步形成，获得如图3(a)的结构。该标记图形321的形成方法中，将标记图形321的掩模图形322和原台阶结构工艺中TSG掩模图形312形成在一个掩模版中，图3(b)示出了掩模版的掩模图案的示意图。随着TSG台阶的制备过程结束，标记图形321成为在N-O衬底上对称排列的凸起结构，如图3(a)所示。

图3(b)中，在区域1(Area 1)中，TSG图形垫掩模附近的标记图形掩模322将形成与TSG图形垫311等高的标记图形321，用于监控TSG图形垫311的缩放和偏移(overlay)。在区域2(Area 2)中,标记图形322依次对称排列在台阶垫1(Pad 1)、台阶垫2(Pad 2)、台阶垫3(Pad 3)和台阶垫4(Pad 4)台阶版外侧的四个角落。图3(b)中采用虚线形成的台阶垫1(Pad1)、台阶垫2(Pad 2)、台阶垫3(Pad 3)和台阶垫4(Pad 4)台阶版仅用于为标记图形322的位置作参考，其表示在后续的工艺过程中所使用的台阶版，而并非在当前版图上具有上述台阶垫1-4的版图图形。参考图2(b)，分别每个台阶垫(这里用SS Pad表示TSG Pad、Pad 1、Pad2、Pad 3和Pad 4中的任意一个)的边缘与凸起的标记图形321的中心线的距离，可监控每一道大台阶的缩放和偏移(overlay)。此外，区域2的标记图形322在x/y方向上排列在一条直线上，便于切片观测时同时监控不同刻蚀次数下标记结构的形貌。

每个大台阶刻蚀形成的台阶垫的放缩可通过如下的方法计算获得，参考图4所示。在掩模版图形设计，即版图设计中，定义两个标记图形422中心线之间的距离为2c,所测试的任一台阶垫(SS PAd)412的长度为2a,其到标记图形422左右中心线距离分别为L0,R0，标记图形422对称分布在台阶垫412两侧，于是有L₀＝R₀＝c-a。由于掩膜版误差效应，毫米级大小的台阶垫412在光刻后的关键尺寸与版图设计值有纳米级的差异。同样的，对于微米级宽度的标记图形422，在光刻-刻蚀工艺形成结构后的关键尺寸也有着纳米级的缩放。在台阶工艺中，由于图形的高度对称性，可以认为台阶垫412两侧的两个标记图形422中心线距离2c在台阶制备工艺中始终保持不变。

对台阶制备过程，我们假设台阶垫412大小和位置偏移模型如下：(1)标记图形422自身在光刻过程中偏移x₀；(2)垫在光刻过程中偏移x₁；(3)垫在光刻过程中关键尺寸缩小2a-2b。于是有L＝L₀-x₀+x1+a-b；R＝R₀+x₀-x1+a-b。综合可知，垫的关键尺寸收缩值为L+R-(L₀+R₀)；垫的偏移值x₁＝(L-R)/2+x0。由于标记图形42在图形制备过程中采用薄光阻(约750nm),在当前的半导体光刻工艺中可以将偏移做到小于20nm并准确测量，因此我们可以在整个芯片中间接计算出垫的关键尺寸的变化与垫的偏移量。

根据本发明的一个实施例，标记图形和TSG图形垫同步形成，即两者的掩模图形形成在一张掩模版上，且标记图形可分布在待测量大台阶(台阶垫)角落区域的内/外侧。

将标记图形和TSG图形垫一次形成的掩模图形可设计为如图5所示。每个大台阶外侧，即台阶垫1-4的外层，均有用于独立测量对应台阶垫的标记图形，标记图形边缘与台阶垫角落边缘平行，标记图形沿不同台阶垫角落延展方向排列。如台阶垫1的上边缘与标记图形522-1的边缘平行，台阶垫1的右侧边缘与标记图形522-2的边缘平行；台阶垫2的上边缘与标记图形522-3的边缘平行，台阶垫2的右侧边缘与标记图形522-4的边缘平行，以此类推。图5中虚线为标记图形的中心线，通过测量台阶垫与标记图形中心线的距离，可推算出台阶关键尺寸的缩放与偏移。

另一方面，不同区域的标记图形在台阶工艺中被刻蚀的次数不同。台阶垫1、台阶垫2、台阶垫3和台阶垫4旁的标记图形随着台阶垫的成型经历了次数不同的N-O薄膜刻蚀，如台阶垫1旁的标记图形522-1和522-2经历2次刻蚀，台阶垫2旁的标记图形522-3和522-4经历3次刻蚀，台阶垫3旁的标记图形522-5和522-6经历4次刻蚀，刻蚀标记的图案形状如图5(b)所示，可见随着刻蚀次数的增加，大台阶侧壁与水平面的夹角越来越小。通过对这些标记图形侧壁的检测与分析，可以预判在之后高堆栈台阶的制备中，台阶边缘在多道刻蚀向底部延伸的过程中形貌与倾角变化，并用来调整台阶trim宽度关键尺寸的值。

根据本发明的另一个实施例，标记图形和TSG图形垫同步形成，即两者的掩模图形形成在一张掩模版上，且每两个大台阶(台阶垫)公用一对标记图形，并且标记图形形成在待测量的一个大台阶(台阶垫)的外层和下一个台阶的内侧。如图6所示，标记图形622-1和622-2为台阶垫1和台阶垫2公用，其位于台阶垫1外侧，台阶垫2内侧；标记图形622-3和622-4为台阶垫3和台阶垫4公用，其位于台阶垫3外侧，台阶垫4内侧。标记图形622-1和622-3成一列排列，标记图形622-2和622-4成一行排列。该方案减少了高堆栈台阶刻蚀工艺中因为多次刻蚀对标记图形的损伤，适合32层以上至128层的台阶方案。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种用于3D NAND台阶的标记图形的形成方法，包括如下步骤：

提供衬底，具有位于其上的N-O叠层，N-O叠层包括用于形成沟道通孔的中心区域和形成互连的***台阶区域；

提供一掩模，通过一次刻蚀同步形成顶部选择栅(TSG)图形垫和标记图形。

2.如权利要求1所示的标记图形的形成方法，其中标记图形为凸起结构。

3.如权利要求1所示的标记图形的形成方法，标记图形用于监控TSG图形垫以及用于形成***台阶区域的台阶的台阶垫的缩放和偏移。

4.一种3DNAND存储器件，包括衬底，形成在衬底上的N-O叠层，该N-O叠层包括用于形成沟道通孔的中心区域和用于形成互连的***台阶区域；顶部选择栅(TSG)图形垫，其覆盖中心区域；标记图形，形成在***台阶区域，其特征在于：该标记图形为凸起结构。

5.如权利要求3所述的存储器件，其特征在于该标记图形与TSG图形垫通过一次掩模同步刻蚀形成，且TSG台阶垫附近的标记图形与TSG台阶垫等高。

6.如权利要求3所述的存储器件，其特征在于标记图形的边缘与台阶垫的边缘平行。

7.如权利要求3所述的存储器件，其特征在于该标记图案形成在每个台阶垫的角落区域的内/外侧。

8.如权利要求3所述的存储器件，其特征在于每相邻两个台阶垫共用一组标记图形。

9.如权利要求3所述的存储器件，其特征在于TSG图形垫的角落设置有标记图形。

10.如权利要求3所述的存储器件，其特征在于标记图形在水平或垂直方向呈一行或一列排列，或者标记图形沿不同台阶垫角落延展方向排列。