CN107799531B - 一种3d nand存储器等级层堆栈制造方法 - Google Patents
一种3d nand存储器等级层堆栈制造方法 Download PDFInfo
- Publication number
- CN107799531B CN107799531B CN201711140523.6A CN201711140523A CN107799531B CN 107799531 B CN107799531 B CN 107799531B CN 201711140523 A CN201711140523 A CN 201711140523A CN 107799531 B CN107799531 B CN 107799531B
- Authority
- CN
- China
- Prior art keywords
- layer stack
- nitride
- grade layer
- oxide
- grade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 37
- 150000004767 nitrides Chemical class 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000011248 coating agent Substances 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims abstract description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000000427 thin-film deposition Methods 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 239000012212 insulator Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种3D NAND存储器等级层堆栈制造方法，所述方法包括如下步骤：在硅基板上形成氧化物/氮化物等级层堆栈，继而形成垂直贯穿所述氧化物/氮化物等级层堆栈的栅极线狭缝；去除氧化物/氮化物等级层堆栈中的氮化物层，形成凹陷区域；使用氢氟酸回蚀所述凹陷区域，使得所述氧化物/氮化物等级层堆栈中的氧化物层表面平坦化；将导体材料填入所述凹陷区域中，形成导体层并刻蚀所述导体层，形成导体/绝缘体等级层堆栈。本发明的3D NAND存储器等级层堆栈制造方法，通过使用氢氟酸(HF)回蚀大头结构，可以消除氧化物层大头现象，从而提高3D NAND等级层堆栈中导体层的填充率，进而提高器件性能。
Description
技术领域
本发明涉及一种3D NAND存储器等级层堆栈制造方法，涉及3D NAND存储器制造技术领域。
背景技术
随着半导体技术的发展，提出了各种半导体存储器件。相对于常规存储装置如磁存储器件，半导体存储器件具有访问速度快、存储密度高等优点。这当中，NAND结构正受到越来越多的关注。为进一步提升存储密度，出现了多种三维(3D)NAND器件。
如图1A-C所示，是现有技术3D NAND存储器等级层堆栈制造过程示意图。具体包含以下步骤：
(1)如图1A所示，在硅基板101上形成有等级层堆栈103，通过干法/湿法刻蚀形成栅极线狭缝102(Gate Line Slit，GLS)垂直贯穿等级层堆栈103；所述等级层堆栈103由依次间隔形成的氧化物层104和氮化物层105组成。其中氮化物层105可以由氮化硅形成。
(2)如图1B所示，通过干法/湿法刻蚀去除栅极线狭缝102附近的等级层堆栈103中的氮化物层105(例如SiN)，形成凹陷区域106。
(3)如图1C所示，沉积金属钨，以填充步骤(2)后形成的凹陷区域106，形成金属钨层107。
(4)刻蚀金属钨层107，最终形成新的导体/绝缘体等级层堆栈103。
然而上述的传统方法存在以下缺陷：
氮化硅层的去除工艺中会使用到磷酸材料，并且磷酸材料的蚀刻速率与其中的硅浓度相关。如果硅浓度高，则蚀刻速率较低，反之如果硅浓度低则蚀刻速率较高。
当蚀刻速率较低时，如图1B所示，在步骤(2)时氧化物往往会重新生长，增加的多余氧化物(厚度约5-10埃，1埃＝10-10米)，导致形成氧化物层104的大头现象(图1B的圆圈处所示)，进而会导致在步骤(3)时形成气泡或虚空区108，这是NAND器件制作中不希望出现或者想要避免出现的现象，因为这种气泡或虚空区最终会导致金属钨层开口或电阻值上升，从而严重影响器件性能。
通常这种大头现象很难避免，因为磷酸材料中的硅浓度很难控制，原因是当刻蚀去除氮化硅层时会使得硅浓度上升。
发明内容
为了解决上述技术问题，本发明的目的是设计一种3D NAND存储器等级层堆栈制造新方法，通过使用氢氟酸(HF)回蚀大头结构，可以消除氧化物层大头现象。
根据本发明的一个方面，提供了一种3D NAND存储器等级层堆栈制造方法，包含以下步骤：
在硅基板上形成氧化物/氮化物等级层堆栈，继而形成垂直贯穿所述氧化物/氮化物等级层堆栈的栅极线狭缝；
去除氧化物/氮化物等级层堆栈中的氮化物层，形成凹陷区域；
使用氢氟酸回蚀所述凹陷区域，使得所述氧化物/氮化物等级层堆栈中的氧化物层表面平坦化；
使用导体材料填充所述凹陷区域，形成导体层并刻蚀所述导体层，形成导体/绝缘体等级层堆栈。
优选的，所述氮化物层由氮化硅形成。
优选的，使用干法/湿法刻蚀形成所述栅极线狭缝和所述凹陷区域。
优选的，使用磷酸去除氧化物/氮化物等级层堆栈中的氮化物层。
优选的，所述氢氟酸的浓度为HF：H2O＝1:500，所述回蚀时间为1到5分钟。
优选的，所述导电材料包括钨、钴、铜、铝和硅化物中的一种或几种的组合。
优选的，使用薄膜沉积工艺完成所述述填充过程和/或形成氧化物/氮化物等级层堆栈。
更优选的，所述薄膜沉积工艺包括化学气相沉积法(CVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)中的一种。
优选的，所述氧化物/氮化物等级层堆栈上还形成有绝缘层，所述栅极线狭缝垂直贯穿氧化物/氮化物等级层堆栈和绝缘层。
根据本发明的另一个方面，还提供了一种3D NAND存储器，其包括根据上述方法制造的导体/绝缘体等级层堆栈。
本发明的3D NAND存储器等级层堆栈制造新方法，通过使用氢氟酸(HF)回蚀大头结构，可以消除氧化物层大头现象，从而提高3D NAND等级层堆栈中导体层的填充率，进而提高器件性能。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1A-C是现有技术3D NAND存储器等级层堆栈制造过程示意图；
图2A-D是本发明3D NAND存储器等级层堆栈制造过程示意图；
图3为现有技术存在大头现象后制作的等级层堆栈照片；
图4为本发明消除大头现象后制作的等级层堆栈照片。
具体实施方式
下文将参照附图更充分地描述本发明的实施例，本发明的优选实施例在附图中示出。然而，本发明可以以不同的方式实施，而不应被解释为仅限于此处所述的实施例。在整个说明书中相同的附图标记始终指代相同的元件。
应当理解，虽然这里可使用术语第一、第二等描述各种元件，但这些元件不应受限于这些术语。这些术语用于使一个元件区别于另一个元件。例如，第一元件可以称为第二元件，类似地，第二元件可以称为第一元件，而不背离本发明的范围。如此处所用的，术语“和/或”包括一个或多个所列相关项目的任意及所有组合。
应当理解，当称一个元件在另一元件“上”、“连接到”或“耦合到”另一元件时，它可以直接在另一元件上或者连接到或耦合到另一元件，或者还可以存在***的元件。相反，当称一个元件“直接在”另一元件上或者“直接连接到”或“直接耦合到”另一元件时，不存在***的元件。其他的用于描述元件之间关系的词语应当以类似的方式解释(例如，“在...之间”相对于“直接在...之间”、“相邻”相对于“直接相邻”等)。这里当称一个元件在另一元件上时，它可以在另一元件上或下，直接耦合到另一元件，或者可以存在***的元件，或者元件可以通过空隙或间隙分隔开。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此处所用的，除非上下文另有明确表述，否则单数形式“一”和“该”均同时旨在包括复数形式。还应当理解，术语“包括”、“包括”、“包括”和/或“包括”，当在此处使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他的特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。
本发明实施例的3D NAND存储器等级层堆栈制造过程如图2A-D所示，包括如下步骤：
S1、如图2A所示，在硅基板201上形成有等级层堆栈203，通过干法/湿法刻蚀形成栅极线狭缝202(Gate Line Slit，GLS)垂直贯穿等级层堆栈203；所述等级层堆栈203由依次间隔形成的氧化物层204和氮化物层205组成。其中氮化物层205可以由氮化硅形成。
在一些实施例中，硅基板201由单晶硅制成，也可由其他合适的材料制成，包括但不限于硅、锗、绝缘体上硅薄膜(Silicon on insulator，SOI)等。
在一些实施例中，等级层堆栈203通过如下方式形成：
在硅基板上形成多个绝缘体层对，多个绝缘体层对形成等级层堆栈，单个绝缘体层材料包括但不限于氧化硅、氮化硅或氮氧化硅，或多种以上材料的组合，在一些实施例中，等级层堆栈中具有更多的绝缘体层对，所述绝缘体层对由不同材料制成，并具有不同的厚度。也就是说，等级层堆栈中一些位置的绝缘体层对与另一些位置的绝缘体层对可以由不同的材料制成并具有不同的厚度，例如，等级层堆栈中一些位置的绝缘体层对中的第一绝缘层的厚度为5-40nm，第二绝缘层的厚度为5-40nm；另一些位置的绝缘体层对中的第一绝缘层的厚度为10-40nm，第二绝缘层的厚度为10-40nm；又一些位置的绝缘体层对中的第一绝缘层的厚度为50-200nm，第二绝缘层的厚度为5-40nm。在一些实施例中，形成多个绝缘体层对的工艺可以使用薄膜沉淀工艺，包括但不限于化学气相沉积法(Chemical VaporDeposition,CVD)、物理气相沉积法(Physical Vapor Deposition,PVD)、或原子层沉积法(Atomic Layer Deposition,ALD)。
在一些实施例中，等级层堆栈203上还形成有绝缘层208，栅极线狭缝垂直贯穿等级层堆栈203和绝缘层208。在一些实施例中，绝缘层208包括氧化硅和/或氮化硅层。
在一些实施例中，在硅基板201上还形成有NAND串(图中未示出)，形成NAND串进一步包括形成垂直贯穿等级层堆栈的半导体通道以及位于半导体通道和等级层堆栈203之间的介质层。在一些实施例中，半导体通道由非晶硅、多晶硅或单晶硅制成。在一些实施例中，介质层是多个层的组合，包括但不限于隧道层、存储单元层和阻隔层。在一些实施例中，所述隧道层包括绝缘材料，包括但不限于氧化硅、氮化硅或氮氧化硅，或者多种上述材料的组合。在一些实施例中，隧道层的厚度为5-8nm，半导体通道中的电子或空穴可以通过这层隧道层隧穿至NAND串的存储单元层中。在一些实施例中，存储单元层可以用于存储操作NAND的电荷，存储单元层中的电荷的存储或是移除决定了半导体通道的开关状态。存储单元层的材料包括但不限于氮化硅、氮氧化硅或硅，或者多种以上材料的组合。在一些实施例中，存储单元层的厚度为5-8nm。在一些实施例中，阻隔层材料为氧化硅、氮化硅或高介电常数绝缘材料，或者多种以上材料的组合。例如一个氧化硅层或一个包含氧化硅/氮化硅/氧化硅(ONO)三层的厚度为6-9nm的复合层。在一些实施例中，所述阻隔层可以进一步包括一个高K介电层(例如厚度为2-4nm的氧化铝)。在一些实施例中，形成介质层可以采用ALD、CVD、PVD和其他合适的方法。
在一些实施例中，形成NAND串进一步包括形成在所述NAND串下方的外延层(图中未示出)，外延层是硅层，其与硅基板直接接触并从硅基板上外延生长。在一些实施例中，外延层进一步被掺杂到期望的掺杂水平。
在一些实施例中，硅基板201上形成有第一掺杂区(图中未示出)，NAND串和栅极线狭缝形成在第一掺杂区上。在一些实施例中，硅基板201上还形成有第二掺杂区(图中未示出)，其位于栅极线狭缝的底部，通过对栅极线狭缝底部露出的第一掺杂区进一步掺杂得到。在一些实施例中，第一掺杂区和第二掺杂区具有相同的掺杂类型(均为N型掺杂或均为P型掺杂)，第二掺杂区中掺杂的杂质浓度大于第一掺杂区。在一些实施例中，形成第一掺杂区和第二掺杂区可以使用注入和/或扩散工艺。
S2、如图2B所示，通过干法/湿法刻蚀去除等级层堆栈203中的氮化物层205(例如SiN)，形成凹陷区域206。
氮化物层205的去除工艺中会使用到磷酸材料，并且磷酸材料的蚀刻速率与其中的硅浓度相关。如果硅浓度高，则蚀刻速率较低，反之如果硅浓度低则蚀刻速率较高。当蚀刻速率较低时，如图2B所示，氧化物往往会重新生长，增加的多余氧化物(厚度约5-10埃，1埃＝10-10米)，导致形成氧化物层204的大头现象(图2B的圆圈处所示)。
因此，在步骤S2，需要严格控制磷酸材料中的硅浓度，以避免产生严重的氧化物生长问题。
S3、如图2C所示，使用氢氟酸回蚀所述凹陷区域206，以除去步骤S2时增加的多余氧化物，使得氧化物层204的表面平坦化。
在一些实施例中，氢氟酸的浓度为质量比1:500(HF：H2O)，回蚀时间为1到5分钟。在回蚀时间内，通过控制氢氟酸的用量和注入速度，使用氢氟酸清洗所述凹陷区域内表面，使得氢氟酸和步骤S2时增加的多余氧化物(例如氧化硅)产生化学反应，从而生成溶解于溶液的反应物(例如SiF)，从而消除步骤S2时增加的多余氧化物，消除氧化物层204的大头现象。
由于增加的多余氧化物比较松散的附着在氧化物层204上，而且本发明所使用的氢氟酸浓度很低，因此，上述的氢氟酸清洗过程能够很容易的除去多余氧化物而不会伤及需要保留的氧化物层204本身。
S4、如图2D所示，将导体材料填入氮化物层被去除后形成的凹陷区域206中，形成导体层207，然后刻蚀导体层207，最终形成新的导体/绝缘体等级层堆栈203。
在一些实施例中，导体层207由导电材料制成，包括但不限于钨、钴、铜、铝和硅化物中的一种或几种的组合，可以使用薄膜沉积工艺完成上述填充过程，包括但不限于化学气相沉积法(CVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)和/或其他合适的方法。
为了验证本发明的技术效果，与现有技术进行对比。本发明分别拍取了现有技术存在大头现象后制作的等级层堆栈照片(如图3所示)和经本发明消除大头现象后制作的等级层堆栈照片(如图4所示)。从图3中可以看出，存在大头现象的等级层堆栈的金属钨层(黑色部分)存在开口(发白的线)，而如图4所示经本发明使用HF清洗后制作的等级层堆栈，钨层均匀且没有开口等瑕疵，完美的消除了上述缺陷。
本发明的3D NAND存储器等级层堆栈制造新方法，通过使用氢氟酸(HF)回蚀大头结构，可以刻蚀掉增加的多余氧化物(厚度约5-10埃，1埃＝10-10米)，从而可以消除氧化物层大头现象，从而提高3D NAND等级层堆栈中导体层的填充率，进而提高器件性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种3D NAND存储器等级层堆栈制造方法，其特征是，包含以下步骤：
在硅基板上形成氧化物/氮化物等级层堆栈，继而形成垂直贯穿所述氧化物/氮化物等级层堆栈的栅极线狭缝；
去除氧化物/氮化物等级层堆栈中的氮化物层，形成凹陷区域；
使用氢氟酸回蚀所述凹陷区域，使得所述氧化物/氮化物等级层堆栈中的氧化物层表面平坦化；
使用导体材料填充所述凹陷区域，形成导体层并刻蚀所述导体层，形成导体/绝缘体等级层堆栈。
2.根据权利要求1所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
所述氮化物层由氮化硅形成。
3.根据权利要求1所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
使用干法/湿法刻蚀形成所述栅极线狭缝和所述凹陷区域。
4.根据权利要求1所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
使用磷酸去除氧化物/氮化物等级层堆栈中的氮化物层。
5.根据权利要求1所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
所述氢氟酸的浓度为HF：H2O＝1:500，所述回蚀时间为1到5分钟。
6.根据权利要求1所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
所述导体材料包括钨、钴、铜、铝和硅化物中的一种或几种的组合。
7.根据权利要求1所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
使用薄膜沉积工艺完成所述填充过程和/或形成氧化物/氮化物等级层堆栈。
8.根据权利要求7所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
所述薄膜沉积工艺包括化学气相沉积法(CVD)、物理气相沉积法(PVD)、原子层沉积法(ALD)中的一种。
9.根据权利要求1所述的一种3D NAND存储器等级层堆栈制造方法，其特征是：
所述氧化物/氮化物等级层堆栈上还形成有绝缘层，所述栅极线狭缝垂直贯穿氧化物/氮化物等级层堆栈和绝缘层。
10.一种3D NAND存储器，其特征在于，其包括根据权利要求1-9任意一项所述方法制造的导体/绝缘体等级层堆栈。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711140523.6A CN107799531B (zh) | 2017-11-16 | 2017-11-16 | 一种3d nand存储器等级层堆栈制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711140523.6A CN107799531B (zh) | 2017-11-16 | 2017-11-16 | 一种3d nand存储器等级层堆栈制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107799531A CN107799531A (zh) | 2018-03-13 |
| CN107799531B true CN107799531B (zh) | 2018-12-14 |
Family
ID=61535711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711140523.6A Active CN107799531B (zh) | 2017-11-16 | 2017-11-16 | 一种3d nand存储器等级层堆栈制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799531B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447869B (zh) * | 2018-03-14 | 2020-11-20 | 武汉新芯集成电路制造有限公司 | 存储结构及其制作方法 |
| CN111211129B (zh) * | 2020-01-15 | 2023-10-17 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667541A (zh) * | 2008-09-05 | 2010-03-10 | 台湾积体电路制造股份有限公司 | 半导体装置的金属栅极堆叠的形成方法 |
| CN103155139A (zh) * | 2010-10-14 | 2013-06-12 | 株式会社Eugene科技 | 制造三维结构存储元件的方法及装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237874A (ja) * | 1996-02-29 | 1997-09-09 | Nkk Corp | 半導体記憶装置およびその製造方法 |
| US10109641B2 (en) * | 2015-08-10 | 2018-10-23 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing same |
-
2017
- 2017-11-16 CN CN201711140523.6A patent/CN107799531B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101667541A (zh) * | 2008-09-05 | 2010-03-10 | 台湾积体电路制造股份有限公司 | 半导体装置的金属栅极堆叠的形成方法 |
| CN103155139A (zh) * | 2010-10-14 | 2013-06-12 | 株式会社Eugene科技 | 制造三维结构存储元件的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107799531A (zh) | 2018-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991277B1 (en) | Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof | |
| US10242994B2 (en) | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof | |
| US10438964B2 (en) | Three-dimensional memory device having direct source contact and metal oxide blocking dielectric and method of making thereof | |
| EP3286784B1 (en) | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material | |
| CN107871744B (zh) | 一种nand串结构及其制备方法 | |
| US9515079B2 (en) | Three dimensional memory device with blocking dielectric having enhanced protection against fluorine attack | |
| US9960180B1 (en) | Three-dimensional memory device with partially discrete charge storage regions and method of making thereof | |
| US10991721B2 (en) | Three-dimensional memory device including liner free molybdenum word lines and methods of making the same | |
| US9768192B1 (en) | Three-dimensional memory device containing annular etch-stop spacer and method of making thereof | |
| US9576966B1 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| US20160268209A1 (en) | Crystalline layer stack for forming conductive layers in a three-dimensional memory structure | |
| WO2017052697A1 (en) | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure | |
| US20160284726A1 (en) | Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device | |
| CN105336695B (zh) | 半导体器件的形成方法 | |
| WO2015126664A1 (en) | A multilevel memory stack structure and methods of manufacturing the same | |
| CN106257689A (zh) | 半导体器件及其制造方法 | |
| CN104167361A (zh) | Finfet结构及其形成方法 | |
| CN108649033A (zh) | 半导体器件及其制造方法 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| CN110349967B (zh) | 一种三维存储器的形成方法及三维存储器 | |
| CN108470737A (zh) | 三维存储器及其制造方法 | |
| CN107799531B (zh) | 一种3d nand存储器等级层堆栈制造方法 | |
| CN105575968B (zh) | 一种嵌入式闪存及其制备方法、电子装置 | |
| US11877452B2 (en) | Three-dimensional memory device including laterally-undulating memory material layers and methods for forming the same | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |