CN107665863B - 像素结构及制作方法、阵列基板及制作方法和显示装置 - Google Patents

像素结构及制作方法、阵列基板及制作方法和显示装置 Download PDF

Info

Publication number
CN107665863B
CN107665863B CN201610620200.6A CN201610620200A CN107665863B CN 107665863 B CN107665863 B CN 107665863B CN 201610620200 A CN201610620200 A CN 201610620200A CN 107665863 B CN107665863 B CN 107665863B
Authority
CN
China
Prior art keywords
electrode
signal line
pixel electrode
pixel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610620200.6A
Other languages
English (en)
Other versions
CN107665863A (zh
Inventor
陈宇鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610620200.6A priority Critical patent/CN107665863B/zh
Priority to PCT/CN2017/075876 priority patent/WO2018018891A1/zh
Priority to US15/553,442 priority patent/US10510782B2/en
Priority to EP17751982.4A priority patent/EP3493251A4/en
Publication of CN107665863A publication Critical patent/CN107665863A/zh
Application granted granted Critical
Publication of CN107665863B publication Critical patent/CN107665863B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种像素结构及其制作方法、阵列基板及其制作方法和显示装置，该像素结构的制作方法包括：在衬底基板上形成延伸方向相同且彼此间隔开的第一信号线和第二信号线；在所述衬底基板上形成初始像素电极，使所述初始像素电极包括第一延伸部，所述初始像素电极通过所述第一延伸部与所述第一信号线连接并且所述初始像素电极与所述第二信号线间隔开；以及去除所述初始像素电极的第一延伸部的至少部分以形成与所述第一信号线间隔开的像素电极。该方法可以提高信号线之间缺陷的检测效果。

Description

像素结构及制作方法、阵列基板及制作方法和显示装置
技术领域
本发明的实施例涉及一种像素结构及其制作方法、阵列基板及其制作方法和显示装置。
背景技术
液晶显示装置是显示领域中的主流产品。液晶显示装置的主要组成部分之一是设置有多个像素单元的阵列基板。例如，阵列基板的制作过程包括在基板上依次形成以下膜层：包括像素电极的像素电极层、包括栅线和公共电极线(也称为存储电容线)的栅金属层、栅绝缘层、有源层、包括源/漏电极和数据线的数据金属层、钝化层以及包括公共电极的公共电极层。
发明内容
本发明的实施例提供一种像素结构及其制作方法、阵列基板及其制作方法和显示装置，以提高信号线之间缺陷的检测效果。
本发明的至少一个实施例提供一种像素结构的制作方法，其包括：在衬底基板上形成延伸方向相同且彼此间隔开的第一信号线和第二信号线；在所述衬底基板上形成初始像素电极，使所述初始像素电极包括第一延伸部，所述初始像素电极通过所述第一延伸部与所述第一信号线连接并且所述初始像素电极与所述第二信号线间隔开；以及去除所述初始像素电极的第一延伸部的至少部分以形成与所述第一信号线间隔开的像素电极。
例如，所述的制作方法还包括：在形成所述第一信号线、第二信号线和初始像素电极之后，在所述衬底基板上形成公共电极。
例如，所述在所述衬底基板上形成公共电极包括：在所述衬底基板上形成公共电极薄膜；以及对所述公共电极薄膜进行刻蚀处理以形成所述公共电极，其中，在所述刻蚀处理过程中，所述初始像素电极的第一延伸部的所述至少部分被去除。
例如，所述的制作方法还包括：在形成所述公共电极之前，在所述衬底基板上形成覆盖所述初始像素电极的绝缘层以及位于所述绝缘层中的过孔，其中，所述过孔至少暴露出所述初始像素电极的第一延伸部的所述至少部分。
例如，所述第一信号线和所述第二信号线中的一个为栅线且另一个为公共电极线。
例如，形成导电薄膜，并对所述导电薄膜进行图案化处理，并且在所述图案化处理过程中形成所述第一信号线和所述第二信号线。
例如，所述的制作方法还包括：在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，所述初始像素电极还包括第二延伸部，所述第二延伸部与所述漏极连接。
例如，所述的制作方法还包括：在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，所述漏极与所述初始像素电极的第一延伸部连接。
本发明的至少一个实施例还提供一种阵列基板的制作方法，其包括形成多个像素结构，所述像素结构采用以上任一项所述的方法制作。
本发明的至少一个实施例还提供一种像素结构，其包括：衬底基板；设置于所述衬底基板上的第一信号线和第二信号线，所述第一信号线与所述第二信号具有相同的延伸方向并且彼此间隔开；以及设置于所述衬底基板上的像素电极层，所述像素电极层包括像素电极和与所述像素电极间隔开的保留部，所述保留部与所述第一信号线连接并且与所述第二信号线间隔开。
例如，所述的像素结构还包括：公共电极，其设置于所述像素电极的远离所述衬底基板的一侧。
例如，所述的像素结构还包括覆盖所述像素电极层的绝缘层，所述绝缘层中设置有过孔，所述过孔的至少一部分对应所述像素电极与所述保留部之间的间隔区域。
例如，所述过孔位于所述公共电极对应的区域之外。
例如，所述像素电极包括第一凸起，所述第一凸起凸向与所述保留部连接的第一信号线，所述过孔位于所述第一凸起和所述保留部之间。
例如，所述的像素结构还包括设置在所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，所述像素电极还包括第二凸起，所述像素电极通过所述第二凸起与所述漏极连接。
例如，所述的像素结构还包括设置在所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，所述像素电极通过所述第一凸起与所述漏极连接。
本发明的至少一个实施例还提供一种阵列基板，其包括多个根据以上任一项所述的像素结构。
例如，所述阵列基板的制作方法还包括：在去除所述初始像素电极的第一延伸部的至少部分之前，对位于相邻的像素结构的初始像素电极之间的第一信号线和第二信号线进行缺陷检测。
本发明的至少一个实施例还提供一种显示装置，其包括以上所述的阵列基板。
本发明实施例通过设计临时的初始像素电极，将一组信号线中的一条信号线与该初始像素电极连接起来，相当于增大了该信号线的面积，从而可以使检测设备检测出的针对这两条信号线的检测结果(例如电容)之间具有明显的差异，进而提高这两条信号线之间的缺陷(例如短路不良)的检出效果；在完成检测之后，通过去除初始像素电极的一部分以形成像素电极，可以避免影响像素电极与相应信号线各自的功能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例，而非对本发明的限制。
图1为一种阵列基板包括的像素结构的俯视示意图；
图2a为一种阵列基板中像素电极、栅线和公共电极线的俯视示意图；
图2b为一种信号线之间缺陷检测的原理示意图；
图3为本发明实施例提供的像素结构的制作方法的流程图；
图4a为采用本发明实施例提供的方法制作的像素结构的俯视示意图一；
图4b为采用本发明实施例提供的方法制作的像素结构的俯视示意图二；
图5a为采用本发明实施例提供的方法制作的像素结构的俯视示意图三；
图5b为采用本发明实施例提供的方法制作的像素结构的俯视示意图四；
图6a为采用本发明实施例提供的方法制作的像素结构的俯视示意图五；
图6b为图6a的局部放大图；
图6c为沿图6b中A-A线的剖视示意图；
图7a为采用本发明实施例提供的方法制作的像素结构的俯视示意图六；
图7b为图7a的局部放大图；
图7c为沿图7b中A-A线的剖视示意图；
图8a至图8f为图7a所示像素结构的制作步骤示意图；
图9a为采用本发明实施例提供的方法制作的像素结构的俯视示意图七；
图9b为沿图9a中B-B线和C-C线的剖视示意图；
图10a为采用本发明实施例提供的方法制作的像素结构的俯视示意图八；
图10b为沿图10a中B-B线和C-C线的剖视示意图；
图11为采用本发明实施例提供的方法制作的阵列基板的俯视示意图；
图12为本发明实施例提供的阵列基板的俯视示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
附图中各层薄膜厚度和形状不反映真实比例，目的只是示意说明本发明实施例的内容。
图1为一种阵列基板的像素结构的示意图。例如，图1所示像素结构的制作方法可以包括以下步骤S01至S06。
步骤S01：形成包括像素电极03的像素电极层。
步骤S02：形成包括栅线02a、公共电极线02b以及栅极06a的栅金属层。
步骤S03：形成覆盖栅金属层的栅绝缘层(图1中未标出)。
步骤S04：在栅绝缘层上形成有源层06d以及包括数据线07、源极06b、以及漏极06c的数据金属层。该步骤中形成的有源层06d、源极06b和漏极06c与步骤S02中形成的栅极06a形成薄膜晶体管06。
步骤S05：形成覆盖有源层06d和数据金属层的钝化层，该钝化层与步骤S03中形成的栅绝缘层的叠层为绝缘层04；绝缘层04中形成的过孔04b、04c和04d分别暴露出像素电极03、漏极06c和公共电极线02b的一部分。
步骤S06：在绝缘层04上形成包括公共电极05和连接部05a的公共电极层，使公共电极05通过过孔04d连接公共电极线02b，连接部05a通过过孔04b连接像素电极03并且通过过孔04c连接漏极06c以实现像素电极03和漏极06c之间的连接。
图2a为一种包括图1所示像素结构的阵列基板的俯视示意图。如图2a所示，栅线02a与公共电极线02b交替设置并且相邻的像素电极03之间设置有相邻的栅线02a和公共电极线02b，由此形成多个周期性分布的像素结构。在阵列基板的制作过程中，在形成栅线02a及公共电极线02b之后，需要检测栅线02a和公共电极线02b之间是否发生短路不良。例如，如图2b所示，检测设备包括加载信号测试头01a及接收信号测试头01b，二者分别位于一组待测信号线(即相邻的栅线02a和公共电极线02b)两端的正上方，通过电容感应方式加载和接收测试信号，从而判断出该组信号线之间是否发生短路，并且通过测试头的移动(如图2b中的箭头所示)，逐一检测出各组信号线是否存在短路不良。
在研究中，本申请的发明人注意到，在相邻栅线与公共电极线之间发生短路的情况下，由于这两条信号线距离很近，因而这两条信号线与检测设备的测试头之间的电容差异很小，这导致检测设备的分辨能力不足，造成短路不良无法检出的几率较大。
为解决上述问题，如图3所示，本发明的至少一个实施例提供一种像素结构的制作方法，其包括以下步骤S1至步骤S3。
步骤S1：如图4a所示，在衬底基板11上形成延伸方向大致相同且彼此间隔开的第一信号线12a和第二信号线12b。
步骤S2：如图4a所示，在衬底基板11上形成初始像素电极13′，使初始像素电极13′包括第一延伸部131，初始像素电极13′通过第一延伸部131与第一信号线12a连接并且初始像素电极13′与第二信号线12b间隔开。
步骤S3：在完成步骤S1和步骤S2之后，去除初始像素电极13′的第一延伸部131的至少部分以形成与第一信号线12a间隔开的像素电极13，如图4b所示。
需要说明的是，步骤S1和步骤S2的顺序不限，例如，可以先进行步骤S1之后进行步骤S2，或者先进行步骤S2之后进行步骤S1。此外，第一延伸部131可以被部分去除，例如，第一延伸部131被去除后形成包括彼此间隔开的像素电极13和保留部131a的像素电极层130，并且像素电极13可以包括第一凸起131b(如图4b所示)或不包括第一凸起131b；或者，第一延伸部131也可以被全部去除。
在阵列基板的制作过程中，本发明实施例提供的像素结构周期性地分布，从而相邻的初始像素电极13′之间设置有相邻的第一信号线12a和第二信号线12b(如图11所示)。通过将该相邻两条信号线中的一条信号线与初始像素电极13′连接，相当于增大了该信号线的面积，使得在后续进行的这两条信号线之间的缺陷(例如短路不良)检测过程中，检测设备检测出的针对这两条信号线的检测结果(例如电容)之间具有明显的差异，进而可以提高缺陷检出效果；在完成检测之后，通过去除初始像素电极13′的一部分以形成像素电极13，可以避免影响像素电极13与相应信号线各自的功能。
需要说明的是，本发明实施例的应用范围包括但不限于信号线之间短路不良的检测，本发明实施例也可以用于信号线的其它类型缺陷的检测中。
例如，初始像素电极13′可以采用透明导电材料制作，例如氧化铟锡或氧化铟锌等透明金属氧化物。
例如，第一、二信号线都可以采用金属材料制作，例如铝、铝钕合金、铜、钛、钼和钼铌合金等金属中的一种或几种。
第一信号线12a和第二信号线12b在工作时被施加不同类型的信号，例如，第一信号线和第二信号线中的一个可以被施加栅扫描信号(即为栅线)且另一个可以被施加公共电压信号(即为公共电极线)。当然，在本发明实施例用于检测其它类型信号线之间的短路不良的情况下，第一、二信号线也可以分别被施加其它类型信号。
例如，在步骤S1中，第一信号线12a和第二信号线12b可以通过同一膜层形成以节省制作工艺，也就是说，第一信号线12a和第二信号线12b的形成过程可以包括：形成导电薄膜，对该导电薄膜进行图案化处理，并且在该图案化处理过程中形成第一信号线12a和第二信号线12b。例如，图案化处理包括光刻胶涂敷、利用掩膜板对光刻胶进行曝光、光刻胶显影、利用光刻胶图案进行刻蚀处理等步骤。当然，第一、二信号线也可以是分别通过不同膜层形成且并排位于承载基板上的信号线。
例如，本发明实施例可以用于制作液晶显示装置中的阵列基板或者其它类似的包括交替设置的第一、二信号线并且相邻的像素电极之间设置有相邻的第一、二信号线的阵列基板，例如OLED(有机发光二极管)阵列基板。
例如，本发明的至少一个实施例提供的制作方法还可以包括形成公共电极。例如，公共电极15可以透明导电材料制作，例如氧化铟锡或氧化铟锌等透明金属氧化物。
例如，在形成第一信号线12a、第二信号线12b和初始像素电极13′之后(即在完成步骤S1和步骤S2之后)，并且在完成第一信号线12a和第二信号线12b之间的缺陷(例如短路不良)检测之后，可以在衬底基板11上形成公共电极。也就是说，在采用本发明至少一个实施例提供的制作方法制作的像素结构中，像素电极13可以设置于公共电极与承载基板11之间。例如，形成公共电极可以包括：在衬底基板11上形成公共电极薄膜150，如图5a所示；对该公共电极薄膜150进行刻蚀处理以形成公共电极15，如图5b所示。
需要说明的是，在像素电极13设置于公共电极15与承载基板11之间的情况下，例如，公共电极15可以为狭缝结构，像素电极13可以为狭缝结构或板状结构。图5b仅示意性地示出公共电极15与像素电极13，但并不用于限定其形状。
例如，可以在形成公共电极15的刻蚀处理过程中，去除初始像素电极13′的第一延伸部131的至少部分以形成如图5b所示的像素电极13。公共电极15与像素电极13通过同一刻蚀处理形成，可以节省制作工艺。
例如，本发明的至少一个实施例提供的制作方法还可以包括：在形成公共电极之前，在衬底基板上形成覆盖初始像素电极的绝缘层以及位于绝缘层中的过孔，使该过孔暴露出初始像素电极的第一延伸部的至少部分。通过设置过孔，使得至少部分第一延伸部未被绝缘层覆盖，从而便于通过一次刻蚀处理去除该过孔中的公共电极材料和该过孔暴露出的第一延伸部，以得到像素电极。
例如，本发明至少一个实施例提供的制作方法还可以包括：形成薄膜晶体管，该薄膜晶体管包括栅极、有源层以及连接有源层的源极和漏极，该漏极连接初始像素电极。例如，漏极与初始像素电极之间的连接方式可以包括以下两种。
方式一：在初始像素电极包括第一延伸部的基础上，初始像素电极还可以包括第二延伸部，并且初始像素电极通过该第二延伸部与薄膜晶体管的漏极连接。
方式二：初始像素电极包括的第一延伸部在与第一信号线连接的基础上还与薄膜晶体管的漏极连接。
例如，薄膜晶体管可以采用底栅结构，即栅极设置于有源层和承载基板之间；或者薄膜晶体管也可以采用顶栅结构，即有源层设置于栅极和承载基板之间。
下面以第一信号线为栅线、第二信号线为公共电极线且薄膜晶体管为底栅结构为例，对上述方式一进行说明。
例如，如图6a和图6b所示，在去除第一延伸部131的至少部分之前(即在进行上述步骤S3之前)，本发明任一实施例提供的方法制作的像素结构包括栅线121、公共电极线122、数据线17、初始像素电极13′、绝缘层14、公共电极15以及薄膜晶体管16。栅线121和公共电极线122的延伸方向大致相同且彼此间隔开。数据线17与栅线121和公共电极线122相交。薄膜晶体管16包括栅极16a、源极16b、漏极16c和有源层16d，栅极16a与栅线121连接，源极16b与数据线17连接。初始像素电极13′具有第一延伸部131和第二延伸部132；第一延伸部131位于公共电极15对应的区域之外并且与栅线121连接，绝缘层14中的过孔14a暴露出部分第一延伸部131；第二延伸部132连接漏极16c，例如，通过连接部15a(其例如与公共电极15同层设置)以及绝缘层14中的过孔14b和14c连接漏极16c。公共电极15通过绝缘层14中的过孔14d连接公共电极线122。
例如，如图6c所示，绝缘层14可以包括第一绝缘层141和第二绝缘层142；第一绝缘层141例如为位于有源层14d和栅极14a之间的栅绝缘层；第二绝缘层142例如为覆盖源极14b、漏极14c和有源层14d的钝化层。
例如，如图7a至图7b所示，在去除图6a至图6c中第一延伸部131的至少部分之后(即在完成上述步骤S3之后)，像素电极13具有第一凸起131b和第二凸起132(即初始像素电极的第二延伸部)；第一凸起131b与初始像素电极的保留部131a(下文简称为“保留部”)间隔开；第二凸起132连接薄膜晶体管16的漏极16c，例如通过连接部15a以及绝缘层14中的过孔14b、14c连接漏极16c。如图7c所示，贯穿绝缘层14的过孔14a对应像素电极(参见第一凸起131b)与保留部131a之间的间隔区域131c。
对于图7a至图7c所示的像素结构，本发明实施例提供的制作方法可以包括如下步骤S11至步骤S16。
步骤S11：如图8a所示，形成初始像素电极13′，使其包括第一延伸部131和第二延伸部132。
步骤S12：如图8b和图8c所示，形成栅金属薄膜120，对其进行图案化处理，并在该图案化处理过程中形成包括栅线121、公共电极线122以及栅极16a的栅金属层。
步骤S13：如图8d所示，形成覆盖栅金属层的第一绝缘层141。
步骤S14：如图8d所示，在第一绝缘层141上形成有源层16d以及包括数据线17、源极16b以及漏极16c的数据金属层。
步骤S15：如图8e所示，形成覆盖有源层16d和数据金属层的第二绝缘层(图中未标出)，从而得到绝缘层14；绝缘层14中形成的过孔14a、14b、14c和14d分别对应第一延伸部131、第二延伸部132、漏极16c和公共电极线122。
步骤S16：如图8f所示，形成覆盖绝缘层14的公共电极薄膜150；对公共电极薄膜150进行图案化处理，以形成包括公共电极15和连接部15a的公共电极层(如图6a至图6c所示)、以及包括像素电极13和保留部131a的像素电极层(如图7a至图7c所示)。公共电极15通过过孔14d连接公共电极线122，连接部15a与公共电极15间隔开并且通过过孔14b和14c将像素电极13和漏极16c连接在一起。在该步骤中，初始像素电极13′(如图6c中的第一延伸部131所示)被过孔14a暴露出的部分被去除，从而使像素电极13的第一凸出部131b与保留部131a间隔开(如图7c所示)。
由以上步骤S11至S16可知，与图1所示的像素结构的制作方法相比，图7a至图7c所示的像素结构只需更改用于形成像素电极13的掩膜板以及用于形成第二绝缘层的掩膜板，因此，本发明实施例提供的制作方法在改善短路不良检测结果准确率的基础上还具有工艺简单的优点。
在第一信号线为公共电极线且第二信号线为栅线的情况下，本发明至少一个实施例提供的制作方法可参考上述步骤S11至步骤S16；并且，与图1所示的像素结构的制作方法相比，该制作方法中需要更改用于形成像素电极13、第二绝缘层以及公共电极的掩膜板。
下面以第一信号线为栅线、第二信号线为公共电极线且薄膜晶体管为底栅结构为例，对上述方式二进行说明。
例如，如图9a所示，在去除初始像素电极13′包括的第一延伸部131的至少部分之前，连接部15a通过绝缘层14中的过孔14a连接第一延伸部131并且通过绝缘层14中的过孔14c连接薄膜晶体管16的漏极16c，从而实现第一延伸部131与漏极16c之间的电连接。如图9b所示，第一延伸部131与过孔14a重叠的部分包括第一部分1311和第二部分1312，第一部分1311被连接部15a覆盖且第二部分1312未被连接部15a覆盖。
在去除图9a中第一延伸部131的至少部分之后，如图10a所示，像素电极13的第一凸起131b与保留部131a间隔开并且通过连接部15a连接漏极16c。如图10b所示，第一延伸部的第一部分1311因被连接部15a覆盖而未被刻蚀掉；上述第一延伸部的第二部分因未被连接部15a覆盖而被刻蚀掉，由此形成第一凸起131b与保留部131a之间的间隔区域131c，因而过孔14a的一部分对应间隔区域131c。
针对图10a和图10b所示的像素结构，本发明实施例提供的制作方法可以包括如下步骤S21至步骤S26。
步骤S21：如图9a所示，形成初始像素电极13′，使其包括第一延伸部131。
步骤S22：形成栅金属薄膜，对其进行图案化处理，并在该图案化处理过程中形成包括栅线121、公共电极线以及栅极16a的栅金属层，如图9a所示。
步骤S23：如图9b所示，形成覆盖栅金属层的第一绝缘层141。
步骤S24：如图9a所示，在第一绝缘层(图中未示出)上形成有源层16d以及包括数据线17、源极16b、以及漏极16c的数据金属层。
步骤S25：如图9a和图9b所示，形成覆盖有源层16d和数据金属层的第二绝缘层142，从而得到绝缘层14；并且绝缘层14中形成有对应第一延伸部131的过孔14a、对应漏极16c的过孔14c和对应公共电极线122的过孔。
步骤S26：形成覆盖绝缘层14的公共电极薄膜，并对该公共电极薄膜进行图案化处理，以形成包括公共电极15和连接部15a的公共电极层(如图9a和图9b所示)以及包括像素电极13和保留部131a的像素电极层(如图10a和图10b所示)，使公共电极15通过相应的过孔连接公共电极线，连接部15a与公共电极15间隔开并且通过过孔14a和14c将像素电极13和漏极16c连接在一起。在该步骤中，初始像素电极13′(如图9a所示)被过孔14a暴露出的部分被部分去除，从而使像素电极13的第一凸出部131b与保留部131a间隔开。
由以上步骤S21至S26可知，与图1所示的像素结构的制作方法相比，图10a和图10b所示的像素结构只需更改用于形成像素电极13的掩膜板以及用于形成第二绝缘层的掩膜板，因此，本发明实施例提供的制作方法在改善短路不良检测结果准确率的基础上还具有工艺简单的优点。
本发明的至少一个实施例还提供了一种阵列基板的制作方法，其包括形成多个像素结构，该像素结构采用以上任一项实施例提供的方法制作。
例如，如图11所示，本发明实施例提供的制作方法包括：形成多条第一信号线12a、多条第二信号线12b和多个初始像素电极13′，第一信号线12a和第二信号线12b交替排列，并且相邻的初始像素电极13′之间设置有相邻的第一信号线12a和第二信号线12b。
例如，本发明的至少一个实施例提供的制作方法还包括：在去除初始像素电极13′的第一延伸部131的至少部分之前，对位于相邻的像素结构的初始像素电极13′之间的第一信号线12a和第二信号线12b进行缺陷检测。例如，该缺陷检测可以为该第一信号线12a和该第二信号线12b之间的短路缺陷检测。该短路缺陷的检测可参考上述结合图2b的相关描述，重复之处不再赘述。
例如，同一条第一信号线12a连接多个初始像素电极13′，这样有利于增大短路检测过程中检测设备检出的针对第一信号线12a和第二信号线12b的电容之间的差异。
在完成短路检测之后，本发明实施例提供的阵列基板的制作方法还可以包括形成公共电极、薄膜晶体管等步骤，这些步骤可参考上述关于像素结构的制作方法的实施例，重复之处不再赘述。
本发明的至少一个实施例还提供了一种像素结构，如图4b和图5b所示，该像素结构包括：衬底基板11；设置于衬底基板11上的第一信号线12a和第二信号线12b，第一信号线12a与第二信号具有相同的延伸方向并且彼此间隔开；以及设置于衬底基板11上的像素电极层130，像素电极层130包括像素电极13和与像素电极13间隔开的保留部131a，保留部131a与第一信号线12a连接并且与第二信号线12b间隔开。
例如，如图5b所示，本发明的至少一个实施例提供的像素结构还可以包括公共电极15，其设置于像素电极13的远离衬底基板11的一侧。
例如，如图7a至图7c所示或者如图10a和图10b所示，本发明的至少一个实施例提供的像素结构还可以包括覆盖像素电极层的绝缘层14，绝缘层14中设置有过孔14a；例如，过孔14a在像素电极层上的正投影与像素电极13和保留部131a之间的间隔区域131c重叠(参见图7a至图7c)，或者该过孔14a的一部分在像素电极层上的正投影与间隔区域131c重叠(参见图10a和图10b)。
例如，过孔14a位于公共电极15对应的区域之外。这样可以通过同一次刻蚀形成公共电极和像素电极。
例如，如图4b和图5b所示，像素电极13可以包括第一凸起131b，第一凸起131b凸向与保留部131a连接的第一信号线12a。例如，如图7a至图7c所示或者如图10a和图10b所示，上述过孔14a位于第一凸起131b和保留部131a之间。
例如，本发明的至少一个实施例提供的像素结构还可以包括设置在衬底基板11上的薄膜晶体管16，薄膜晶体管16包括栅极16a、源极16b、漏极16c和有源层16d。
例如，在采用上述像素结构的制作方法中的方式二的情况下，如图7a至图7c所示，像素电极13还包括第二凸起132，像素电极13可以通过第二凸起132与薄膜晶体管16的漏极16c连接。
例如，在采用上述像素结构的制作方法中的方式二的情况下，如图10a和图10b所示，像素电极13可以通过其包括的第一凸起131b与薄膜晶体管16的漏极16c连接。
本发明的至少一个实施例还提供一种阵列基板，其包括多个以上任一项实施例提供的像素结构。
例如，如图12所示，本发明实施例提供的阵列基板可以包括多条第一信号线12a、多条第二信号线12b、多个像素电极13以及多个保留部131a，第一信号线12a和第二信号线12b交替排列，相邻的像素电极13之间设置有相邻的第一信号线12a和第二信号线12b。
例如，同一条第一信号线12a可以连接多个保留部131a。这样，在制作过程中，该第一信号线12a可以连接多个初始像素电极，从而有利于增大短路检测过程中检测设备检出的针对第一信号线12a和第二信号线12b的电容之间的差异。
本发明的至少一个实施例还提供一种显示装置，其包括上述阵列基板。
例如，该显示装置可以为液晶面板、OLED面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例通过设计临时的初始像素电极，将一组信号线中的一条信号线与该初始像素电极连接起来，相当于增大了该信号线的面积，从而可以使检测设备检测出的针对这两条信号线的检测结果(例如电容)之间具有明显的差异，进而提高这两条信号线之间的缺陷(例如短路不良)的检出效果；在完成检测之后，通过去除初始像素电极的一部分以形成像素电极，可以避免影响像素电极与相应信号线各自的功能。
此外，绝缘层中过孔的常见功能是实现不同部件之间的连接。然而，在本发明的至少一个实施例中，绝缘层中的过孔用于去除初始像素电极的一部分以形成像素电极，因此，本发明实施例拓展了过孔的应用模式。
上述像素结构及其制作方法、阵列基板及其制作方法和显示装置的实施例可以互相参照。在不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (18)

1.一种像素结构的制作方法，包括：
在衬底基板上形成延伸方向相同且彼此间隔开的第一信号线和第二信号线；
在所述衬底基板上形成初始像素电极，其中，所述初始像素电极包括第一延伸部，所述初始像素电极通过所述第一延伸部与所述第一信号线连接并且所述初始像素电极与所述第二信号线间隔开；以及
去除所述初始像素电极的第一延伸部的至少部分以形成与所述第一信号线间隔开的像素电极。
2.根据权利要求1所述的制作方法，还包括：
在形成所述第一信号线、第二信号线和初始像素电极之后，在所述衬底基板上形成公共电极。
3.根据权利要求2所述的制作方法，其中，所述在所述衬底基板上形成公共电极包括：
在所述衬底基板上形成公共电极薄膜；以及
对所述公共电极薄膜进行刻蚀处理以形成所述公共电极，其中，在所述刻蚀处理过程中，所述初始像素电极的第一延伸部的所述至少部分被去除。
4.根据权利要求2或3所述的制作方法，还包括：
在形成所述公共电极之前，在所述衬底基板上形成覆盖所述初始像素电极的绝缘层以及位于所述绝缘层中的过孔，其中，所述过孔至少暴露出所述初始像素电极的第一延伸部的所述至少部分。
5.根据权利要求1至3中任一项所述的制作方法，其中，所述第一信号线和所述第二信号线中的一个为栅线且另一个为公共电极线。
6.根据权利要求5所述的制作方法，其中，形成导电薄膜，并对所述导电薄膜进行图案化处理，并且在所述图案化处理过程中形成所述第一信号线和所述第二信号线。
7.根据权利要求1至3中任一项所述的制作方法，还包括：
在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，
其中，所述初始像素电极还包括第二延伸部，所述第二延伸部与所述漏极连接。
8.根据权利要求1至3中任一项所述的制作方法，还包括：
在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，所述漏极与所述初始像素电极的第一延伸部连接。
9.一种阵列基板的制作方法，包括形成多个像素结构，其中，所述像素结构采用权利要求1至8中任一项所述的方法制作。
10.根据权利要求9所述的制作方法，还包括：
在去除所述初始像素电极的第一延伸部的至少部分之前，对位于相邻的像素结构的初始像素电极之间的第一信号线和第二信号线进行缺陷检测。
11.一种像素结构，包括：
衬底基板；
设置于所述衬底基板上的第一信号线和第二信号线，其中，所述第一信号线与所述第二信号具有相同的延伸方向并且彼此间隔开；
设置于所述衬底基板上的像素电极层，其中，所述像素电极层包括像素电极和与所述像素电极间隔开的保留部，所述保留部与所述第一信号线连接并且与所述第二信号线间隔开；以及
覆盖所述像素电极层的绝缘层，其中，所述绝缘层中设置有过孔，所述过孔的至少一部分对应所述像素电极与所述保留部之间的间隔区域。
12.根据权利要求11所述的像素结构，还包括：
公共电极，其设置于所述像素电极的远离所述衬底基板的一侧。
13.根据权利要求12所述的像素结构，其中，所述过孔位于所述公共电极对应的区域之外。
14.根据权利要求11或13所述的像素结构，其中，所述像素电极包括第一凸起，所述第一凸起凸向与所述保留部连接的第一信号线，所述过孔位于所述第一凸起和所述保留部之间。
15.根据权利要求14所述的像素结构，还包括：
设置在所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，
其中，所述像素电极还包括第二凸起，所述像素电极通过所述第二凸起与所述漏极连接。
16.根据权利要求14所述的像素结构，还包括：设置在所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括栅极、源极、漏极和有源层，
其中，所述像素电极通过所述第一凸起与所述漏极连接。
17.一种阵列基板，包括多个根据权利要求11至16中任一项所述的像素结构。
18.一种显示装置，包括根据权利要求17所述的阵列基板。
CN201610620200.6A 2016-07-29 2016-07-29 像素结构及制作方法、阵列基板及制作方法和显示装置 Expired - Fee Related CN107665863B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610620200.6A CN107665863B (zh) 2016-07-29 2016-07-29 像素结构及制作方法、阵列基板及制作方法和显示装置
PCT/CN2017/075876 WO2018018891A1 (zh) 2016-07-29 2017-03-07 阵列基板及制作方法和显示装置
US15/553,442 US10510782B2 (en) 2016-07-29 2017-03-07 Array substrate and manufacturing method thereof, and display device
EP17751982.4A EP3493251A4 (en) 2016-07-29 2017-03-07 MATRIX SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610620200.6A CN107665863B (zh) 2016-07-29 2016-07-29 像素结构及制作方法、阵列基板及制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN107665863A CN107665863A (zh) 2018-02-06
CN107665863B true CN107665863B (zh) 2020-02-07

Family

ID=61015529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610620200.6A Expired - Fee Related CN107665863B (zh) 2016-07-29 2016-07-29 像素结构及制作方法、阵列基板及制作方法和显示装置

Country Status (4)

Country Link
US (1) US10510782B2 (zh)
EP (1) EP3493251A4 (zh)
CN (1) CN107665863B (zh)
WO (1) WO2018018891A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665863B (zh) * 2016-07-29 2020-02-07 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板及制作方法和显示装置
CN110797302B (zh) * 2018-07-24 2024-02-06 夏普株式会社 有源矩阵基板的制造方法及有源矩阵基板
US12014961B2 (en) * 2021-04-19 2024-06-18 Nanya Technology Corporation Method of semiconductor overlay measuring and method of semiconductor structure manufacturing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887897A (zh) * 2009-05-13 2010-11-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102315227A (zh) * 2010-06-30 2012-01-11 北京京东方光电科技有限公司 Tft阵列基板及其制造方法与检测方法
CN102456606A (zh) * 2010-10-19 2012-05-16 上海宏力半导体制造有限公司 浅沟槽隔离结构形成方法
CN102723311A (zh) * 2012-06-29 2012-10-10 京东方科技集团股份有限公司 阵列基板制作方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69108062T2 (de) * 1990-01-17 1995-07-20 Toshiba Kawasaki Kk Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix.
JPH07119919B2 (ja) * 1991-05-15 1995-12-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JP3263250B2 (ja) * 1994-08-24 2002-03-04 株式会社東芝 液晶表示装置
US6822701B1 (en) 1998-09-04 2004-11-23 Sharp Kabushiki Kaisha Liquid crystal display apparatus
JP4584387B2 (ja) * 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
KR100741889B1 (ko) * 2000-12-28 2007-07-23 엘지.필립스 엘시디 주식회사 유기 전계발광 디스플레이 장치
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
TW200521599A (en) * 2003-10-14 2005-07-01 Seiko Epson Corp Electro-optical device, its manufacturing method and electronic instrument
EP1854088A4 (en) * 2005-02-28 2009-12-09 Toshiba Matsushita Display Tec DISPLAY AND METHOD FOR THEIR MANUFACTURE
KR101186049B1 (ko) * 2005-12-02 2012-09-25 엘지디스플레이 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질제어방법 및화질제어장치
TWI349915B (en) * 2006-11-17 2011-10-01 Chunghwa Picture Tubes Ltd Pixel structure and repair method thereof
TWI312421B (en) * 2007-01-03 2009-07-21 Au Optronics Corporatio A display panel and a short detection apparatus thereof
TWI331247B (en) * 2007-12-13 2010-10-01 Au Optronics Corp Pixel sturctur and repairing method thereof
KR101569766B1 (ko) * 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2010116626A1 (ja) * 2009-04-07 2010-10-14 パナソニック株式会社 画像表示装置及びその補正方法
KR101302622B1 (ko) * 2012-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 리페어 방법
KR101910113B1 (ko) * 2012-03-16 2018-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102123979B1 (ko) * 2013-12-09 2020-06-17 엘지디스플레이 주식회사 리페어 구조를 갖는 유기발광표시장치
CN103792747B (zh) * 2014-02-10 2016-05-04 北京京东方显示技术有限公司 一种阵列基板及其制作方法、修复方法及显示装置
CN105527736B (zh) * 2016-02-15 2019-01-18 京东方科技集团股份有限公司 一种阵列基板及其修复方法、显示面板和显示装置
CN107665863B (zh) * 2016-07-29 2020-02-07 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板及制作方法和显示装置
US10276603B2 (en) * 2016-10-14 2019-04-30 Boe Technology Group Co., Ltd. Array substrate and repairing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887897A (zh) * 2009-05-13 2010-11-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102315227A (zh) * 2010-06-30 2012-01-11 北京京东方光电科技有限公司 Tft阵列基板及其制造方法与检测方法
CN102456606A (zh) * 2010-10-19 2012-05-16 上海宏力半导体制造有限公司 浅沟槽隔离结构形成方法
CN102723311A (zh) * 2012-06-29 2012-10-10 京东方科技集团股份有限公司 阵列基板制作方法

Also Published As

Publication number Publication date
EP3493251A1 (en) 2019-06-05
WO2018018891A1 (zh) 2018-02-01
EP3493251A4 (en) 2020-05-06
US10510782B2 (en) 2019-12-17
US20180247959A1 (en) 2018-08-30
CN107665863A (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
US9437619B2 (en) Array substrate, manufacturing method thereof and display device
US10923508B2 (en) Array substrate and manufacturing method therefor, display panel, and display device
US11561657B2 (en) Touch panel and manufacturing method therefor, and touch display device
US11784258B2 (en) Thin film transistor with insulating portion between source/drian electrode and gate insulating layer, and manufacturing method thereof
CN107665863B (zh) 像素结构及制作方法、阵列基板及制作方法和显示装置
US20180151591A1 (en) Array substrate, manufacturing method thereof, display panel and display device
US10199397B2 (en) Electrical connection structure, array substrate and display device
US10318039B2 (en) Pressure-sensitive touch panel, method for manufacturing the same, and touch display screen
US20170115800A1 (en) Touch screen panels and methods of manufacturing the same
US9997544B2 (en) Contact window structure, pixel structure and method for manufacturing thereof
CN108614317B (zh) 一种偏光片的制备方法、偏光片、显示基板及显示装置
CN109659310B (zh) 像素结构以及像素结构的制作方法
US20230052154A1 (en) Display substrate, method for manufacturing the same, and display device
US20200227446A9 (en) Array substrate and manufacturing method thereof, display device
CN105140240B (zh) 柔性基板及其制作方法、显示装置
CN111341789B (zh) 显示基板及其制作方法、显示装置
JP2001343659A (ja) アクティブマトリクス型液晶表示パネルおよびその製造方法
US10593706B2 (en) Array substrate assembly, method of manufacturing array substrate assembly, display panel and display apparatus
CN113629079A (zh) 一种显示基板及其制造方法、显示装置
CN108594547B (zh) 像素结构及其制作方法、阵列基板和显示装置
CN107728364B (zh) 阵列基板及其制造方法、显示装置
CN111430302A (zh) 一种阵列基板、其制作方法及显示装置
US9679926B2 (en) Method of manufacturing pixel structure and pixel structure
CN112838059B (zh) 一种阵列基板及其制作方法
US8722438B2 (en) Method of manufacturing a display substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200207

CF01 Termination of patent right due to non-payment of annual fee