CN107665820B - 蚀刻方法、半导体芯片的制造方法及物品的制造方法 - Google Patents

蚀刻方法、半导体芯片的制造方法及物品的制造方法 Download PDF

Info

Publication number
CN107665820B
CN107665820B CN201710505113.0A CN201710505113A CN107665820B CN 107665820 B CN107665820 B CN 107665820B CN 201710505113 A CN201710505113 A CN 201710505113A CN 107665820 B CN107665820 B CN 107665820B
Authority
CN
China
Prior art keywords
catalyst layer
etching
semiconductor
noble metal
etching method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710505113.0A
Other languages
English (en)
Other versions
CN107665820A (zh
Inventor
松尾圭一郎
浅野佑策
樋口和人
下川一生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN107665820A publication Critical patent/CN107665820A/zh
Application granted granted Critical
Publication of CN107665820B publication Critical patent/CN107665820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/42—Platinum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/40—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals of the platinum group metals
    • B01J23/46—Ruthenium, rhodium, osmium or iridium
    • B01J23/464—Rhodium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/48—Silver or gold
    • B01J23/50—Silver
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J23/00—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00
    • B01J23/38—Catalysts comprising metals or metal oxides or hydroxides, not provided for in group B01J21/00 of noble metals
    • B01J23/48—Silver or gold
    • B01J23/52—Gold
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01108—Noble metals

Abstract

本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。提供难以产生针状残留部的蚀刻方法。实施方式的蚀刻方法包括以下步骤：在由半导体形成的表面上形成由贵金属形成的催化剂层(6)，所述催化剂层(6)包含将上述表面至少部分地被覆的第1部分(4)、和位于第1部分(4)上且与上述第1部分(4)相比表观上的密度较小、且较厚的第2部分(5)；和向上述催化剂层(6)供给蚀刻剂(7)，基于上述催化剂层(6)的作为催化剂的作用，对上述表面进行蚀刻。

Description

蚀刻方法、半导体芯片的制造方法及物品的制造方法
本申请基于日本专利申请2016-148325(申请日：2016年7月28日)，享有该申请的优先权。本申请通过参照该申请，包含该申请的全部内容。
技术领域
本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。
背景技术
所谓MacEtch法(Metal-Assisted Chemical Etching，金属辅助化学蚀刻)是使用贵金属作为催化剂而将半导体表面进行蚀刻的方法。根据MacEtch法，例如能够在半导体基板上形成高长宽比的孔。
发明内容
本发明所要解决的课题是提供不易产生针状残留部的蚀刻方法。
根据第1方面，提供一种蚀刻方法，其包括以下步骤：在由半导体形成的表面上形成由贵金属形成的催化剂层，所述催化剂层包含将上述表面至少部分地被覆的第1部分、和位于上述第1部分上且与上述第1部分相比表观上的密度较小、且较厚的第2部分；和向上述催化剂层供给蚀刻剂，基于上述催化剂层的作为催化剂的作用，对上述表面进行蚀刻。
根据第2方面，提供一种半导体芯片的制造方法，其包括将半导体晶片通过第1方面所述的蚀刻方法进行蚀刻而单片化成半导体芯片的步骤，上述表面为上述半导体晶片的表面。
根据第3方面，提供一种物品的制造方法，其包括通过第1方面所述的蚀刻方法对上述表面进行蚀刻的步骤。
根据上述方法，能够不易产生针状残留部。
附图说明
图1是概略地表示在实施方式所述的蚀刻方法中进行蚀刻的结构物的截面图。
图2是概略地表示实施方式所述的蚀刻方法中的催化剂层形成工序的截面图。
图3是概略地表示实施方式所述的蚀刻方法中的蚀刻工序开始状态的截面图。
图4是概略地表示由图3中所示的状态起经过一定时间后的状态的截面图。
图5是概略地表示比较例中的蚀刻工序的截面图。
图6是概略地表示实施方式所述的半导体芯片制造方法中使用的半导体晶片的平面图。
图7是图6中所示的半导体晶片的沿着VII-VII线的截面图。
图8是概略地表示实施方式所述的半导体芯片制造方法中的催化剂层形成工序的平面图。
图9是图8中所示的半导体晶片的沿着IX-IX线的截面图。
图10是概略地表示通过图6至图9中所示的方法得到的结构的一个例子的平面图。
图11是图10中所示的半导体晶片的沿着XI-XI线的截面图。
图12是表示形成有枝晶的结构物的截面的显微镜照片。
图13是表示形成有枝晶的结构物的上表面的显微镜照片。
图14是表示将形成有枝晶的结构物进行蚀刻而得到的结构物的截面的显微镜照片。
图15是表示形成有枝晶的结构物的截面的显微镜照片。
图16是表示形成有枝晶的结构物的上表面的显微镜照片。
图17是表示将形成有枝晶的结构物进行蚀刻而得到的结构物的截面的显微镜照片。
图18是表示催化剂层由贵金属粒子形成的结构物的截面的显微镜照片。
图19是表示将催化剂层由贵金属粒子形成的结构物进行蚀刻而得到的结构物的截面的显微镜照片。
图20是表示催化剂层由贵金属粒子形成的结构物的截面的显微镜照片。
图21是表示将催化剂层由贵金属粒子形成的结构物进行蚀刻而得到的结构物的截面的显微镜照片。
具体实施方式
以下，对于实施方式，参照附图进行详细说明。另外，对发挥同样或类似的功能的构成要素在全部的附图中标注相同的参照编号，省略重复的说明。
首先，参照图1至图4，对实施方式所述的蚀刻方法进行说明。
在该方法中，首先，准备图1中所示的结构物1。
结构物1的表面的至少一部分由半导体形成。半导体选自例如由Si、Ge、GaAs及GaN等III族元素与V族元素的化合物形成的半导体；以及SiC中。另外，这里使用的用语“族”是短周期型周期表的“族”。
结构物1例如为半导体晶片。可以在半导体晶片中掺杂杂质，也可以形成晶体管或二极管等半导体元件。此外，半导体晶片的主表面也可以相对于半导体的任一结晶面平行。
接着，在结构物1的由半导体形成的表面上，形成掩模层2。
掩模层2是用于在结构物1的表面形成作为催化剂层的贵金属图案的层。掩模层2具有开口部。开口部的宽度优选在0.1μm至15μm的范围内，更优选在5μm至10μm的范围内。这是由于，在形成后述的枝晶的情况下，若开口部的宽度过宽，则在开口部的位置难以将由半导体形成的表面用催化剂层充分被覆。若开口部的宽度过窄，则蚀刻剂到达至由半导体形成的表面变得困难。
作为掩模层2的材料，只要是能够抑制后述的贵金属附着在结构物1的表面中的被掩模层2覆盖的区域中的材料，则可以使用任意的材料。作为那样的材料，可列举出例如聚酰亚胺、氟树脂、酚醛树脂、丙烯酸树脂、及酚醛清漆树脂等有机材料、或氧化硅及氮化硅等无机材料。
掩模层2可以通过例如现有的半导体工艺来形成。由有机材料形成的掩模层2可以通过例如光刻法来形成。由无机材料形成的掩模层2可以通过例如利用气相沉积法的无机材料层的成膜、利用光刻法的掩模的形成和利用蚀刻的无机材料层的图案化来成形。或者，由无机材料形成的掩模层2可以通过结构物1的表面区域的氧化或氮化、利用光刻法的掩模形成和利用蚀刻的氧化物或氮化物层的图案化来形成。掩模层2可以省略。
接着，如图2中所示的那样，在结构物1的由半导体形成的表面上，形成催化剂层6。催化剂层6由贵金属形成。贵金属例如为选自由Au、Ag、Pt及Rh组成的组中的1种以上的金属。
催化剂层6包含第1部分4和第2部分5。
第1部分4将结构物1的由半导体形成的表面至少部分地被覆。第1部分4例如为在表面具有凹凸结构的层。第1部分也可以具有不连续部。第1部分4作为与其相接的半导体表面的氧化反应的催化剂起作用。
第1部分4与第2部分5相比，表观上的密度较大、较薄。第1部分4的厚度d1优选在1nm至1000nm的范围内，更优选在10nm至500nm的范围内。在第1部分4极端薄的情况下，有可能在第1部分4中产生过量的不连续部。在第1部分4厚的情况下，有可能蚀刻剂没有被充分供给到半导体表面。
第2部分5位于第1部分4上。第2部分5例如包含由贵金属形成的枝晶。第2部分5与第1部分4同样地作为氧化反应的催化剂起作用。
第2部分5与第1部分4相比，表观上的密度较小、较厚。第2部分5的厚度d2优选为0.1μm以上，更优选为1μm以上。在第2部分5薄的情况下，第2部分5有可能无法与因未受到第1部分4的作为催化剂的作用从而未进行蚀刻的部分、即未蚀刻部接触。第2部分5越厚，则能够将未蚀刻部除去的可能性越高。第2部分5的厚度的上限没有特别限定，但通常为5μm以下。此外，第1部分4的厚度d1与第2部分5的厚度d2的比d1/d2优选在0.01至10的范围内，更优选在0.01至0.5的范围内。另外，对于未蚀刻部，在后面进行详细说明。
接着，对表观上的密度进行说明。在说明表观上的密度时，定义以下的区域。
首先，将半导体表面中的与第1部分4和其不连续部的合计对应的二维区域设为A区域。接着，将第2部分5中的位于A区域的正上方的部分设为B部分。并且，将位于A区域的正上方的三维区域中的从第1部分4的上表面到B部分的最大高度为止的部分设为C部分。
第1部分4的表观上的密度是第1部分4的质量除以第1部分4和其不连续部的合计的体积而得到的值。第2部分5的表观上的密度为B部分的质量除以C部分的体积而得到的值。另外，表观上的密度可以通过观察催化剂层6的截面来确认。
这样的催化剂层6通过例如以下的方法来得到。
催化剂层6可以通过例如电解镀覆、还原镀覆、或置换镀覆来形成。第1部分4也可以使用包含贵金属粒子的分散液的涂布、或蒸镀及溅射等气相沉积法来形成。以下，作为一个例子，对于利用置换镀覆的催化剂层6的形成进行记载。
在利用置换镀覆的贵金属的析出中，可以使用例如四氯金(III)酸钾水溶液、亚硫酸金盐水溶液或氰化金(I)钾水溶液。以下，以贵金属为金进行说明。
置换镀覆液为例如四氯金(III)酸钾水溶液与氢氟酸的混合液。氢氟酸具有将结构物1的表面的自然氧化膜除去的作用。
置换镀覆液也可以进一步包含络合剂及pH缓冲剂中的至少一者。络合剂具有将置换镀覆液中包含的贵金属离子稳定化的作用。pH缓冲剂具有使镀覆的反应速度稳定化的作用。作为这些添加剂，可以使用例如甘氨酸、柠檬酸、羧酸根离子、氰化物离子、焦磷酸根离子、乙二胺四乙酸、氨、氨基羧酸根离子、乙酸、乳酸、磷酸盐、硼酸、或它们的2种以上的组合。作为这些添加剂，优选使用甘氨酸和柠檬酸。
若使结构物1浸渍在置换镀覆液中，则除了结构物1的表面的自然氧化膜被除去以外，而且贵金属、这里是金在结构物1的表面中的没有被掩模层2覆盖的部分上析出。由此，得到第1部分4。
若在特定的条件下进行置换镀覆，则通过单一的处理可得到包含第1部分4和第2部分5、且第2部分5包含枝晶的催化剂层6。在那样的置换镀覆中使用的置换镀覆液包含例如四氯金(III)酸钾水溶液、氢氟酸、甘氨酸和柠檬酸。
该置换镀覆液中的四氯金(III)酸钾的浓度优选在10μmol/L至1000mmol/L的范围内，更优选在1mmol/L至100mmol/L的范围内。在该浓度低的情况下，难以产生枝晶。在该浓度高的情况下，由于以高密度形成，所以有可能难以形成密度和厚度不同的层。
上述置换镀覆液中的氟化氢浓度优选在0.01mol/L至5mol/L的范围内，更优选在0.5mol/L至2mol/L的范围内。在氟化氢浓度低的情况下，难以产生枝晶。在氟化氢浓度高的情况下，有可能半导体表面进行溶解而对蚀刻造成不良影响。
上述置换镀覆液中的甘氨酸浓度优选在0.1g/L至20g/L的范围内，更优选在1g/L至10g/L的范围内。在甘氨酸浓度低的情况下，难以产生枝晶。
上述置换镀覆液中的柠檬酸浓度优选在0.1g/L至20g/L的范围内，更优选在1g/L至10g/L的范围内。在柠檬酸浓度低的情况下，难以产生枝晶。
此外，也可以使用具有与它们同样功能的物质来代替甘氨酸及柠檬酸。例如可以使用羧酸根离子、氰化物离子、焦磷酸根离子、乙二胺四乙酸、氨、或氨基羧酸根离子来代替甘氨酸。例如可以使用羧酸根离子、乙酸、乳酸、磷酸盐、或硼酸来代替柠檬酸。
若使形成有掩模层2的结构物1浸渍在置换镀覆液中，则在半导体表面中的没有被掩模层2覆盖的区域中，形成由金形成的致密的薄的层，进而，在此，由金形成的枝晶生长。由此，可以通过单一的处理而得到第2部分5包含枝晶的催化剂层6。
接着，如图3中所示的那样，向催化剂层6供给蚀刻剂7。
具体而言，例如使形成有掩模层2和催化剂层6的结构物1浸渍在蚀刻剂7中。蚀刻剂7包含氢氟酸和氧化剂。
若蚀刻剂7与半导体表面接触，则氧化剂使该表面中的第1部分4所接近的部分氧化，氢氟酸将该氧化物溶解除去。因此，蚀刻剂7如图4中所示的那样，基于催化剂层6的作为催化剂的作用，在开口部的位置将半导体表面沿垂直方向进行蚀刻。
蚀刻剂7中的氟化氢浓度优选在1.0mol/L至20mol/L的范围内，更优选在5mol/L至10mol/L的范围内，进一步优选在3mol/L至7mol/L的范围内。在氟化氢浓度低的情况下，难以达成高的蚀刻速率。在氟化氢浓度高的情况下，有可能产生过量的侧面蚀刻。
蚀刻剂7中的氧化剂可以选自例如过氧化氢、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4及K2Cr2O7中。从不产生有害的副产物、也不产生半导体元件的污染的方面出发，作为氧化剂优选过氧化氢。
蚀刻剂7中的过氧化氢等氧化剂的浓度优选在0.2mol/L至8mol/L的范围内，更优选在2.0mol/L至4.0mol/L的范围内，进一步优选在3.0mol/L至4.0mol/L的范围内。
在图1至图4中所示的方法中，如以上那样操作，进行结构物1的由半导体形成的表面的蚀刻。
可是，如图5中所示的那样，在使具有由贵金属粒子3的集合体形成、且贵金属粒子3间的间隙宽的催化剂层6的结构物1浸渍在蚀刻剂7中的情况下，蚀刻剂7能够通过贵金属粒子3间的间隙而容易地到达至半导体表面。因此，蚀刻剂7将半导体表面中的与贵金属粒子3接近的区域进行蚀刻。可是，由于半导体表面中的与贵金属粒子3间的间隙对应的区域难以被氧化，所以蚀刻难以进行。因此，在与该间隙对应的区域中，半导体以针状残留。针状残留部8可成为粉尘的原因。
此外，在贵金属粒子3间的间隙窄的情况下，蚀刻剂7容易无法到达至半导体表面。因此，蚀刻几乎不进行。
参照图1至图4进行说明的方法中，尽管使蚀刻充分进行，可以难以产生针状的残留部。本发明人们认为这是由于以下的理由。
第1部分4由于如上所述薄，所以具有不连续部的可能性高。因此，蚀刻剂7能够通过不连续部而到达至半导体表面。第2部分5由于表观上的密度比第1部分4小，所以不会妨碍蚀刻剂7向第1部分4的供给。因此，如图1至图4中所示的那样，能够将半导体进行蚀刻。
催化剂层6随着蚀刻进行而移动至下方。然而，在上述的不连续部中蚀刻没有进行，伴随着催化剂层6的移动，未蚀刻部残留在与上述的不连续部对应的位置。第2部分5由于位于第1部分4上，且比第1部分4厚，所以在向下方移动的过程中，与上述的未蚀刻部接触，使其氧化的可能性高。蚀刻剂7将被氧化的未蚀刻部进行蚀刻。因此，认为难以产生针状残留部。
对于催化剂层6，可以进行各种变形。
例如，第1部分4也可以是由贵金属粒子形成、且在这些粒子间具有蚀刻剂7能够流通的间隙的粒状层。或者，第1部分4也可以是在由贵金属形成的连续膜中设置多个贯通孔而成的多孔膜。
此外，第2部分5也可以是除枝晶以外的形态。例如，第2部分5也可以是具有液体透过性的多孔质层。
此外，催化剂层6除了包含第1部分4及第2部分5以外，还可以进一步包含1个以上的其他部分。例如，催化剂层6也可以具有3层以上的多层结构。
另外，第2部分5没有必要从蚀刻的开始时到结束时为止为一体。即，第2部分5也可以在伴随着蚀刻的进行而催化剂层6向下方移动时，分解成多个片断。这些片断伴随着催化剂层6的移动，有可能使它们的方位发生变化。因此，在第2部分5产生非球形的片断的情况下，例如在包含枝晶的第2部分5分解成多个片断的情况下，与第2部分5为一体的状态的情况相比，第2部分5与未蚀刻部接触的概率提高。
上述的蚀刻方法可以利用于各种物品的制造。此外，上述的蚀刻方法也可以利用于凹部或者贯通孔的形成、或半导体晶片等结构物的分割。例如，上述的蚀刻方法可以利用于半导体装置的制造。
参照图6至图11，对包括将半导体晶片进行蚀刻而单片化成多个半导体芯片的步骤的半导体芯片的制造方法进行说明。
首先，准备图6及图7中所示的结构。该结构包含半导体晶片9、掩模层2和切割片11。对于半导体晶片9，在其表面形成有半导体元件区域10。掩模层2将半导体晶片9的表面中的形成有半导体元件的区域即元件区域10被覆，发挥保护半导体元件免受损伤的作用。切割片11被贴附在半导体晶片9的设置有掩模层2一面的背面。
接着，如图8及图9中所示的那样，通过参照图2进行说明的方法，在半导体晶片9的表面形成由贵金属形成的催化剂层6。
接着，通过参照图1至图4进行说明的方法将图8及图9中所示的结构进行蚀刻。蚀刻进行至由此产生的凹部的底面达到至切割片11的表面。
如上所述，根据上述的方法，如图10及图11中所示的那样，能够得到各自包含半导体元件区域10的半导体芯片12。
在该方法中，例如可以将掩模层2作为保护半导体芯片的保护层利用。由于掩模层2将半导体芯片的整面被覆，所以根据该方法，与进行使用刀片的一般的切割的情况相比，能够达成高的强度。
此外，在该方法中，半导体芯片的上表面的形状不限于正方形或长方形。例如，半导体芯片的上表面的形状也可以是圆形或六边形。此外，在该方法中，能够同时形成上表面形状不同的半导体芯片。
[实施例]
以下，对试验例进行说明。
<试验例1>
通过以下的方法，在结构物中形成掩模层和包含第1及第2部分的催化剂层，将其进行蚀刻。然后，调查催化剂层的结构对蚀刻带来的影响。
首先，在由半导体形成的结构物的表面形成掩模层。掩模层通过使用了光致抗蚀剂的光刻法来形成。掩模层的开口部的宽度为5μm。
接着，将四氯金(III)酸钾水溶液与氢氟酸与甘氨酸与柠檬酸混合而调制镀覆液A。镀覆液A中，四氯金(III)酸钾浓度为5mmol/L，氟化氢浓度为1mol/L，甘氨酸浓度为10g/L，柠檬酸浓度为10g/L。
接着，在镀覆液A中，使形成有掩模层的结构物在23℃下浸渍3分钟，形成催化剂层。在图12及图13中示出以扫描电子显微镜观察形成有催化剂层和掩模层的结构物的结果。
图12是表示使用镀覆液A而形成的催化剂层的截面的扫描电子显微镜照片。图13是表示使用镀覆液A而形成的催化剂层的上表面的扫描电子显微镜照片。如图12及图13中所示的那样，能够确认催化剂层的第2部分为枝晶，第2部分比第1部分厚，第2部分的表观上的密度小于第1部分的表观上的密度。
接着，将氢氟酸与过氧化氢混合而调制蚀刻剂。该蚀刻剂中氟化氢浓度为10mol/L，过氧化氢浓度为0.5mol/L。
在该蚀刻剂中，使形成有掩模层和催化剂层的结构物浸渍而将其蚀刻。图14中示出以扫描电子显微镜观察经蚀刻的结构物的结果。
图14是表示蚀刻后的结构的截面的扫描电子显微镜照片。如图14中所示的那样，针状残留部的产生得到抑制。
<试验例2>
除了将开口部的宽度设定为10μm以外，通过与试验例1中说明的同样的方法，在结构物上形成掩模层和催化剂层，将其进行蚀刻。
图15是表示使用镀覆液A而形成的催化剂层的截面的扫描电子显微镜照片。图16是表示使用镀覆液A而形成的催化剂层的上表面的扫描电子显微镜照片。如图15及图16中所示的那样，能够确认催化剂层的第2部分为枝晶，第2部分比第1部分厚，第2部分的表观上的密度小于第1部分的表观上的密度。
图17是表示蚀刻后的结构的截面的扫描电子显微镜照片。如图17中所示的那样，针状残留部的产生得到抑制。
<试验例3>
通过以下的方法，在结构物上形成掩模层和由贵金属粒子的集合体形成的催化剂层，将其进行蚀刻。然后，调查催化剂层的结构对蚀刻带来的影响。
首先，通过与试验例1同样的方法，在由半导体形成的结构物的表面，形成掩模层。掩模层的开口部的宽度为10μm。
接着，将四氯金(III)酸钾水溶液与氢氟酸与氟化氢铵与甘氨酸与柠檬酸混合而调制镀覆液B。镀覆液B中，四氯金(III)酸钾浓度为1mmol/L，氟化氢浓度为0.25mol/L，氟化铵浓度为4.75mol/L，甘氨酸浓度为1g/L，柠檬酸浓度为10g/L。
接着，在镀覆液B中，使结构物在室温下浸渍1分钟，形成催化剂层。图18中示出以扫描电子显微镜观察形成有催化剂层和掩模层的结构物的结果。
图18是表示使用镀覆液B而形成的催化剂层的截面的扫描电子显微镜照片。如图18中所示的那样，能够确认催化剂层由贵金属粒子的集合体形成。
接着，与试验例1同样地调制蚀刻剂，将该结构物进行蚀刻。图19中示出以扫描电子显微镜观察经蚀刻的结构物的结果。
图19是表示蚀刻后的结构的截面的扫描电子显微镜照片。如图19中所示的那样，产生了针状残留部。
<试验例4>
除了将在镀覆液B中的浸渍时间设定为3分钟以外，通过与试验例3中说明的同样的方法，在结构物上形成掩模层和催化剂层，将其进行蚀刻。
图20是表示使用镀覆液B而形成的催化剂层的结构的截面的扫描电子显微镜照片。如图20中所示的那样，能够确认催化剂层由贵金属粒子的集合体形成。
图21是表示蚀刻后的结构的截面的扫描电子显微镜照片。如图21中所示的那样，蚀刻没有进行。
另外，本发明并非限定于上述实施方式的原状，在实施阶段能够在不脱离其主旨的范围内将构成要素变形而具体化。此外，通过上述实施方式中公开的多个构成要素的适当的组合，能够形成各种发明。例如，也可以从实施方式中所示的全部构成要素中删除几个构成要素。进而，也可以将涉及不同的实施方式的构成要素适当组合。

Claims (8)

1.一种蚀刻方法，其包括以下步骤：
在由半导体形成的表面上，形成由贵金属形成的催化剂层，所述催化剂层包含将所述表面至少部分地被覆的第1部分、和位于所述第1部分上且与所述第1部分相比表观上的密度较小、且较厚的第2部分；和
向所述催化剂层供给蚀刻剂，基于所述催化剂层的作为催化剂的作用，对所述表面进行蚀刻。
2.根据权利要求1所述的蚀刻方法，其中，所述贵金属为选自由Au、Ag、Pt及Rh组成的组中的1种以上的金属。
3.根据权利要求1所述的蚀刻方法，其中，所述半导体包含Si。
4.根据权利要求1所述的蚀刻方法，其中，所述蚀刻剂包含H2O2。
5.根据权利要求1所述的蚀刻方法，其中，进一步包括在所述表面形成包含宽度为0.1μm至15μm的范围内的开口部的掩模层的步骤，在所述开口部的位置进行蚀刻。
6.根据权利要求1所述的蚀刻方法，其中，所述第2部分含有由所述贵金属形成的枝晶。
7.一种半导体芯片的制造方法，其包括将半导体晶片通过权利要求1至6中任1项所述的蚀刻方法进行蚀刻而单片化成半导体芯片的步骤，所述表面为所述半导体晶片的表面。
8.一种物品的制造方法，其包含通过权利要求1至6中任1项所述的蚀刻方法对所述表面进行蚀刻的步骤。
CN201710505113.0A 2016-07-28 2017-06-28 蚀刻方法、半导体芯片的制造方法及物品的制造方法 Active CN107665820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-148325 2016-07-28
JP2016148325A JP6081647B1 (ja) 2016-07-28 2016-07-28 エッチング方法、半導体チップの製造方法及び物品の製造方法

Publications (2)

Publication Number Publication Date
CN107665820A CN107665820A (zh) 2018-02-06
CN107665820B true CN107665820B (zh) 2021-02-19

Family

ID=58043303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710505113.0A Active CN107665820B (zh) 2016-07-28 2017-06-28 蚀刻方法、半导体芯片的制造方法及物品的制造方法

Country Status (5)

Country Link
US (1) US10090158B2 (zh)
JP (1) JP6081647B1 (zh)
KR (1) KR102017076B1 (zh)
CN (1) CN107665820B (zh)
TW (1) TWI647112B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062039A (ja) * 2017-09-26 2019-04-18 株式会社東芝 エッチング装置及び方法、処理システム、並びに、物品、半導体装置及び半導体チップの製造方法
EP3718133A4 (en) * 2017-11-28 2021-11-24 Board Of Regents, The University Of Texas System CATALYST INFLUENCED STRUCTURAL TRANSMISSION TECHNOLOGY
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP7080781B2 (ja) * 2018-09-26 2022-06-06 株式会社東芝 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
JP2022144046A (ja) * 2021-03-18 2022-10-03 株式会社東芝 エッチング方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101040376A (zh) * 2004-12-24 2007-09-19 松下电器产业株式会社 半导体芯片制造方法
CN101497429A (zh) * 2009-03-06 2009-08-05 吉林大学 硅中空纳米锥阵列的制备方法
CN102443801A (zh) * 2010-10-08 2012-05-09 华康半导体股份有限公司 在硅晶基板表面形成微孔结构或凹槽结构的方法
CN102701138A (zh) * 2012-04-27 2012-10-03 苏州大学 一种金属辅助硅纳米线阵列大面积分层刻蚀和转移方法
CN103337455A (zh) * 2013-06-13 2013-10-02 浙江大学 一种Si纳米线阵列的制备方法
CN104637877A (zh) * 2013-11-13 2015-05-20 株式会社东芝 半导体芯片的制造方法、半导体芯片及半导体装置
CN104762593A (zh) * 2015-04-09 2015-07-08 云南大学 硅基底上溅射制备有序锗量子点的方法
CN105428230A (zh) * 2014-09-11 2016-03-23 株式会社东芝 刻蚀方法、物品及半导体装置的制造方法、以及刻蚀液

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620451A (en) 2004-11-09 2006-06-16 Univ Osaka Method for forming hole in crystal substrate, and crystal substrate having hole formed by the method
TWI472477B (zh) * 2010-03-02 2015-02-11 Univ Nat Taiwan 矽奈米結構與其製造方法及應用
US8568877B2 (en) 2010-03-09 2013-10-29 Board Of Regents Of The University Of Texas System Porous and non-porous nanostructures
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101040376A (zh) * 2004-12-24 2007-09-19 松下电器产业株式会社 半导体芯片制造方法
CN101497429A (zh) * 2009-03-06 2009-08-05 吉林大学 硅中空纳米锥阵列的制备方法
CN102443801A (zh) * 2010-10-08 2012-05-09 华康半导体股份有限公司 在硅晶基板表面形成微孔结构或凹槽结构的方法
CN102701138A (zh) * 2012-04-27 2012-10-03 苏州大学 一种金属辅助硅纳米线阵列大面积分层刻蚀和转移方法
CN103337455A (zh) * 2013-06-13 2013-10-02 浙江大学 一种Si纳米线阵列的制备方法
CN104637877A (zh) * 2013-11-13 2015-05-20 株式会社东芝 半导体芯片的制造方法、半导体芯片及半导体装置
CN105428230A (zh) * 2014-09-11 2016-03-23 株式会社东芝 刻蚀方法、物品及半导体装置的制造方法、以及刻蚀液
CN104762593A (zh) * 2015-04-09 2015-07-08 云南大学 硅基底上溅射制备有序锗量子点的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Fabrication of porous silicon nanowires by MACE method in HF/H2O2/AgNO3 system at room temperature》;Shaoyuan Li， et al;《Nanoscale Research Letters》;20140430;第9卷(第196期);正文第6页-第7页、附图7 *

Also Published As

Publication number Publication date
TW201811572A (zh) 2018-04-01
US10090158B2 (en) 2018-10-02
JP2018018965A (ja) 2018-02-01
CN107665820A (zh) 2018-02-06
JP6081647B1 (ja) 2017-02-15
KR102017076B1 (ko) 2019-09-02
KR20180013708A (ko) 2018-02-07
TWI647112B (zh) 2019-01-11
US20180033634A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
CN107665820B (zh) 蚀刻方法、半导体芯片的制造方法及物品的制造方法
KR101804015B1 (ko) 에칭 방법, 물품 및 반도체 장치의 제조 방법, 및 에칭액
US10854466B2 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
JP5649322B2 (ja) 半導体装置および半導体装置の製造方法
JP6193321B2 (ja) エッチング方法、物品の製造方法、及びエッチング装置
TW201631648A (zh) 半導體晶片之製造方法、半導體晶片及半導體裝置
JP7080781B2 (ja) 多孔質層の形成方法、エッチング方法、物品の製造方法、半導体装置の製造方法、及びめっき液
JP2018022926A (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
US20220115238A1 (en) Etching method, method of manufacturing semiconductor chip, and method of manufacturing article
JP6246956B1 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6444805B2 (ja) 半導体チップの製造方法
JP2017195383A (ja) エッチング方法、物品の製造方法、及びエッチング装置
JP6970263B2 (ja) エッチング方法、半導体チップの製造方法及び物品の製造方法
JP6363245B2 (ja) エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
TWI785501B (zh) 觸媒層之形成方法
KR102614941B1 (ko) 에칭 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant