CN107633804A - 一种像素电路、其驱动方法及显示面板 - Google Patents

Abstract

本发明公开了一种像素电路、其驱动方法及显示面板，该像素电路通过存储模块存储写入的数据信号，进而根据存储的数据信号控制关键节点即第一节点和第二节点的电位，使得像素电路在关键节点的控制下输出驱动像素单元发光的驱动信号，以实现像素正常发光；将该像素电路应用于显示设备时，显示静止画面时可以由存储模块存储的数据信号代替数据线输入的数据信号，这样能够降低显示设备的功耗。同时本发明的像素电路结构简单，有利于减小像素电路占用的面积。

Description

一种像素电路、其驱动方法及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路、其驱动方法及显示面板。

背景技术

目前，显示技术被广泛应用于电视、手机以及公共信息的显示，用于显示画面的平板显示器因其超薄节能的优点而被大力推广。而随着科技的进步和生产力的发展，穿戴显示设备的使用越来越广泛，降低穿戴显示设备的功耗，提高使用时间成为当务之急。

因此，如何降低显示设备的功耗，是本领域技术人员亟待解决的技术问题。

发明内容

本发明实施例提供了一种像素电路、其驱动方法及显示面板，能够在一定程度上降低显示设备的功耗。

本发明实施例提供了一种像素电路，包括：写入模块、驱动模块，以及存储模块；其中，

所述写入模块的输出端通过第一节点与所述存储模块相连；所述写入模块用于在扫描信号的控制下，将所述数据信号输出到所述存储模块；

所述存储模块连接于所述第一节点和第二节点之间；所述存储模块用于在输入的第一电源信号、第二电源信号，以及接收并存储的所述写入模块输出的所述数据信号的作用下，控制所述第一节点和所述第二节点的电位；

所述驱动模块通过所述第一节点和所述第二节点与所述存储模块相连；所述驱动模块用于根据所述第一节点和所述第二节点的电位，生成驱动像素单元发光的驱动信号。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述存储模块包括：第一开关晶体管、第二开关晶体管和第三开关晶体管；其中，

所述第一开关晶体管的栅极与源极用于输入所述第一电源信号，所述第一开关晶体管的漏极与所述第二节点相连；

所述第二开关晶体管的栅极与所述第二节点相连，所述第二开关晶体管的源极用于输入所述第二电源信号，所述第二开关晶体管的漏极与所述第一节点相连；

所述第三开关晶体管的栅极与所述第一节点相连，所述第三开关晶体管的源极用于输入所述第二电源信号，所述第三开关晶体管的漏极与所述第二节点相连。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述第一开关晶体管、所述第二开关晶体管和所述第三开关晶体管为N型晶体管。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述第一电源信号为高电平信号，所述第二电源信号为低电平信号。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述驱动模块的第一控制端与所述第一节点相连，所述驱动模块的第二控制端与所述第二节点相连，所述驱动模块的第一输入端用于输入第一显示信号，所述驱动模块的第二输入端用于输入第二显示信号，所述驱动模块的第三输入端用于输入公共电压信号，；所述驱动模块用于在所述第一节点和所述第二节点的控制下，根据所述第一显示信号、所述第二显示信号和所述公共电压信号，生成驱动像素单元发光的驱动信号。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述驱动模块包括：第四开关晶体管、第五开关晶体管和电容；其中，

所述第四开关晶体管的栅极与所述第一节点相连，所述第四开关晶体管的源极用于输入所述第一显示信号，所述第四开关晶体管的漏极与第三节点相连；

所述第五开关晶体管的栅极与所述第二节点相连，所述第五开关晶体管的源极用于输入所述第二显示信号，所述第五开关晶体管的漏极与所述第三节点相连；

所述电容的一端用于输入所述公共电压信号，所述电容另一端与所述第三节点相连。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述驱动模块的第一控制端用于输入第一显示信号，所述驱动模块的第二控制端用于输入第二显示信号，所述驱动模块的第一输入端与所述第一节点相连，所述驱动模块的第二输入端与所述第二节点相连，所述驱动模块的第三输入端用于输入公共电压信号，；所述驱动模块用于在所述第一显示信号、所述第二显示信号的控制下，根据所述第一节点、所述第二节点和所述公共电压信号，生成驱动像素单元发光的驱动信号。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述驱动模块包括：第四开关晶体管、第五开关晶体管和电容；其中，

所述第四开关晶体管的栅极用于输入所述第一显示信号，所述第四开关晶体管的源极与所述第一节点相连，所述第四开关晶体管的漏极与第三节点相连；

所述第五开关晶体管的栅极用于输入所述第二显示信号，所述第五开关晶体管的源极与所述第二节点相连，所述第五开关晶体管的漏极与所述第三节点相连；

所述电容的一端用于输入所述公共电压信号，所述电容另一端与所述第三节点相连。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述写入模块的控制端用于输入所述扫描信号，所述写入模块的输入端用于输入所述数据信号，所述写入模块的输出端与所述第一节点相连；所述写入模块用于在所述扫描信号的控制下，将所述数据信号输出到所述第一节点。

在一种可能的实施方式中，本发明实施例提供的上述像素电路中，所述写入模块包括：第六开关晶体管；

所述第六开关晶体管的栅极用于输入所述扫描信号，所述第六开关晶体管的源极用于输入所述数据信号，所述第六开关晶体管的漏极与所述第一节点相连。

本发明实施例提供了一种显示面板，包括本发明实施例提供的上述像素电路。

本发明实施例提供了一种本发明实施例提供的上述像素电路的驱动方法，包括：

所述写入模块在扫描信号的控制下将数据信号输出到所述存储模块；

所述存储模块在输入的第一电源信号第二电源信号，以及接收并存储的所述写入模块输出的所述数据信号的作用下，控制所述第一节点和所述第二节点的电位；

所述驱动模块根据所述第一节点和所述第二节点的电位，生成驱动像素单元发光的驱动信号。

本发明实施例的有益效果包括：

本发明实施例提供了一种像素电路、其驱动方法及显示面板，该像素电路，包括：写入模块、驱动模块，以及存储模块；其中，写入模块的输出端通过第一节点与存储模块相连，写入模块用于在扫描信号的控制下，将数据信号输出到存储模块；存储模块连接于第一节点和第二节点之间，存储模块用于在输入的第一电源信号、第二电源信号，以及接收并存储的写入模块输出的数据信号的作用下，控制第一节点和第二节点的电位；驱动模块通过第一节点和第二节点与存储模块相连；驱动模块用于根据第一节点和第二节点的电位，生成驱动像素单元发光的驱动信号。这样通过存储模块存储写入的数据信号，进而根据存储的数据信号控制关键节点即第一节点和第二节点的电位，使得像素电路在关键节点的控制下生成驱动像素单元发光的驱动信号，以实现像素正常发光；将该像素电路应用于显示设备时，显示静止画面时可以由存储模块存储的数据信号代替数据线输入的数据信号，这样能够降低显示设备的功耗。同时本发明的像素电路结构简单，有利于减小像素电路占用的面积。

附图说明

图1-图3分别为本发明实施例提供的像素电路的结构示意图；

图4a和图4b分别为本发明实施例提供的像素电路的工作时序图。

具体实施方式

下面结合附图，对本发明实施例提供的像素电路、其驱动方法及显示面板的具体实施方式进行详细的说明。

本发明实施例提供了一种像素电路，如图1所示，可以包括：写入模块02、驱动模块03，以及存储模块01；其中，写入模块02的输出端通过第一节点P1与存储模块01相连，写入模块02用于在扫描信号Gate的控制下，将数据信号Data输出到存储模块01；存储模块01连接于第一节点P1和第二节点P2之间；存储模块01用于在输入的第一电源信号Vdd、第二电源信号Vss，以及接收并存储的写入模块02输出的数据信号Data的作用下，控制第一节点P1和第二节点P2的电位；驱动模块03通过第一节点P1和第二节点P2与存储模块01相连；驱动模块03用于根据第一节点P1和第二节点P2的电位，输出驱动像素单元发光的驱动信号到第三节点P3，即第三节点P3的电压信号Vpixel用于驱动像素单元发光。

本发明实施例提供的上述像素电路中，通过存储模块存储写入的数据信号，进而根据存储的数据信号控制关键节点即第一节点和第二节点的电位，使得像素电路在关键节点的控制下输出驱动像素单元发光的驱动信号，以实现像素正常发光；将该像素电路应用于显示设备时，显示静止画面时可以由存储模块存储的数据信号代替数据线输入的数据信号，这样能够降低显示设备的功耗。同时本发明的像素电路结构简单，有利于减小像素电路占用的面积。

在具体实施时，本发明实施例提供的上述像素电路中，如图2和图3所示，存储模块01可以包括：第一开关晶体管T1、第二开关晶体管T2和第三开关晶体管T3；其中，第一开关晶体管T1的栅极与源极连接高电平电源端VDD即用于输入第一电源信号Vdd，第一开关晶体管T1的漏极与第二节点P2相连；第二开关晶体管T2的栅极与第二节点P2相连，第二开关晶体管T2的源极连接低电平电源端VSS即用于输入第二电源信号Vss，第二开关晶体管T2的漏极与第一节点P1相连；第三开关晶体管T3的栅极与第一节点P1相连，第三开关晶体管T3的源极连接低电平电源端VSS即用于输入第二电源信号Vss，第三开关晶体管T3的漏极与第二节点P2相连。具体地，第一开关晶体管可以在第一电源信号的控制下导通，导通的第一开关晶体管可以将第一电源信号输出到第二节点；第二开关晶体管可以在第二节点的控制下导通，导通的第二开关晶体管可以将第二电源信号输出到第一节点；第三开关晶体管可以在第一节点的控制下导通，导通的第三开关晶体管可以将第二电源信号输出到第二节点。

在具体实施时，本发明实施例提供的上述像素电路中，通过写入模块可以将数据信号写入到存储模块，通过驱动模块可以将用于驱动像素单元发光的驱动信号输出到第三节点。

在具体实施时，本发明实施例提供的上述像素电路中，如图1所示，驱动模块03的第一控制端与第一节点P1相连，第二控制端与第二节点P2相连，第一输入端用于输入第一显示信号FRP，第二输入端用于输入第二显示信号XFRP，第三输入端用于输入公共电压信号Vcom，；驱动模块03用于在第一节点P1和第二节点P2的控制下，根据第一显示信号FRP、第二显示信号XFRP和公共电压信号Vcom，生成驱动像素单元发光的驱动信号。

具体地，本发明实施例提供的上述像素电路中，如图2所示，驱动模块03可以包括：第四开关晶体管T4、第五开关晶体管T5和电容C；其中，第四开关晶体管T4的栅极与第一节点P1相连，第四开关晶体管T4的源极用于输入第一显示信号FRP，第四开关晶体管T4的漏极与第三节点P3相连；第五开关晶体管T5的栅极与第二节点P2相连，第五开关晶体管T5的源极用于输入第二显示信号XFRP，第五开关晶体管T5的漏极与第三节点P3相连；电容C可以由相互绝缘的公共电极与像素电极形成，电容C的一端用于输入公共电压信号Vcom，另一端与第三节点P3相连。具体地，第四开关晶体管可以在第一节点的控制下导通，导通的第四开关晶体管可以将第一显示信号输出到第三节点P3，给电容C充电以形成驱动像素发光的电场，即第三节点P3的电压信号Vpixel用于驱动像素单元发光；第五开关晶体管可以在第二节点的控制下导通，导通的第五开关晶体管可以将第二显示信号输出到第三节点P3。

在具体实施时，本发明实施例提供的上述像素电路中，如图3所示，驱动模块03的第一控制端用于输入第一显示信号FRP，第二控制端用于输入第二显示信号XFRP，第一输入端与第一节点P1相连，第二输入端与第二节点P2相连，第三输入端用于输入公共电压信号Vcom，；驱动模块用于在第一显示信号FRP、第二显示信号XFRP的控制下，根据第一节点P1、第二节点P2和公共电压信号Vcom，输出驱动像素单元发光的驱动信号。

具体地，本发明实施例提供的上述像素电路中，如图3所示，驱动模块03可以包括：第四开关晶体管T4、第五开关晶体管T5和电容C；其中，第四开关晶体管T4的栅极用于输入第一显示信号FRP，第四开关晶体管T4的源极与第一节点P1相连，第四开关晶体管T4的漏极与第三节点P3相连；第五开关晶体管T5的栅极用于输入第二显示信号XFRP，第五开关晶体管T5的源极与第二节点P2相连，第五开关晶体管T5的漏极与第三节点P3相连；电容C可以由相互绝缘的公共电极与像素电极形成，电容C的一端用于输入公共电压信号Vcom，另一端与第三节点P3相连。具体地，第四开关晶体管可以在第一显示信号的控制下导通，导通的第四开关晶体管可以将第一节点的信号输出到第三节点P3，给电容C充电以形成驱动像素发光的电场，即第三节点P3的电压信号Vpixel用于驱动像素单元发光；第五开关晶体管可以在第二显示信号的控制下导通，导通的第五开关晶体管可以将第二节点的信号输出到第三节点P3。

在具体实施时，本发明实施例提供的上述像素电路中，如图1所示，写入模块02的控制端用于输入扫描信号Gate，输入端用于输入数据信号Data，输出端与第一节点P1相连；写入模块02用于在扫描信号Gate的控制下，将数据信号Data输出到第一节点P1。

具体地，本发明实施例提供的上述像素电路中，如图2和图3所示，写入模块02可以包括：第六开关晶体管T6；第六开关晶体管T6的栅极连接扫描信号线即用于输入扫描信号Gate，第六开关晶体管T6的源极连接数据信号线即用于输入数据信号Data，第六开关晶体管T6的漏极与第一节点P1相连。具体地，第六开关晶体管可以在扫描信号的控制下导通，导通的第六开关晶体管可以将数据信号输出到第一节点。

基于同一发明构思，本发明实施例提供了一种显示面板，包括本发明实施例提供的上述像素电路。该显示面板可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于该显示面板解决问题的原理与像素电路相似，因此该显示面板的实施可以参见上述像素电路的实施，重复之处不再赘述。

基于同一发明构思，本发明实施例提供了一种本发明实施例提供的上述像素电路的驱动方法，可以包括：

写入模块在扫描信号的控制下将数据信号输出到存储模块；

存储模块在输入的第一电源信号、第二电源信号，以及接收并存储的写入模块输出的数据信号的作用下，控制第一节点和第二节点的电位；

驱动模块根据第一节点和第二节点的电位，生成驱动像素单元发光的驱动信号。

需要说明的是本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideSemiconductor)，在此不做限定。在具体实施中，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时以薄膜晶体管为例进行说明。

下面结合本发明实施例提供的像素电路和控制信号的时序对本发明实施例提供的像素电路的工作过程进行详细描述。以如图2所示的像素电路以及图4a和图4b所示的图2的控制信号时序图，对本发明实施例提供的像素电路的工作过程作以描述。具体地，下述描述中以1表示高电平信号，0表示低电平信号。像素电路中第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管以N型晶体管为例；第一电源信号Vdd为高电平信号，第二电源信号Vss为低电平信号，第一显示信号FRP配置为输入与公共电压信号Vcom相同的交流方波电压信号(同为高电平或同为低电平)，第二显示信号XFRP配置为输入与公共电压信号Vcom相反的交流方波电压信号(其中一个信号为高电平时，另一个为低电平)。

像素显示画面包括两个阶段，像素更新阶段和像素画面保持阶段，像素更新阶段为对应该像素显示变更的帧，在该一帧时间内，像素电路将写入的数据信号存储并对应改变像素驱动电压值，在以后显示的帧时序中，当不需要更新显示的画面时，可以继续使用该存储的数据信号，而不需要再逐帧地通过例如逐行扫描的方式将数据信号经由数据线以及数据写入电路写入各像素单元，从而降低功耗；以常黑显示模式像素为例，分别说明显示黑白画面及保持的过程，具体如下：

如图4a所示，在一个像素更新阶段t1，Gate＝1，Vcom＝0，Vdd＝1，Vss＝0，且此时Data＝1，FRP＝0，XFRP＝1，；由于Vdd＝1，Gate＝1，因此第一开关晶体管T1和第六开关晶体管T6导通。导通的第六开关晶体管T6将数据信号Data输出到第一节点P1，因此第一节点P1的电位被拉高，使得第三开关晶体管T3和第四开关晶体管T4导通；导通的第一开关晶体管T1将第一电源信号Vdd输出到第二节点P2，然而由于第三开关晶体管T3导通，使得第二节点P2的电位被拉低，因此第二开关晶体管T2关闭。导通的第四开关晶体管T4将第一显示信号FRP输出到第三节点P3；此时第三节点P3的电压信号Vpixel为第一显示信号FRP相对公共电压信号Vcom的压差，第一显示信号FRP与公共电压信号Vcom输入电压一致，使得电压信号Vpixel为0(即低电平)，因此，像素显示为未加驱动电压时的状态，即对于常黑显示模式的像素，显示为黑态。

在对应像素画面保持阶段t2，扫描信号线输入低电平即Gate＝0的扫描关闭信号或数据线不更新数据信号Data时，第一节点P1可以继续保持高电平，第二节点P2可以继续保持低电平，从而可以使采用该像素电路驱动的像素单元保持黑态显示。

如图4b所示，在另一个像素更新阶段t1，Gate＝1，Vcom＝0，Vdd＝1，Vss＝0，且此时Data＝0，FRP＝0，XFRP＝1；由于Vdd＝1和Gate＝1，因此第一开关晶体管T1和第六开关晶体管T6导通；由于Data＝0，因此导通的第六开关晶体管T6将数据信号Data输出到第一节点P1，因此第一节点P1的电位被拉低；而导通的第一开关晶体管T1将第一电源信号Vdd输出到第二节点P2，第二节点P2的电位被拉高，因此第二开关晶体管T2和第五开关晶体管T5导通，导通的第二开关晶体管T2将第一节点P1的电位拉低。导通的第五开关晶体管T5将第二显示信号XFRP输出到第三节点P3，此时第三节点P3的电压信号Vpixel为第二显示信号XFRP相对公共电压信号Vcom的压差，由于XFRP＝1，第二显示信号XFRP与公共电压信号Vcom输入电压相反，使得电压信号Vpixel为1(即高电平)，因此，像素显示为加载驱动电压时的状态，即对于常黑显示模式的像素，显示为白态。

在对应像素画面保持阶段t2，扫描信号线输入低电平即Gate＝0的扫描关闭信号或数据线不更新数据信号Data时，第一节点P1可以继续保持低电平，第二节点P2可以继续保持高电平，从而可以使采用该像素电路驱动的像素单元保持白态显示。

在具体实施时，采用如图3所示的像素电路进行像素驱动时，实现像素驱动的过程及原理与上述实施例的描述相似，像素显示画面包括两个阶段，像素更新阶段和像素画面保持阶段，像素更新阶段为对应该像素显示变更的帧，在该一帧时间内，像素电路将写入的数据信号存储并对应改变像素驱动电压值，在以后显示的帧时序中，当不需要更新显示的画面时，可以继续使用该存储的数据信号，而不需要再逐帧地通过例如逐行扫描的方式将数据信号经由数据线以及数据写入电路写入各像素单元，从而降低功耗。差异在于，用于加载在第三节点P3的电压,由第一显示信号FRP电压或第二显示信号XFRP电压与公共电压Vcom之间的压差，变更为第一节点P1的电压或第二节点P2的电压与公共电压信号之间的压差。具体像素驱动的实现方式与上述实施例类似，在此不做赘述。

本发明实施例提供了一种像素电路、其驱动方法及显示面板，该像素电路，包括：写入模块、驱动模块，以及存储模块；其中，写入模块的输出端通过第一节点与存储模块相连，写入模块用于在扫描信号的控制下，将数据信号输出到存储模块；存储模块连接于第一节点和第二节点之间，存储模块用于在输入的第一电源信号、第二电源信号，以及接收并存储的写入模块输出的数据信号的作用下，控制第一节点和第二节点的电位；驱动模块通过第一节点和第二节点与存储模块相连；驱动模块用于根据第一节点和第二节点的电位，生成驱动像素单元发光的驱动信号输入像素电极。这样通过存储模块存储写入的数据信号，进而根据存储的数据信号控制关键节点即第一节点和第二节点的电位，使得像素电路在关键节点的控制下输出驱动像素单元发光的驱动信号，以实现像素正常发光；将该像素电路应用于显示设备时，显示静止画面时可以由存储模块存储的数据信号代替数据线输入的数据信号，这样能够降低显示设备的功耗。同时本发明的像素电路结构简单，有利于减小像素电路占用的面积。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种像素电路，其特征在于，包括：写入模块、驱动模块，以及存储模块；其中，

所述写入模块的输出端通过第一节点与所述存储模块相连；所述写入模块用于在扫描信号的控制下将所述数据信号输出到所述存储模块；

所述存储模块连接于所述第一节点和第二节点之间；所述存储模块用于在输入的第一电源信号、第二电源信号，以及接收并存储的所述写入模块输出的所述数据信号的作用下，控制所述第一节点和所述第二节点的电位；

所述驱动模块通过所述第一节点和所述第二节点与所述存储模块相连；所述驱动模块用于根据所述第一节点和所述第二节点的电位，生成驱动像素单元发光的驱动信号。

2.如权利要求1所述的像素电路，其特征在于，所述存储模块包括：第一开关晶体管、第二开关晶体管和第三开关晶体管；其中，

所述第一开关晶体管的栅极与源极用于输入所述第一电源信号，所述第一开关晶体管的漏极与所述第二节点相连；

所述第二开关晶体管的栅极与所述第二节点相连，所述第二开关晶体管的源极用于输入所述第二电源信号，所述第二开关晶体管的漏极与所述第一节点相连；

所述第三开关晶体管的栅极与所述第一节点相连，所述第三开关晶体管的源极用于输入所述第二电源信号，所述第三开关晶体管的漏极与所述第二节点相连。

3.如权利要求2所述的像素电路，其特征在于，所述第一开关晶体管、所述第二开关晶体管和所述第三开关晶体管为N型晶体管。

4.如权利要求1所述的像素电路，其特征在于，所述第一电源信号为高电平信号，所述第二电源信号为低电平信号。

5.如权利要求1-4任一项所述的像素电路，其特征在于，所述驱动模块的第一控制端与所述第一节点相连，所述驱动模块的第二控制端与所述第二节点相连，所述驱动模块的第一输入端用于输入第一显示信号，所述驱动模块的第二输入端用于输入第二显示信号，所述驱动模块的第三输入端用于输入公共电压信号，；所述驱动模块用于在所述第一节点和所述第二节点的控制下，根据所述第一显示信号、所述第二显示信号和所述公共电压信号，生成驱动像素单元发光的驱动信号。

6.如权利要求3所述的像素电路，其特征在于，所述驱动模块包括：第四开关晶体管、第五开关晶体管和电容；其中，

所述第四开关晶体管的栅极与所述第一节点相连，所述第四开关晶体管的源极用于输入所述第一显示信号，所述第四开关晶体管的漏极与第三节点相连；

所述第五开关晶体管的栅极与所述第二节点相连，所述第五开关晶体管的源极用于输入所述第二显示信号，所述第五开关晶体管的漏极与所述第三节点相连；

所述电容的一端用于输入所述公共电压信号，另一端与所述第三节点相连。

7.如权利要求1-4任一项所述的像素电路，其特征在于，所述驱动模块的第一控制端用于输入第一显示信号，所述驱动模块的第二控制端用于输入第二显示信号，所述驱动模块的第一输入端与所述第一节点相连，所述驱动模块的第二输入端与所述第二节点相连，所述驱动模块的第三输入端用于输入公共电压信号，；所述驱动模块用于在所述第一显示信号、所述第二显示信号的控制下，根据所述第一节点、所述第二节点和所述公共电压信号，生成驱动像素单元发光的驱动信号。

8.如权利要求7所述的像素电路，其特征在于，所述驱动模块包括：第四开关晶体管、第五开关晶体管和电容；其中，

所述第四开关晶体管的栅极用于输入所述第一显示信号，所述第四开关晶体管的源极与所述第一节点相连，所述第四开关晶体管的漏极与第三节点相连；

所述第五开关晶体管的栅极用于输入所述第二显示信号，所述第四开关晶体管的源极与所述第二节点相连，所述第四开关晶体管的漏极与所述第三节点相连；

所述电容的一端用于输入所述公共电压信号，所述电容的另一端与所述第三节点相连。

9.如权利要求1所述的像素电路，其特征在于，所述写入模块的控制端用于输入所述扫描信号，所述写入模块的输入端用于输入所述数据信号，所述写入模块的输出端与所述第一节点相连；所述写入模块用于在所述扫描信号的控制下，将所述数据信号输出到所述第一节点。

10.如权利要求9所述的像素电路，其特征在于，所述写入模块包括：第六开关晶体管；

所述第六开关晶体管的栅极用于输入所述扫描信号，所述第六开关晶体管的源极用于输入所述数据信号，所述第六开关晶体管的漏极与所述第一节点相连。

11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的像素电路。

12.一种如权利要求1-10任一项所述的像素电路的驱动方法，其特征在于，包括：

所述写入模块在扫描信号的控制下将数据信号输出到所述存储模块；

所述存储模块在输入的第一电源信号、第二电源信号，以及接收并存储的所述写入模块输出的所述数据信号的作用下，控制所述第一节点和所述第二节点的电位；

所述驱动模块根据所述第一节点和所述第二节点的电位，生成驱动像素单元发光的驱动信号。