CN107592757A - 一种多层电路板的高精度层间对位制作方法 - Google Patents
一种多层电路板的高精度层间对位制作方法 Download PDFInfo
- Publication number
- CN107592757A CN107592757A CN201710852503.5A CN201710852503A CN107592757A CN 107592757 A CN107592757 A CN 107592757A CN 201710852503 A CN201710852503 A CN 201710852503A CN 107592757 A CN107592757 A CN 107592757A
- Authority
- CN
- China
- Prior art keywords
- daughter board
- ccd
- multilayer circuit
- structure daughter
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开一种多层电路板的高精度层间对位制作方法,包括以下步骤:1)在第一结构子板上制作出第一层CCD熔合定位块,使用CCD熔合定位压合第一结构子板的部件形成第一结构子板;2)在第二结构子板制作出第二层CCD熔合定位块,使用CCD熔合定位压合第二结构子板的部件形成第二结构子板;3)第一结构子板、粘接片、第二结构子板、外层铜箔使用CCD熔合定位,按母板叠层顺序压合制作形成母板,经裁切、打靶、铣边、清洗后完成母板制作。本发明提供的多层电路板的高精度层间对位制作方法设计科学合理,效避免了冲孔机对多层电路板的多次冲孔位置精度影响,减少了子板与子板之间的层间偏差,提高多层电路板的层间对准度,提高了产品质量。
Description
技术领域
本发明属于多层电路板技术领域,尤其涉及一种多层电路板的层间对位制作方法。
背景技术
随着电子产品朝高密度、多功能、高性能化方向发展,对印制电路板的设计和制造工艺要求也越来越高,其产品也从简单结构(双面板、多层板)向HDI(高密度互连板)、高层电路板(10层或以上)等高端电路板产品发展。层间对准度控制是PCB(印制电路板)制造商面临的关键技术难题,在一定程度上,层间对准度能力制约了PCB制造商生产HDI(高密度互连板)、高层电路板的生产能力。因此,提升层间对准度能力,对提高PCB企业制程能力和增强PCB企业竞争力具有重要意义。
传统多层电路板的多次(二次或以上)压合工艺是采用相对高精度的PIN-LAM(销钉定位***)制作方法,由于重复(多次)使用同一套PIN-LAM槽孔进行PIN-LAM制作,该方法较常规的铆合工艺在层间对位精度上有一定技术优势,但由于压合之后的工序,尤其是电镀、蚀刻对图形尺寸精度的影响;机械磨板对PCB整体涨缩的影响以及压合二次或以上对位精度误差累计,导致多次压合工艺的多层电路板层间对位精度无法满足生产品质要求。
发明内容
本发明的目的在于提供一种提高多层压合精度,降低制造成本的多层电路板的高精度层间对位制作方法。
为了克服上述现有技术中的缺陷本发明采用如下技术方案:
一种多层电路板的高精度层间对位制作方法,包括以下步骤:
1)第一结构子板制作:在第一结构子板上制作出第一层CCD熔合定位块,使用CCD熔合定位压合第一结构子板的部件形成第一结构子板;
2)第二结构子板制作:在第二结构子板制作出第二层CCD熔合定位块,使用CCD熔合定位压合第二结构子板的部件形成第二结构子板;
3)母板结构制作:第一结构子板、粘接片、第二结构子板、外层铜箔使用CCD熔合定位,按母板叠层顺序压合制作形成母板,经裁切、打靶、铣边、清洗后完成母板制作。
进一步地,所述第一结构子板的部件包括至少一个第一芯板,粘接片1张以上,外层铜箔;第一芯板进行内层图形转移,并经显影、蚀刻制作出第一层CCD熔合定位块,再经内层自动光学检测、棕化处理。
进一步地,所述棕化处理后第一芯板使用CCD熔合定位,压合制作形成第一结构子板,经裁切、铣边、板面清洗,完成第一个子板制作。
进一步地,所述第二结构子板包括至少一个第二芯板,粘接片1张以上,外层铜箔;第二芯板进行内层图形转移,并经显影、蚀刻制作出第二层CCD熔合定位块,再经自动光学检测、棕化处理。
进一步地,所述棕化处理后第二芯板使用CCD熔合定位压合制作形成第二结构子板,经裁切、铣边、清洗,完成第二结构子板制作。
进一步地,所述母板叠层顺序依次为铜箔、粘接片、第一结构子板、粘接片、第二结构子板、粘接片和铜箔。
进一步地,所述第一结构子板和第二结构子板的工艺边和内层的芯板的CCD熔合定位块通过图形转移、蚀刻制作出四个方形CCD熔合定位块。
进一步地,所述CCD熔合定位块,设计为不同大小的方形块状的铜块,铜块与铜块间距5~6mm,小铜块长度12~20mm,宽度5mm;长条形铜块长度30~60mm,宽度5mm。
进一步地,所述图形转移中,采用LDI根据第一芯板和第二芯板的实际尺寸自动缩放涨缩比例进行图形转移。因此不同芯板之间的涨缩系数不同。
进一步地,所述第一结构子板和第二结构子板CCD熔合块均设计为四个,且分别不对称设置于其内层的芯板和工艺边上。
上述内容中的“第一”、“第二”不代表具体的数量及顺序,仅仅是用于名称的区分。
本发明提供的多层电路板的高精度层间对位制作方法设计科学合理,具有以下优点:
1、将多层电路板划分为第一结构及第二结构,经显影、蚀刻制作出CCD熔合定位块,并利用所述CCD熔合定位块进行所有内层芯板、子板进行压合形成母板。
2、提出了在内层的芯板和子板的工艺边制作CCD熔合块定位;取消了传统冲孔机冲孔做定位孔,避免了压合后工序(电镀、蚀刻、机械磨板)对PCB整体涨缩的影响;以及有效避免了冲孔机对多层电路板的多次冲孔位置精度影响。
3、第一结构子板的芯板预涨缩系数是根据第一芯板实际尺寸变化量设计,第二结构子板中的芯板预涨缩系数是根据第二芯板实际尺寸变化量设计,不同内层的芯板分开出预涨缩系数;减少了子板与子板之间的层间偏差,提高多层电路板的层间对准度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图:
图1是本发明多层电路板的高精度层间对位制作方法实施例示意图;
图2是多层电路板的高精度层间对位制作方法的第一结构子板示意图;
图3是多层电路板的高精度层间对位制作方法的第二结构子板示意图;
图4是多层电路板的高精度层间对位制作方法的CCD熔合块示意图。
具体实施方式
下面将具体实施例来详细说明本发明,在此以本发明的示意性实施例及说明用来解释本发明,但并不作为对本发明的限定。
如图1至图4所示,一种多层电路板的高精度层间对位制作方法,
(1)将需要制作多层电路板进行叠板,根据预设的第一结构子板(A板)结构。第一结构子板(A板)结构包括至少第一芯板(L2/L3层),粘接片1张以上,外层铜箔(L1/L4层);将第一芯板进行内层图形转移,并经显影、蚀刻制作出第一层CCD熔合定位块,再经内层自动光学检测、棕化处理后,第一芯板使用CCD熔合定位压合制作形成第一结构子板(A板),经裁切、铣边、板面清洗,完成第一个子板(A板)制作。
第一结构子板的内层芯板层数可为偶数或奇数,采用L2/L3层的方式进行开料。
(2)根据预设的第二结构子板(B板),第二结构子板(B板)包括至少第二芯板(L6/L7层),粘接片1张以上,外层铜箔(L5/L8层);将第二芯板进行内层图形转移,并经显影、蚀刻制作出第二层CCD熔合定位块,再经自动光学检测、棕化处理后,第二芯板使用CCD熔合定位压合制作形成第二结构子板(B板),经裁切、铣边、清洗,完成第二结构子板(B板)制作。第二结构层的内层芯板层数为偶数+奇数,采用L6/L7层的方式进行开料。
A.第一结构子板的CCD熔合定位块与第二结构子板的CCD熔合定位块进行叠加后,叠加后的第一结构子板的CCD熔合定位块与第二结构子板的CCD熔合定位块完成重合;
B.在子板的内层芯板、子板工艺边的CCD熔合定位块通过图形转移、蚀刻制作出四个方形CCD熔合定位块,CCD熔合定位块,设计为不同大小的方形块状的铜块,铜块与铜块间距5~6mm,小铜块长度12~20mm,宽度5mm;长条形铜块长度30~60mm,宽度5mm。
C.内层芯板层图形转移中,采用LDI(激光直接成像机)根据内层芯板实际尺寸自动缩放涨缩比例进行图形转移。第一结构子板中的L2/3层芯板的预涨缩系数是根据L2/3层芯板实际变化量设计,第二结构子板中的L6/7层芯板的预涨缩系数是根据L6/7层芯板实际变化量设计,因此L2/3层芯板与L6/7层芯板涨缩系数不同。
D.第一层CCD熔合块及第二层CCD熔合块均设计为四个,且分别不对称设置于内层的芯板、子板(A板、B板)的工艺边上,工艺边设计在内层线路的非有效线路区域。
E.第一结构子板和第二结构子板预设工艺边,第一结构子板的工艺边的面积与第二结构子板的工艺边的面积相同;第一层CCD熔合块设置于第一结构子板的工艺边内,第二层CCD熔合块设置于第二结构子板的工艺边内。
(3)根据预设的母板结构,母板结构包括至少一个第一结构子板(A板),粘接片2张以上,至少一个第二结构子板(B板),外层铜箔(L1/L10层);将第一结构子板(A板)、粘接片、第二结构子板(B板)、外层铜箔(L1/L10层)使用CCD熔合定位,按母板叠层顺序压合制作形成母板,经裁切/打靶/铣边/清洗后完成母板制作。
第一结构子板、第二结构子板的处理过程中,使用压合叠板。第一结构子板(A板)和第二结构子板(B板)均包括多个粘接片、铜箔;在母板结构中也包括多个粘接片、铜箔。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种多层电路板的高精度层间对位制作方法,其特征在于,包括以下步骤:
1)第一结构子板制作:在第一结构子板上制作出第一层CCD熔合定位块,使用CCD熔合定位压合第一结构子板的部件形成第一结构子板;
2)第二结构子板制作:在第二结构子板制作出第二层CCD熔合定位块,使用CCD熔合定位压合第二结构子板的部件形成第二结构子板;
3)母板结构制作:第一结构子板、粘接片、第二结构子板、外层铜箔使用CCD熔合定位,按母板叠层顺序压合制作形成母板,经裁切、打靶、铣边、清洗后完成母板制作。
2.根据权利要求1所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述第一结构子板的部件包括至少一个第一芯板,粘接片1张以上,外层铜箔;第一芯板进行内层图形转移,并经显影、蚀刻制作出第一层CCD熔合定位块,再经内层自动光学检测、棕化处理。
3.根据权利要求2所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述棕化处理后第一芯板使用CCD熔合定位,压合制作形成第一结构子板,经裁切、铣边、板面清洗,完成第一个子板制作。
4.根据权利要求1所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述第二结构子板包括至少一个第二芯板,粘接片1张以上,外层铜箔;第二芯板进行内层图形转移,并经显影、蚀刻制作出第二层CCD熔合定位块,再经自动光学检测、棕化处理。
5.根据权利要求4所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述棕化处理后第二芯板使用CCD熔合定位压合制作形成第二结构子板,经裁切、铣边、清洗,完成第二结构子板制作。
6.根据权利要求1所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述母板叠层顺序依次为铜箔、粘接片、第一结构子板、粘接片、第二结构子板、粘接片和铜箔。
7.根据权利要求1~6任意一项权利要求所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述第一结构子板和第二结构子板的工艺边和内层的芯板的CCD熔合定位块通过图形转移、蚀刻制作出四个方形CCD熔合定位块。
8.根据权利要求7所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述CCD熔合定位块,设计为不同大小的方形块状的铜块,铜块与铜块间距5~6mm,小铜块长度12~20mm,宽度5mm;长条形铜块长度30~60mm,宽度5mm。
9.根据权利要求8所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述图形转移中,采用LDI根据第一芯板和第二芯板的实际尺寸自动缩放涨缩比例进行图形转移。
10.根据权利要求1所述的多层电路板的高精度层间对位制作方法,其特征在于:
所述第一结构子板和第二结构子板CCD熔合块均设计为四个,且分别不对称设置于其内层的芯板和工艺边上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710852503.5A CN107592757B (zh) | 2017-09-19 | 2017-09-19 | 一种多层电路板的高精度层间对位制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710852503.5A CN107592757B (zh) | 2017-09-19 | 2017-09-19 | 一种多层电路板的高精度层间对位制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107592757A true CN107592757A (zh) | 2018-01-16 |
CN107592757B CN107592757B (zh) | 2019-12-31 |
Family
ID=61048442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710852503.5A Active CN107592757B (zh) | 2017-09-19 | 2017-09-19 | 一种多层电路板的高精度层间对位制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107592757B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111050477A (zh) * | 2019-12-23 | 2020-04-21 | 深圳市泰科思特精密工业有限公司 | 一种线路板裁板磨边铣槽加工方法及生产线 |
CN111970859A (zh) * | 2020-08-17 | 2020-11-20 | 龙岩金时裕电子有限公司 | 一种多层电路板压合方法 |
CN112867256A (zh) * | 2021-01-04 | 2021-05-28 | 深圳市兴森快捷电路科技股份有限公司 | 多次压合的印制电路板制作方法和印制电路板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109066A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | セラミック基板及びその製造方法 |
US20130176692A1 (en) * | 2010-09-17 | 2013-07-11 | At & S Austria Technologie & Systemtechnik Aktieng | Method for producing a circuit board consisting of a plurality of circuit board areas and circuit board |
CN105376963A (zh) * | 2015-11-04 | 2016-03-02 | 江门崇达电路技术有限公司 | 一种抓取内层补偿系数的方法 |
CN105392304A (zh) * | 2015-10-21 | 2016-03-09 | 胜宏科技(惠州)股份有限公司 | 一种线路板压合方法 |
CN106507585A (zh) * | 2016-11-23 | 2017-03-15 | 深圳崇达多层线路板有限公司 | 提高埋电阻印制线路板电阻值精度的方法 |
-
2017
- 2017-09-19 CN CN201710852503.5A patent/CN107592757B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010109066A (ja) * | 2008-10-29 | 2010-05-13 | Kyocera Corp | セラミック基板及びその製造方法 |
US20130176692A1 (en) * | 2010-09-17 | 2013-07-11 | At & S Austria Technologie & Systemtechnik Aktieng | Method for producing a circuit board consisting of a plurality of circuit board areas and circuit board |
CN105392304A (zh) * | 2015-10-21 | 2016-03-09 | 胜宏科技(惠州)股份有限公司 | 一种线路板压合方法 |
CN105376963A (zh) * | 2015-11-04 | 2016-03-02 | 江门崇达电路技术有限公司 | 一种抓取内层补偿系数的方法 |
CN106507585A (zh) * | 2016-11-23 | 2017-03-15 | 深圳崇达多层线路板有限公司 | 提高埋电阻印制线路板电阻值精度的方法 |
Non-Patent Citations (1)
Title |
---|
邓廷银 等: "熔合工艺减少多层板间错位", 《第二届全国青年印制电路学术年会论文汇编》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111050477A (zh) * | 2019-12-23 | 2020-04-21 | 深圳市泰科思特精密工业有限公司 | 一种线路板裁板磨边铣槽加工方法及生产线 |
CN111050477B (zh) * | 2019-12-23 | 2021-04-20 | 深圳市泰科思特精密工业有限公司 | 一种线路板裁板磨边铣槽加工方法及生产线 |
CN111970859A (zh) * | 2020-08-17 | 2020-11-20 | 龙岩金时裕电子有限公司 | 一种多层电路板压合方法 |
CN112867256A (zh) * | 2021-01-04 | 2021-05-28 | 深圳市兴森快捷电路科技股份有限公司 | 多次压合的印制电路板制作方法和印制电路板 |
Also Published As
Publication number | Publication date |
---|---|
CN107592757B (zh) | 2019-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109561605B (zh) | 一种多层板压合涨缩数据的抓取方法及多层板的制作方法 | |
CN109688736B (zh) | 多层电路板及其制作方法 | |
CN103179812B (zh) | 高多阶hdi印刷电路板的制作方法 | |
CN101668389B (zh) | 高对准度印制线路板的制作方法 | |
CN107592757A (zh) | 一种多层电路板的高精度层间对位制作方法 | |
CN103687347B (zh) | 一种局部混压印制电路板的制作方法 | |
CN109451683B (zh) | 一种解决非对称多层板压合后板翘不良的方法及压合方法 | |
CN107708285B (zh) | 多层电路板和多层电路板的制备方法 | |
CN105072830A (zh) | 一种层偏检测方法 | |
CN102469703A (zh) | 电路板盲孔的制作方法 | |
JP2008211190A (ja) | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 | |
CN201957347U (zh) | 一种刚挠结合的多层印刷电路板的层压用模具 | |
CN105430944A (zh) | 多层印刷电路板的制作方法及多层印刷电路板 | |
CN111885834B (zh) | 一种层间精准对位的5g高频板的制作方法 | |
CN104519674A (zh) | 一种防止局部混压板错位方法 | |
CN110708893A (zh) | 一种多层pcb板内层图形的制作方法 | |
CN207340274U (zh) | 一种pcb生产板 | |
CN206713175U (zh) | 电路板的排版结构 | |
CN112601387B (zh) | 一种大尺寸印制多层板的制作方法 | |
CN110708896B (zh) | 一种hdi板的制作方法 | |
CN113630988A (zh) | 一种超高多层板高精度层间对位的控制方法 | |
JPH03151615A (ja) | 積層電子部品の製造方法 | |
CN111800959A (zh) | 一种提升电路板层间对准精度的熔合铆合方法 | |
CN114900967B (zh) | 一种软硬结合板的开盖加工方法 | |
CN117156692B (zh) | 一种有效改善pcb整板平整度的压合方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |