CN107591366A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，所述半导体结构包括：提供基底；在基底上形成金属栅极结构，所述金属栅极结构包括栅介质层、位于栅介质层上的功函数层、以及位于功函数层上的金属层；在金属栅极结构顶部形成阻挡层；在金属栅极结构之间的基底上形成层间介质层；形成贯穿所述层间介质层的接触孔插塞；形成所述接触孔插塞后，对基底进行退火处理。本发明在形成金属栅极结构后，在金属栅极结构顶部形成阻挡层；所述阻挡层用于在后续退火处理过程中，对所述金属栅极结构起到保护作用，避免退火处理中的易扩散原子扩散至金属栅极结构的功函数层中，从而避免对功函数层的功函数值产生影响，进而可以优化半导体器件的电学性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体领域，尤其涉及一种半导体结构及其形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。

当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。

尽管高k金属栅极的引入能够在一定程度上改善半导体器件的电学性能，但是现有技术形成的半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成金属栅极结构，所述金属栅极结构包括栅介质层、位于所述栅介质层上的功函数层、以及位于所述功函数层上的金属层；在所述金属栅极结构顶部形成阻挡层；在所述金属栅极结构之间的基底上形成层间介质层；形成贯穿所述层间介质层的接触孔插塞；形成所述接触孔插塞后，对所述基底进行退火处理。

相应的，本发明还提供一种半导体结构，包括：基底；金属栅极结构，位于所述基底上，所述金属栅极结构包括栅介质层、位于所述栅介质层上的功函数层、以及位于所述功函数层上的金属层；阻挡层，位于所述金属栅极结构的顶部；层间介质层，位于所述金属栅极结构之间的基底上。

与现有技术相比，本发明的技术方案具有以下优点：

本发明在形成金属栅极结构后，在所述金属栅极结构顶部形成阻挡层；所述阻挡层用于在后续退火处理过程中，对所述金属栅极结构起到保护作用。避免所述退火处理中的易扩散原子扩散至所述金属栅极结构的功函数层中，从而避免对所述功函数层的功函数值产生影响，进而可以优化半导体器件的电学性能。

可选方案中，所述退火处理在含氢氛围下进行，所述阻挡层的材料为含碳材料(例如：富碳碳氮化硅、SiBCN、SiOCN或SiCN)，其中，碳原子能够较好地吸附氢原子以形成碳-氢键，从而可以有效地起到阻挡氢原子扩散的作用，进而有利于提高对功函数层的保护作用。

可选方案中，形成所述保护层的步骤包括：去除部分厚度的金属栅极结构，在所述底部层间介质层内形成凹槽；在所述凹槽的底部和侧壁形成所述阻挡层。对所述基底进行退火处理之前，所述形成方法还包括：在所述阻挡层上形成填充满所述凹槽的低K介质层。所述低K介质层有利于降低所述金属栅极结构与后段金属层的寄生电容值，从而有利于与提高半导体器件的运行速率。

本发明提供一种半导体结构，所述半导体结构包括位于所述金属栅极结构顶部的阻挡层，所述阻挡层用于在形成所述半导体结构的退火处理中，对所述金属栅极结构起到保护作用，防止所述退火处理中的易扩散原子扩散至所述金属栅极结构的功函数层中，从而避免对所述功函数层的功函数值产生影响，进而可以优化半导体器件的电学性能。

附图说明

图1至图19是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

具体实施方式

由背景技术可知，现有技术形成的半导体器件的电学性能有待提高。结合一种半导体结构的形成方法分析其原因，所述形成方法包括：

提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述衬底包括N型区域和P型区域；形成横跨所述鳍部且覆盖所述鳍部的部分侧壁表面和顶部表面的伪栅结构；在所述伪栅结构两侧鳍部内形成源漏掺杂区；在所述鳍部之间的衬底上形成底部层间介质层，所述底部层间介质层顶部与所述伪栅结构顶部齐平；去除所述伪栅结构，在所述N型区域底部层间介质层内形成第一开口，在所述P型区域底部层间介质层内形成第二开口；在所述第一开口底部和侧壁、第二开口底部和侧壁上形成高K栅介质层，所述高K栅介质层还覆盖所述底部层间介质层顶部；在所述高K栅介质层上形成P型功函数层；去除所述N型区域的P型功函数层；在所述N型区域的高K栅介质层上形成N型功函数层，所述N型功函数层还覆盖所述P型区域的P型功函数层；在所述N型功函数层上形成填充满所述第一开口和第二开口的金属材料；去除高于所述底部层间介质层顶部的金属材料，形成金属层，并去除高于所述底部层间介质层顶部的N型功函数层、P型功函数层以及高K栅介质层，其中，所述第一开口内的高K栅介质层、N型功函数层和金属层构成所述第一金属栅极结构，所述第二开口内的高K栅介质层、P型功函数层、N型功函数层和金属层构成所述第二金属栅极结构；形成覆盖所述底部层间介质层、第一金属栅极结构和第二金属栅极结构的层间介质层；在所述层间介质层和底部层间介质层内形成接触孔插塞，所述接触孔插塞与所述源漏掺杂区相接触；采用含氢气体对所述基底进行退火处理。

但是，所述退火处理中，氢原子或氢的同位素原子为易扩散原子，容易扩散至所述第一金属栅极结构和第二金属栅极结构的功函数层中，从而导致功函数层的功函数值增加，进而导致半导体器件的电学性能下降。且由于所述P型功函数层被所述N型功函数层覆盖，所述氢原子或氢的同位素原子扩散至所述N型功函数层的扩散路径，小于扩散至所述P型功函数层的扩散路径，因此所述N型半导体器件电学性能下降的问题尤为严重。

为了解决所述技术问题，本发明在在所述金属栅极结构顶部形成阻挡层；所述阻挡层用于在后续退火处理过程中，对所述金属栅极结构起到保护作用。避免所述退火处理中的易扩散原子扩散至所述功函数层中，从而避免对所述功函数层的功函数值产生影响，进而可以优化半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图19是本发明半导体结构的形成方法一实施例中各步骤对应结构示意图。

结合参考图1和图2，其中，图1为半导体结构的立体图(仅示意出两个鳍部)，图2是图1沿AA1方向的剖面结构示意图，提供基底。

所述基底为后续形成半导体结构提供工艺平台。所述基底包括第一区域I(如图2所示)和第二区域II(如图2所示)。本实施例中，所述第一区域I用于形成N型器件，所述第二区域II用于形成P型器件。在另一实施例中，所述第一区域用于形成P型器件，所述第二区域用于形成N型器件。在其他实施例中，所述基底还能够仅用于形成N型器件或仅用于形成P型器件。

本实施例中，以形成的半导体结构为鳍式场效应晶体管为例，所述基底包括衬底100以及凸出于所述衬底100的鳍部(未标示)。相应的，凸出于所述第一区域I衬底100上的鳍部为第一鳍部110，凸出于所述第二区域II衬底100上的鳍部为第二鳍部120。在另一实施例中，所述半导体结构为平面晶体管，所述基底为平面基底。

本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述鳍部的材料与所述衬底100的材料相同。本实施例中，所述鳍部的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。

具体地，形成所述衬底100和鳍部的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层200；以所述硬掩膜层200为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底100，位于衬底100表面的凸起作为鳍部。

本实施例中，形成所述衬底100和鳍部后，保留位于鳍部顶部的硬掩膜层200。所述硬掩膜层200的材料为氮化硅，后续在进行平坦化处理工艺时，所述硬掩膜层200顶部表面用于定义平坦化处理工艺的停止位置，起到保护鳍部顶部的作用。

结合参考图3，需要说明的是，形成所述衬底100和鳍部后，所述形成方法还包括：在所述鳍部之间的衬底100上形成隔离结构101，所述隔离结构101顶部低于所述鳍部顶部。

所述隔离结构101作为半导体结构的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。

具体地，形成所述隔离结构101的步骤包括：在所述鳍部之间的衬底100上形成隔离膜，所述隔离膜的顶部高于所述硬掩膜层200(如图2所示)顶部；去除高于所述硬掩膜层200顶部的隔离膜；去除部分厚度的隔离膜以形成隔离结构101；去除所述硬掩膜层200。

结合参考图4至图12，图4是沿鳍部延伸方向(如图1中的BB1方向)的剖面结构示意图，在所述基底上形成金属栅极结构(未标示)，所述金属栅极结构包括栅介质层200(如图12所示)、位于所述栅介质层200上的功函数层(未标示)、以及位于所述功函数层上的金属层240(如图12所示)。

本实施例中，采用后形成高k栅介质层后形成金属栅极(high k last metalgate last)的工艺形成所述金属栅极结构。以下将结合附图进行详细说明。

参考图4，提供所述基底之后，在所述鳍部上形成伪栅结构，所述伪栅结构横跨所述鳍部且覆盖所述鳍部的部分侧壁表面和顶部表面。

所述伪栅结构为后续形成金属栅极结构占据空间位置。本实施例中，形成所述伪栅结构的步骤包括：形成横跨所述第一鳍部110且覆盖所述第一鳍部110的部分侧壁表面和顶部表面的第一伪栅结构111，形成横跨所述第二鳍部120且覆盖所述第二鳍部120的部分侧壁表面和顶部表面的第二伪栅结构121。

需要说明的是，形成所述伪栅结构，所述形成方法还包括：在所述第一伪栅结构111和第二伪栅结构121侧壁上形成侧墙130。本实施例中，所述侧墙130的材料为氮化硅。

继续参考图4，在所述第一伪栅结构111两侧的第一鳍部110内形成第一源漏掺杂区112；在所述第二伪栅结构121两侧的第二鳍部120内形成第二源漏掺杂区122。

继续参考图4，在所述伪栅结构(未标示)之间的基底上形成底部层间介质层102，所述底部层间介质层102的顶部与所述伪栅结构的顶部齐平。

所述底部层间介质层102的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述底部层间介质层102的材料为氧化硅。

参考图5，去除所述伪栅结构(未标示)，在所述底部层间介质层102内形成开口(未标示)。

所述开口为后续形成金属栅极结构提供空间位置。本实施例中，去除所述第一伪栅结构111(如图4所示)，在所述底部层间介质层102内形成第一开口113；去除所述第二伪栅结构121(如图4所示)，在所述底部层间介质层102内形成第二开口123。

参考图6，在所述第一开口113底部和侧壁上、以及第二开口123底部和侧壁上形成栅介质层200。

本实施例中，所述栅介质层200的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料。本实施例中，所述栅介质层200的材料为HfO₂，所述栅介质层200还位于所述层间介质层102顶部上。在其他实施例中，所述栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

需要说明的是，为了使得形成的栅介质层200与基底之间具有良好的界面性能，以提高所述栅介质层200的形成质量，在形成所述栅介质层200之前，所述形成方法还包括：在所述第一开口113底部以及第二开口123底部形成界面层140。本实施例中，采用热氧化工艺形成所述界面层140，所述界面层140的材料为氧化硅。

参考图7，在所述栅介质层200上形成第一功函数层210。

后续去除第一开口113内的第一功函数层210，保留第二开口123内的第一功函数层210，所述第一功函数层210用于调节第二区域II半导体结构的阈值电压。

本实施例中，所述第二区域Ⅱ用于形成P型器件；相应的，所述第一功函数层210为P型功函数材料，P型功函数材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。本实施例中，采用原子层沉积工艺形成所述第一功函数层210，所述第一功函数层210的材料为TiN。在其他实施例中，所述第一功函数层的材料还可以为TaN、TiSiN或TaSiN；还可以采用化学气相沉积工艺或物理气相沉积工艺形成所述第一功函数层。

参考图8，在所述第一功函数层210上形成填充满所述第一开口113(如图7所示)和第二开口123(如图7所示)的填充层201。

所述填充层201的材料与第一功函数层210的材料不同，且为易于被去除的材料，使得后续去除填充层201的工艺不会对第一功函数层210造成损伤。本实施例中，所述填充层201的材料为ODL(Organic Dielectric Layer)材料，采用旋转涂覆工艺形成所述填充层201，且所述填充层201顶部与所述第一功函数层210顶部齐平。在其他实施例中，所述填充层的材料还可以为BARC(Bottom Anti-Reflective Coating)材料或DUO(Deep UV Light AbsorbingOxide)材料。其中，所述DUO材料是一种硅氧烷聚合体材料，包括CH₃-SiO_X、Si-OH、或SiOH₃等。

继续参考图8，在所述第二区域II的填充层201和第一功函数层210上形成光刻胶层202。

参考图9，去除位于所述第一开口113内的填充层201以及第一功函数层210。

具体的，以所述光刻胶层202(如图8所示)为掩膜，采用干法刻蚀工艺，去除所述第一开口113内的填充层201以及第一功函数层210；去除所述光刻胶层202。

参考图10，去除位于所述第二开口123内的填充层201(如图9所示)，暴露出第二开口123内的第一功函数层210表面。

本实施例中，采用干法刻蚀工艺刻蚀去除所述第二开口123内的填充层201。具体地，所述干法刻蚀工艺采用的刻蚀气体包括CF₄或CHF₃。在其他实施例中，还可以采用湿法刻蚀工艺刻蚀去除所述第二开口内的填充层。

参考图11，在所述第一开口113内的栅介质层200上形成第二功函数层220。

所述第二功函数层220用于调节所述第一区域I半导体结构的阈值电压。

本实施例中，所述第一区域I用于形成N型器件；相应的，所述第二功函数层220为N型功函数材料，N型功函数材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev。本实施例中，采用原子层沉积工艺形成所述第二功函数层220，所述第二功函数层220还位于所述第一功函数层210顶部；所述第二功函数层220的材料为TiAl。在其他实施例中，所述第二功函数层的材料还可以为TaAlN、TiAlN、MoN、TaCN和AlN；还可以采用化学气相沉积工艺或物理气相沉积工艺形成所述第二功函数层。

需要说明的是，为了降低工艺难度节约光罩，形成所述第二功函数层220后，保留位于所述第一功函数层210顶部的第二功函数层220。

还需要说明的是，形成所述第二功函数层220后，所述形成方法还包括：在所述第二功函数层220上形成盖帽层230。后续形成的金属层中具有易扩散离子，所述盖帽层230可以阻挡所述易扩散离子向所述第二功函数层220内扩散，防止所述第二功函数层220的功函数值变大。本实施例中，所述盖帽层230的材料为TiN或TaN。。

参考图12，形成填充满所述第一开口113(如图11所示)和第二开口123(如图11所示)的金属层240。

所述金属层240的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。本实施例中，所述金属层240的材料为W。

具体地，形成所述金属层240的工艺步骤包括：在所述第一开口113和第二开口123内填充满金属材料，所述金属材料顶部高于第二功函数层220顶部；研磨去除高于所述底部层间介质层102顶部的金属材料形成所述金属层303，且还研磨去除高于底部层间介质层102顶部的盖帽层230、第二功函数层220、第一功函数层210以及栅介质层200。其中，位于所述第一开口113内的栅介质层200、第二功函数层220、盖帽层230以及金属层240构成所述第一区域I的金属栅极结构；位于所述第二开口123内的栅介质层200、第一功函数层210、第二功函数层220、盖帽层230以及金属层240构成所述第二区域II的金属栅极结构。

在另一实施例中，采用先形成高k栅介质层先形成金属栅极(high k firstmetal gate first)的工艺形成所述金属栅极结构。相应的，在所述基底上形成金属栅极结构的步骤包括：在所述鳍部上形成金属栅极结构，第一区域金属栅极结构横跨所述第一鳍部且覆盖所述第一鳍部的部分侧壁表面和顶部表面，第二区域金属栅极结构横跨所述第二鳍部且覆盖所述第二鳍部的部分侧壁表面和顶部表面；形成所述金属栅极结构后，所述形成方法还包括：在所述第一区域金属栅极结构两侧的第一鳍部内形成第一源漏掺杂区；在所述第二区域金属栅极结构两侧的第二鳍部内形成第二源漏掺杂区。

结合参考图13至图15，在所述金属栅极结构顶部形成阻挡层311(如图15所示)。

所述阻挡层311用于在后续退火处理中，对所述金属栅极结构起到保护作用。

所述阻挡层311的材料为含碳材料。本实施例中，所述含碳材料为富碳碳氮化硅(Carbon Rich Nitride)。在其他实施例中，所述含碳材料还可以为SiBCN、SiOCN或SiCN。其中，富碳碳氮化硅指的是碳含量较高的碳氮化硅材料。后续退火处理一般在含氢氛围下进行，碳原子能够较好地吸附所述退火处理中的氢原子，以形成碳-氢键，从而可以有效地起到阻挡氢原子扩散的作用，减少或避免所述氢原子扩散至所述第一功函数层210和第二功函数层220中，进而可以避免对所述第一功函数层210和第二功函数层220造成不良影响。

需要说明的是，碳的原子百分比含量不宜过低，也不宜过高。如果碳的原子百分比含量过低，在后续退火处理中，碳原子吸附氢原子的能力较差，从而导致所述阻挡层311阻挡氢原子扩散的能力较差；如果碳的原子百分比含量过高，容易导致所述阻挡层311的相对介电常数过高，从而容易导致所述金属栅极结构与后续形成的后段(Back End Of Line，BEOL)金属层的寄生电容值过高，进而降低半导体器件的运行速率。为此，本实施例中，所述富碳碳氮化硅中，碳的原子百分比含量为3％至15％。

还需要说明的是，所述阻挡层311的厚度不宜过薄，也不宜过厚。如果所述阻挡层311的厚度过薄，所述阻挡层311阻挡氢原子扩散的能力较差；如果所述阻挡层311的厚度过厚，容易导致所述阻挡层311的相对介电常数过高，从而导致所述金属栅极结构与后续形成的金属层的寄生电容值过高，进而导致半导体器件的运行速率下降。为此，本实施例中，所述阻挡层311的厚度为至

本实施例中，在所述金属栅极结构顶部形成阻挡层311的步骤包括：去除部分厚度的所述金属栅极结构，在所述第一区域I和第二区域II的底部层间介质层102内形成凹槽241(如图13所示)；在所述凹槽241内形成所述阻挡层311。

本实施例中，采用干法刻蚀工艺去除部分厚度的所述金属栅极结构。在其他实施例中，还可以采用湿法刻蚀工艺，或者，干法刻蚀工艺和湿法刻蚀工艺相结合的工艺去除所述金属栅极结构。

需要说明的是，所述凹槽241的深度不宜过小，也不宜过大。如果所述深度过小，容易导致形成所述阻挡层311的工艺窗口过小，从而降低所述阻挡层311的形成质量，进而降低所述阻挡层311阻挡氢原子扩散的能力；如果所述深度过大，即剩余金属栅极结构的高度过小，从而容易降低所述金属栅极结构的性能，进而降低半导体器件的电学性能。为此，本实施例中，所述凹槽的深度为至

本实施例中，所述阻挡层311形成于所述凹槽241的底部和侧壁。形成阻挡层311后，所述形成方法还包括：在所述阻挡层311上形成填充满所述凹槽241的低K介质层321(如图15所示)，所述低K介质层321顶部与所述底部层间介质层102的顶部齐平。

本实施例中，所述低K介质层321的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于或等于3.9的介质材料)。所述低K介质层321有利于降低所述金属栅极结构与后段金属层的寄生电容值，从而有利于提高半导体器件的运行速率。本实施例中，所述低K介质层321的材料为SiBCN。在其他实施例中，所述低K介质层的材料还可以为SiON、SiOCN或SiBN。

具体地，形成所述阻挡层311和低K介质层321的步骤包括：形成保形覆盖所述凹槽241底部和侧壁的阻挡膜310(如图14所示)，所述阻挡膜310还覆盖所述底部层间介质层102顶部；在所述阻挡膜310上形成低K介质膜320(如图14所示)，所述低K介质膜填320充满所述凹槽241；采用平坦化工艺，去除高于所述底部层间介质层102的顶部的低K介质膜320和阻挡膜310，剩余的阻挡膜310为所述阻挡层311，剩余的低K介质膜320为所述低K介质层321。

本实施例中，形成所述阻挡膜310的工艺为原子层沉积工艺。具体地，所述阻挡膜310的材料为富碳碳氮化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含Si、C和O的前驱体，工艺温度为300摄氏度至600摄氏度，压强为1毫托至500毫托，前驱体的气体总流量为300sccm至5000sccm，沉积次数为10次至100次。

其中，当工艺温度低于300摄氏度时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述阻挡膜310的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述阻挡膜310的形成效率；当所述工艺温度高于600摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述阻挡膜310的纯度和台阶覆盖性，最终降低所述阻挡膜310的形成质量。基于所述设定的工艺温度，将腔室压强、前驱体的气体总流量和沉积次数设定在合理范围值内，从而保证所述阻挡膜310的高纯度和良好台阶覆盖性，并使形成的阻挡膜310满足目标厚度值，进而提高所述阻挡膜310的形成质量。

本实施例中，形成所述低K介质膜320的工艺为原子层沉积工艺。具体地，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体包括SiH₂Cl₂、NH₃、BH_X和CH_X，工艺温度为300摄氏度至650摄氏度，前驱体的气体总流量为200sccm至5000sccm。

参考图16，在所述金属栅极结构(未标示)之间的基底上形成层间介质层400。

所述层间介质层400的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述层间介质层400的材料为氧化硅。

本实施例中，采用后形成高k栅介质层后形成金属栅极(high k last metalgate last)的工艺形成所述金属栅极结构，所述金属栅极结构(未标示)之间的基底上形成有所述底部层间介质层102；相应的，形成所述层间介质层400的步骤中，所述层间介质层400位于所述底部层间介质层102和金属栅极结构顶部上。在另一实施例中，采用先形成高k栅介质层先形成金属栅极(highk first metal gate first)的工艺形成所述金属栅极结构；相应的，形成所述层间介质层的步骤中，所述层间介质层顶部与所述金属栅极结构顶部齐平。

结合参考图17和图18，形成贯穿所述层间介质层400的接触孔插塞420(如图18所示)。

所述接触孔插塞420用于实现半导体器件内的电连接，还用于实现器件与器件之间的电连接。本实施例中，所述接触孔插塞420的材料为W。可以采用化学气相沉积工艺、溅射工艺或电镀工艺形成所述接触孔插塞420。在其他实施例中，所述接触孔插塞的材料还可以是Al、Cu、Ag或Au等金属材料。

具体地，形成所述接触孔插塞420的步骤包括：在所述层间介质层400和底部层间介质层102内形成接触孔410(如图17所示)，所述接触孔410露出所述第一源漏掺杂区112和第二源漏掺杂区122；形成填充满所述接触孔410的接触孔插塞420(如图18所示)，所述接触孔插塞420与所述第一源漏掺杂区112和第二源漏掺杂区122相接触。

参考图19，形成所述接触孔插塞420后，对所述基底进行退火处理500。

所述退火处理500在含氢氛围下进行。具体地，所述退火处理500在含有氢原子或氢的同位素原子的氛围下进行。在所述退火处理500过程中，氢原子或氢的同位素原子经由所述接触孔插塞420扩散至所述金属栅极结构下方的鳍部内，以改善金属栅极结构与鳍部之间的界面态性能，所述退火处理500还用于后续后段(Back End Of Line，BEOL)层间的应力释放，从而提高半导体器件的电学性能和可靠性性能。

本实施例中，所述退火处理500的工艺参数包括：压强为一个大气压，反应气体为氢气或氘气，反应气体的气体流量为0.5每分钟标准升至10每分钟标准升。需要说明的是，所述含氢气体为氢原子或氢的同位素原子。在其他实施例中，所述含氢气体还可以包括氚原子。

需要说明的是，所述退火处理500的退火温度不宜过高，也不宜过低。如果所述退火处理500的退火温度过高，容易对已掺杂的离子分布造成不良影响，从而降低半导体器件的电学性能；如果所述退火处理500的退火温度过低，改善金属栅极结构与鳍部之间的界面态性能，以及用于后续后段(BackEnd Of Line，BEOL)层间的应力释放的效果不够明显。为此，本实施例中，所述退火处理500的退火温度为200摄氏度至450摄氏度，工艺时间为10分钟至120分钟。

本发明在形成所述金属栅极结构后，在所述金属栅极结构顶部形成阻挡层311(如图15所示)，所述阻挡层311用于在退火处理500(如图19所示)过程中，对所述金属栅极结构起到保护作用，避免所述氢原子扩散至所述第二功函数层220和第一功函数层210内，从而避免对所述第二功函数层220和第一功函数层210的功函数值产生影响，使半导体器件的阈值电压处于预设目标值内，进而可以优化半导体器件的电学性能。

继续参考图19，本发明还提供一种半导体结构，包括：

基底；金属栅极结构(未标示)，位于所述基底上，所述金属栅极结构包括栅介质层200、位于所述栅介质层200上的功函数层(未标示)、以及位于所述功函数层上的金属层240；阻挡层311，位于所述金属栅极结构的顶部；层间介质层400，位于所述金属栅极结构之间的基底上；接触孔插塞420，贯穿所述层间介质层400。

所述基底包括第一区域I和第二区域II。本实施例中，所述第一区域I的半导体结构为N型器件，所述第二区域II的半导体结构为P型器件。在另一实施例中，所述第一区域的半导体结构为P型器件，所述第二区域的半导体结构为N型器件。在其他实施例中，位于所述基底上的半导体结构还能够仅包括N型器件或仅包括P型器件。

本实施例中，以形成的半导体结构为鳍式场效应晶体管为例，所述基底包括衬底100以及凸出于所述衬底100的鳍部。相应的，凸出于所述第一区域I衬底100上的鳍部为第一鳍部110，凸出于所述第二区域II衬底100上的鳍部为第二鳍部120。在另一实施例中，所述半导体结构为平面晶体管，所述基底为平面基底。

本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述鳍部的材料与所述衬底100的材料相同。本实施例中，所述鳍部的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。

需要说明的是，所述半导体结构还包括：位于所述鳍部之间衬底100上的隔离结构101，所述隔离结构101顶部低于所述鳍部顶部。所述隔离结构101作为半导体结构的隔离结构，用于对相邻器件起到隔离作用。本实施例中，所述隔离结构101的材料为氧化硅。在其他实施例中，所述隔离结构的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述第一区域I金属栅极结构横跨所述第一鳍部110且覆盖所述第一鳍部110的部分侧壁表面和顶部表面；所述第二区域II金属栅极结构横跨所述第二鳍部120且覆盖所述第二鳍部120的部分侧壁表面和顶部表面。

所述栅介质层200的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料。本实施例中，所述栅介质层200的材料为HfO₂。在其他实施例中，所述栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

需要说明的是，所述半导体结构还包括：位于栅介质层200和鳍部之间的界面层140。所述界面层140用于提高所述栅介质层200与基底之间的界面性能，还用于提高所述栅介质层200的形成质量。本实施例中，所述界面层140的材料为氧化硅。

本实施例中，所述功函数层包括位于所述第二区域I栅介质层200上的第一功函数层210，以及位于所述第一区域I栅介质层200上的第二功函数层220。

所述第一功函数层210用于调节第二区域II的半导体结构的阈值电压。本实施例中，所述第二区域Ⅱ的半导体结构为P型器件；相应的，所述第一功函数层210为P型功函数材料，P型功函数材料功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。本实施例中，所述第一功函数层210的材料为TiN。在其他实施例中，所述第一功函数层的材料还可以为TaN、TiSiN或TaSiN。

所述第二功函数层220用于调节所述第一区域I的半导体结构的阈值电压。本实施例中，所述第一区域I的半导体结构为N型器件；相应的，所述第二功函数层220为N型功函数材料，N型功函数材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev。本实施例中，所述第二功函数层220的材料为TiAl。在其他实施例中，所述第二功函数层的材料还可以为TaAlN、TiAlN、MoN、TaCN和AlN。

所述金属层240的材料为Al、Cu、Ag、Au、Pt、Ni、Ti或W。本实施例中，所述金属层240的材料为W。

需要说明的是，所述半导体结构还包括：位于所述金属层240与所述第二功函数层220之间的盖帽层230。所述金属层240中具有易扩散离子，所述盖帽层230可以阻挡所述易扩散离子向所述第二功函数层220内扩撒，防止所述第二功函数层220的功函数值变大。本实施例中，所述盖帽层230的材料为TiN或TaN。

本实施例中，所述阻挡层311用于在形成所述半导体结构的退火处理中，对所述金属栅极结构起到保护作用。

所述阻挡层311的材料为含碳材料。本实施例中，所述含碳材料为富碳碳氮化硅(Carbon Rich Nitride)。在其他实施例中，所述含碳材料还可以为SiBCN、SiOCN或SiCN。其中，富碳碳氮化硅指的是碳含量较高的碳氮化硅材料。所述退火处理一般在含氢氛围下进行，碳原子能够较好地吸附所述退火处理中的氢原子，以形成碳-氢键，从而可以有效地起到阻挡氢原子扩散的作用，减少或避免所述氢原子扩散至所述第一功函数层210和第二功函数层220中，进而可以避免对所述第一功函数层210和第二功函数层220造成不良影响。

需要说明的是，碳的原子百分比含量不宜过低，也不宜过高。如果碳的原子百分比含量过低，在所述退火处理中，碳原子吸附氢原子的能力较差，从而导致所述阻挡层311阻挡氢原子扩散的能力较差；如果碳的原子百分比含量过高，容易导致所述阻挡层311的相对介电常数过高，从而容易导致所述金属栅极结构与后段金属层(图未示)的寄生电容值过高，进而降低半导体器件的运行速率。为此，本实施例中，所述富碳碳氮化硅中，碳的原子百分比含量为3％至15％。

还需要说明的是，所述阻挡层311的厚度不宜过薄，也不宜过厚。如果所述阻挡层311的厚度过薄，所述阻挡层311阻挡氢原子扩散的能力较差；如果所述阻挡层311的厚度过厚，容易导致所述阻挡层311的介电常数过高，从而导致所述金属栅极结构与后段金属层的寄生电容值过高，进而导致半导体器件的运行速率下降。为此，本实施例中，所述阻挡层311的厚度为至

需要说明的是，所述半导体结构还包括：位于所述金属栅极结构之间基底上的底部层间介质层102，所述底部层间介质层102的顶部高于所述金属栅极结构的顶部；相应的，所述层间介质层400位于所述底部层间介质层102和金属栅极结构的顶部上。

所述层间介质层400和底部层间介质层102的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。本实施例中，所述层间介质层400和底部层间介质层102的材料为氧化硅。

还需要说明的是，所述半导体结构还包括：位于所述阻挡层311顶部的低K介质层321，所述低K介质层321的顶部与所述底部层间介质层102的顶部齐平；所述阻挡层311还位于所述低K介质层321和底部层间介质层102之间。也就是说，所述层间介质层400覆盖所述底部层间介质层102、阻挡层311和低K介质层321的顶部。

本实施例中，所述低K介质层321的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于或等于3.9的介质材料)。所述低K介质层321有利于降低所述金属栅极结构与后段金属层的寄生电容值，从而有利于与提高半导体器件的运行速率。本实施例中，所述低K介质层321的材料为SiBCN。在其他实施例中，所述低K介质层的材料还可以为SiON、SiOCN或SiBN。

需要说明的是，所述低K介质层321的厚度不宜过薄，也不宜过厚。如果所述低K介质层321的厚度过薄，对降低寄生电容值的效果不明显；如果所述低K介质层321的厚度过厚，即所述金属栅极结构的高度过小，容易降低所述金属栅极结构的性能，从而降低半导体器件的电学性能。为此，本实施例中，所述低K介质层321的厚度为至

所述接触孔插塞420用于实现半导体器件内的电连接，还用于实现器件与器件之间的电连接。本实施例中，所述接触孔插塞420的材料为W。在其他实施例中，所述接触孔插塞的材料还可以是Al、Cu、Ag或Au等金属材料。

需要说明的是，本实施例中，所述接触孔插塞420还贯穿所述底部层间介质层102，与所述第一源漏掺杂区112和第二源漏掺杂区122相接触。

还需要说明的是，本实施例中，所述半导体结构还包括：位于所述第一区域I金属栅极结两侧的第一鳍部110内的第一源漏掺杂区112；位于所述第二区域II金属栅极结构两侧的第二鳍部120内的第二源漏掺杂区122。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成金属栅极结构，所述金属栅极结构包括栅介质层、位于所述栅介质层上的功函数层、以及位于所述功函数层上的金属层；

在所述金属栅极结构顶部形成阻挡层；

在所述金属栅极结构之间的基底上形成层间介质层；

形成贯穿所述层间介质层的接触孔插塞；

形成所述接触孔插塞后，对所述基底进行退火处理。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为富碳碳氮化硅、SiBCN、SiOCN或SiCN；

所述富碳碳氮化硅中，碳的原子百分比含量3％至15％。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度为至

4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构为鳍式场效应晶体管；

提供基底的步骤中，所述基底包括衬底以及凸出于所述衬底的鳍部；

在所述基底上形成金属栅极结构的步骤包括：在所述鳍部上形成金属栅极结构，所述金属栅极结构横跨所述鳍部且覆盖所述鳍部的部分侧壁表面和顶部表面；形成所述金属栅极结构后，所述形成方法还包括：在所述金属栅极结构两侧的鳍部内形成源漏掺杂区；在所述金属栅极结构之间的基底上形成层间介质层的步骤中，所述层间介质层顶部与所述金属栅极结构顶部齐平；

或者，

提供所述基底之后，所述形成方法还包括：在所述鳍部上形成伪栅结构，所述伪栅结构横跨所述鳍部且覆盖所述鳍部的部分侧壁表面和顶部表面；在所述伪栅结构两侧的鳍部内形成源漏掺杂区；在所述伪栅结构之间的基底上形成底部层间介质层，所述底部层间介质层的顶部与所述伪栅结构的顶部齐平；去除所述伪栅结构，在所述底部层间介质层内形成开口；在所述基底上形成金属栅极结构的步骤包括：在所述开口内形成金属栅极结构，所述金属 栅极结构顶部与所述底部层间介质层顶部齐平；在所述金属栅极结构之间的基底上形成层间介质层的步骤中，所述层间介质层位于所述底部层间介质层和金属栅极结构顶部上。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成贯穿所述层间介质层的接触孔插塞的步骤包括：在所述层间介质层和底部层间介质层内形成接触孔，所述接触孔露出所述源漏掺杂区；

形成填充满所述接触孔的接触孔插塞，所述接触孔插塞与所述源漏掺杂区相接触。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述层间介质层位于所述底部层间介质层和金属栅极结构顶部；在所述金属栅极结构顶部形成阻挡层的步骤包括：去除部分厚度的金属栅极结构，在所述底部层间介质层内形成凹槽；

在所述凹槽内形成所述阻挡层。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述凹槽内形成所述阻挡层的步骤中，在所述凹槽的底部和侧壁形成所述阻挡层；

在所述金属栅极结构顶部形成阻挡层后，形成贯穿所述层间介质层的接触孔插塞之前，所述形成方法还包括：在所述阻挡层上形成填充满所述凹槽的低K介质层，所述低K介质层顶部与所述底部层间介质层顶部齐平。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述低K介质层的材料为SiON、SiOCN、SiBN或SiBCN。

9.如权利要求7所述的半导体结构的形成方法，其特征在于，形成所述阻挡层和低K介质层的步骤包括：形成保形覆盖所述凹槽底部和侧壁的阻挡膜，所述阻挡膜还覆盖所述底部层间介质层；

在所述阻挡膜上形成低K介质膜，所述低K介质膜填充满所述凹槽；

采用平坦化工艺，去除高于所述底部层间介质层的顶部的低K介质膜和阻挡膜。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述阻挡膜的工艺为原子层沉积工艺。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述阻挡膜的材料为富碳碳氮化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入含Si、C和O的前驱体，工艺温度为300摄氏度至600摄氏度，压强为1毫托至500毫托，前驱体的气体总流量为300sccm至5000sccm，沉积次数为10次至100次。

12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火处理在含氢氛围下进行。

13.一种半导体结构，其特征在于，包括：

基底；

金属栅极结构，位于所述基底上，所述金属栅极结构包括栅介质层、位于所述栅介质层上的功函数层、以及位于所述功函数层上的金属层；

阻挡层，位于所述金属栅极结构的顶部；

层间介质层，位于所述金属栅极结构之间的基底上；

接触孔插塞，贯穿所述层间介质层。

14.如权利要求13所述的半导体结构，其特征在于，所述阻挡层的材料为富碳碳氮化硅、SiBCN、SiOCN或SiCN；

所述富碳碳氮化硅中，碳的原子百分比含量为3％至15％。

15.如权利要求13所述的半导体结构，其特征在于，所述阻挡层的厚度为至

16.如权利要求13所述的半导体结构，其特征在于，所述半导体结构还包括：位于所述金属栅极结构之间基底上的底部层间介质层，所述底部层间介质层的顶部高于所述金属栅极结构的顶部；

所述层间介质层位于所述底部层间介质层和金属栅极结构的顶部上；

所述接触孔插塞还贯穿所述底部层间介质层。

17.如权利要求16所述的半导体结构，其特征在于，所述半导体结构还包括：低K介质层，位于所述阻挡层顶部，所述低K介质层的顶部与所述底部层间介质层的顶部齐平；

所述阻挡层还位于所述低K介质层和底部层间介质层之间。

18.如权利要求17所述的半导体结构，其特征在于，所述低K介质层的厚度为至

19.如权利要求17所述的半导体结构，其特征在于，所述低K介质层的材料为SiON、SiOCN、SiBN或SiBCN。

20.如权利要求13所述的半导体结构，其特征在于，所述半导体结构为鳍式场效应晶体管，所述基底包括衬底以及凸出于所述衬底的鳍部；

所述金属栅极结构横跨所述鳍部且覆盖所述鳍部的部分侧壁表面和顶部表面；

所述半导体结构还包括：位于所述金属栅极结构两侧鳍部内的源漏掺杂区。