CN107578975B - 反应腔室及半导体加工设备 - Google Patents

反应腔室及半导体加工设备 Download PDF

Info

Publication number
CN107578975B
CN107578975B CN201710708391.6A CN201710708391A CN107578975B CN 107578975 B CN107578975 B CN 107578975B CN 201710708391 A CN201710708391 A CN 201710708391A CN 107578975 B CN107578975 B CN 107578975B
Authority
CN
China
Prior art keywords
ring
edge ring
reaction chamber
boss
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710708391.6A
Other languages
English (en)
Other versions
CN107578975A (zh
Inventor
赵晋荣
常楷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201710708391.6A priority Critical patent/CN107578975B/zh
Publication of CN107578975A publication Critical patent/CN107578975A/zh
Priority to US16/638,688 priority patent/US20210193434A1/en
Priority to PCT/CN2018/095437 priority patent/WO2019033878A1/zh
Priority to SG11202001343SA priority patent/SG11202001343SA/en
Priority to TW107125039A priority patent/TWI690973B/zh
Application granted granted Critical
Publication of CN107578975B publication Critical patent/CN107578975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种反应腔室及半导体加工设备,在反应腔室的内部设置有基座,且在反应腔室的侧壁内侧设置有内衬,内衬的上端通过反应腔室的侧壁接地。反应腔室还包括边缘环和遮挡环,其中,边缘环环绕在基座的周围,边缘环的下端通过基座接地,且在边缘环的内周壁与基座的外周壁之间设置有介质环;遮挡环设置在内衬的下端与边缘环的外周壁之间。本发明提供的反应腔室,其可以避免***产生谐振,从而可以增强工艺稳定性。

Description

反应腔室及半导体加工设备
技术领域
本发明涉及半导体制造技术领域,具体地,涉及一种反应腔室及半导体加工设备。
背景技术
在半导体处理刻蚀工艺的过程中,必须严格控制等离子反应室的大量参数以保持高质量的刻蚀结果。在刻蚀工艺中,腔室内部结构的优化设计对设备本身的工艺性能及工艺刻蚀结果有着决定性的作用。
目前,刻蚀机通常在腔室内部增加内衬,主要用于改善腔室内部等离子体的有效流动性,同时能够约束等离子体,保护腔室内壁与底部不被刻蚀,在此基础上增加内衬更便于机台腔室的维护。现有的内衬环绕设置在反应腔室的侧壁内侧,且内衬的上端接地,内衬的下端设置有向其内侧弯折的水平弯折部和自该水平弯折部竖直向上弯折的竖直弯折部,其中,竖直弯折部环绕在基座的周围,用于改变基座及其周围环境的阻抗模型,增强了基座边缘处的电场强度,从而可以提高晶片边缘的刻蚀效率,进而增大晶片的刻蚀均匀性。水平弯折部用于防止等离子体自内衬与基座之间的间隙通过,进入腔室底部。
上述内衬在实际应用中不可避免地存在以下问题:
由于仅内衬的上端接地,导致在射频环境中内衬的回路较长,呈现较大的电感的特性,同时上述竖直弯折部与基座之间形成电容特性,从而内衬等价形成了如图1示出的等价模型。该等价模型的谐振频率的公式为:
Figure BDA0001382085300000011
其中,f为谐振频率;L为等效电感,由内衬的弯折结构产生;C为等效电容,由上述竖直弯折部与基座产生。在射频环境的频率接近***的谐振频率时,***产生谐振,从而造成射频环境的直流自偏压突变,如图2所示,直流自偏压突然降低,出现异常曲线,从而影响工艺稳定性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种反应腔室及半导体加工设备,其可以避免***产生谐振,从而可以增强工艺稳定性。
为实现本发明的目的而提供一种反应腔室,在所述反应腔室的内部设置有基座,且在所述反应腔室的侧壁内侧设置有内衬,所述内衬的上端通过所述反应腔室的侧壁接地,所述反应腔室还包括边缘环和遮挡环,其中,
所述边缘环环绕在所述基座的周围,所述边缘环的下端通过所述基座接地,且在所述边缘环的内周壁与所述基座的外周壁之间设置有介质环;
所述遮挡环设置在所述内衬的下端与所述边缘环的外周壁之间。
优选的,所述遮挡环与所述内衬为一体式结构。
优选的,所述遮挡环与所述边缘环为一体式结构。
优选的,所述内衬、所述遮挡环和所述边缘环为一体式结构。
优选的,所述边缘环的下端位于所述遮挡环的下方。
优选的,所述边缘环的上端与所述介质环的上端相平齐;所述边缘环的下端与所述介质环的下端相平齐。
优选的,所述基座包括由上而下依次设置的基座本体、隔离层和金属接口盘,其中,所述金属接口盘接地;
所述边缘环的下端通过与所述金属接口盘电导通而接地。
优选的,所述金属接口盘包括相对于所述隔离层的外周壁凸出的第一凸台;
在所述边缘环的下端设置有相对于所述边缘环的外周壁凸出的第二凸台,所述第二凸台与所述第一凸台相互叠置,且二者通过螺钉固定连接。
优选的,在所述第二凸台与所述第一凸台相接触的两个表面之间设置有导电层,用于使所述第二凸台与所述第一凸台接触良好。
优选的,所述导电层采用电镀的方式设置在所述第二凸台与所述第一凸台相接触的两个表面中的至少一个表面上。
作为另一个技术方案,本发明还提供一种半导体加工设备,包括本发明提供的上述反应腔室。
本发明具有以下有益效果:
本发明提供的反应腔室,其包括边缘环和遮挡环,其中,边缘环环绕在基座的周围,且该边缘环的下端通过该基座接地,并且在边缘环的内周壁与基座的外周壁之间设置有介质环。遮挡环设置在内衬的下端与边缘环的外周壁之间,用于防止等离子体自二者之间的间隙通过。由于边缘环的下端通过基座接地,因此,仅靠该边缘环与基座产生的电容无法产生谐振。此外,边缘环与内衬之间产生的电容的量级远小于边缘环与基座产生的电容,同时由于上述边缘环的下端接地,使得内衬产生的电感较小,从而根据谐振频率的公式可知,***的谐振频率大大增加,使得射频环境的频率很难接近***的谐振频率,进而避免了***产生谐振,从而可以增强工艺稳定性。
本发明提供的半导体加工设备,其通过采用本发明提供的上述反应腔室,可以避免***产生谐振,从而可以增强工艺稳定性。
附图说明
图1为现有的内衬等价形成的等价模型图;
图2为采用现有的内衬获得的自偏压的曲线图;
图3A为本发明第一实施例提供的反应腔室的剖视图;
图3B为本发明第一实施例采用的边缘环和遮挡环的剖视图;
图3C为本发明第一实施例提供的内衬形成的等价模型图;
图3D为本发明第一实施例提供的内衬的另一种剖视图;
图3E为图3D中I区域的放大图;
图4为本发明第二实施例提供的内衬的剖视图;
图5为本发明第二实施例提供的内衬的另一种剖视图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的反应腔室及半导体加工设备进行详细描述。
请一并参阅图3A和图3B,本发明第一实施例提供一种反应腔室6,在其内部设置有基座1,且在反应腔室6的侧壁内侧设置有内衬2。该内衬2的上端通过基座1接地。而且,反应腔室6还包括边缘环32和遮挡环31,其中,边缘环32环绕在基座1的周围,且边缘环32的下端通过基座1接地,并且在边缘环32的内周壁与基座1的外周壁之间的间隔D1中设置有介质环4。遮挡环31设置在内衬2的下端与边缘环32的外周壁之间,用于防止等离子体自内衬2与边缘环32之间的间隙通过,扩散至反应腔室5的底部。
由于基座1的表面与等离子体鞘层之间会呈现电容效应,并产生电场,该电场在基座1的边缘处会向外扭曲而造成场强减小,从而使得晶片边缘的刻蚀效率降低。为此,通过设置上述边缘环32,同时在边缘环32的内周壁与基座1的外周壁之间设置有介质环4,可以使边缘环32与基座1产生的电容为C1,这可以改变基座及其周围环境的阻抗模型,增强了基座边缘处的电场强度,从而可以提高晶片边缘的刻蚀效率,进而增大晶片的刻蚀均匀性。上述介质环4可以起到增大电容C1的作用,该介质环4例如可以采用陶瓷制作。
在实际应用中,根据边缘环32和遮挡环31各自的作用,边缘环32的径向厚度远小于其轴向长度,以保证其与基座1之间形成电容效应。至于遮挡环31,其径向厚度应保证其能够遮挡内衬2的下端与边缘环32的外周壁之间的间隙。
优选的,边缘环32的下端位于遮挡环31的下方,以便于实现接地。
另外,优选的,边缘环32的上端与介质环4的上端相平齐;边缘环32的下端与介质环4的下端相平齐,以增大边缘环32与基座1产生的电容C1。
在本实施例中,遮挡环31与内衬2为一体式结构,换言之,遮挡环31是内衬2的下端向内侧弯折形成的弯折部。并且,遮挡环31的自由端与边缘环32的外周壁相互间隔,且间隔距离为D2,从而实现边缘环32与内衬2相分离。需要说明的是,上述遮挡环31的自由端与边缘环32的外周壁之间的间隔距离D2应尽可能地减小,以能够防止等离子体自二者之间的间隙通过,同时在该间隔距离D2足够小时,遮挡环31的自由端相当于接地。
由于边缘环32的下端通过基座1接地,内衬形成的等价模型如图3C所示,仅靠边缘环32与基座1产生的电容C1无法产生谐振。而且,边缘环32与内衬2之间产生的电容C2的量级远小于上述电容C1,同时由于上述边缘环32的下端通过基座1接地,相当于内衬2相对于现有技术没有竖直弯折部,从而产生的电感较小,从而根据谐振频率的公式可知,由于上述电容C2和电感大大减小,使得***的谐振频率大大增加,从而射频环境的频率很难接近***的谐振频率,进而避免了***产生谐振,从而可以增强工艺稳定性。
在本实施例中,如图3D所示,基座1包括由上而下依次设置的基座本体11、隔离层12和金属接口盘13,其中,基座本体11用于承载晶片。隔离层12采用陶瓷等绝缘材料制作,用于将基座本体11与金属接口盘13电绝缘。金属接口盘13接地。并且,边缘环32的下端通过与金属接口盘13电导通而接地。
为了保证边缘环32的下端与金属接口盘13电导通良好,如图3E所示,金属接口盘13包括相对于隔离层12的外周壁凸出的第一凸台131;并且,在边缘环32的下端设置有相对于边缘环32的外周壁凸出的第二凸台321,该第二凸台321与第一凸台131相互叠置,且二者通过螺钉5固定连接。借助第二凸台321与第一凸台131,可以增大边缘环32与金属接口盘13的接触面积,从而保证边缘环32的下端与金属接口盘13电导通良好。
进一步优选的,在第二凸台321与第一凸台131相接触的两个表面之间设置有导电层(图中未示出),用于使第二凸台321与第一凸台131接触良好。具体地,上述导电层可以采用电镀的方式设置在第二凸台321与第一凸台131相接触的两个表面中的至少一个表面上,即,上述导电层可以电镀在第二凸台321的下表面,和/或第一凸台131的上表面。
请参阅图4,本发明第二实施例提供的反应腔室,其与上述第一实施例相比,其区别仅在于:边缘环32和遮挡环31的结构不同。
具体地,内衬2、遮挡环31和边缘环32为一体式结构。其中,遮挡环31是自内衬2的下端向内侧弯折形成的弯折部,该弯折部的自由端与边缘环32的外周壁连为一体。这同样可以使内衬形成如图3B所示的等价模型,从而可以射频环境的频率很难接近***的谐振频率,进而避免了***产生谐振,从而可以增强工艺稳定性。
作为上述边缘环32和遮挡环31的结构的一个变形,如图5所示,遮挡环31与边缘环32为一体式结构,即,遮挡环31的内周壁与边缘环31的外周壁连为一体,这同样可以使内衬形成如图3B所示的等价模型。而且,由于内衬2的回路进一步缩短,因此进一步减小了内衬2的电感。另外,遮挡环31的外周壁与内衬2之间具有间隔D3,该间隔D3应尽可能地减小,以能够防止等离子体自二者之间的间隙通过。
作为另一个技术方案,本发明实施例还提供一种半导体加工设备,该半导体加工设备包括本发明上述各个实施例提供的反应腔室。
本发明实施例提供的半导体加工设备,其通过采用本发明上述各个实施例提供的反应腔室,可以避免***产生谐振,从而可以增强工艺稳定性。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种反应腔室,在所述反应腔室的内部设置有基座,且在所述反应腔室的侧壁内侧设置有内衬,所述内衬的上端通过所述反应腔室的侧壁接地,其特征在于,所述反应腔室还包括边缘环和遮挡环,其中,
所述边缘环环绕在所述基座的周围,所述边缘环的下端通过所述基座接地,且在所述边缘环的内周壁与所述基座的外周壁之间设置有介质环;
所述遮挡环设置在所述内衬的下端与所述边缘环的外周壁之间;其中,
所述基座包括由上而下依次设置的基座本体、隔离层和金属接口盘,其中,所述金属接口盘接地;
所述边缘环的下端通过与所述金属接口盘电导通而接地;
所述边缘环的径向厚度小于其轴向长度。
2.根据权利要求1所述的反应腔室,其特征在于,所述遮挡环与所述内衬为一体式结构。
3.根据权利要求1所述的反应腔室,其特征在于,所述遮挡环与所述边缘环为一体式结构。
4.根据权利要求1所述的反应腔室,其特征在于,所述内衬、所述遮挡环和所述边缘环为一体式结构。
5.根据权利要求2-4任意一项所述的反应腔室,其特征在于,所述边缘环的下端位于所述遮挡环的下方。
6.根据权利要求1-4任意一项所述的反应腔室,其特征在于,所述边缘环的上端与所述介质环的上端相平齐;所述边缘环的下端与所述介质环的下端相平齐。
7.根据权利要求1所述的反应腔室,其特征在于,所述金属接口盘包括相对于所述隔离层的外周壁凸出的第一凸台;
在所述边缘环的下端设置有相对于所述边缘环的外周壁凸出的第二凸台,所述第二凸台与所述第一凸台相互叠置,且二者通过螺钉固定连接。
8.根据权利要求7所述的反应腔室,其特征在于,在所述第二凸台与所述第一凸台相接触的两个表面之间设置有导电层,用于使所述第二凸台与所述第一凸台接触良好。
9.根据权利要求8所述的反应腔室,其特征在于,所述导电层采用电镀的方式设置在所述第二凸台与所述第一凸台相接触的两个表面中的至少一个表面上。
10.一种半导体加工设备,其特征在于,包括权利要求1-9任意一项所述的反应腔室。
CN201710708391.6A 2017-08-17 2017-08-17 反应腔室及半导体加工设备 Active CN107578975B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710708391.6A CN107578975B (zh) 2017-08-17 2017-08-17 反应腔室及半导体加工设备
US16/638,688 US20210193434A1 (en) 2017-08-17 2018-07-12 Liner, reaction chamber and semiconductor processing equipment
PCT/CN2018/095437 WO2019033878A1 (zh) 2017-08-17 2018-07-12 内衬、反应腔室及半导体加工设备
SG11202001343SA SG11202001343SA (en) 2017-08-17 2018-07-12 Liner, reaction chamber, and semiconductor processing device
TW107125039A TWI690973B (zh) 2017-08-17 2018-07-20 內襯、反應腔室及半導體加工設備

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710708391.6A CN107578975B (zh) 2017-08-17 2017-08-17 反应腔室及半导体加工设备

Publications (2)

Publication Number Publication Date
CN107578975A CN107578975A (zh) 2018-01-12
CN107578975B true CN107578975B (zh) 2020-06-19

Family

ID=61035124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710708391.6A Active CN107578975B (zh) 2017-08-17 2017-08-17 反应腔室及半导体加工设备

Country Status (2)

Country Link
CN (1) CN107578975B (zh)
TW (1) TWI690973B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202001343SA (en) * 2017-08-17 2020-03-30 Beijing Naura Microelectronics Equipment Co Ltd Liner, reaction chamber, and semiconductor processing device
CN112017933B (zh) * 2019-05-31 2024-03-26 北京北方华创微电子装备有限公司 内衬、反应腔室和半导体加工设备
CN112185786B (zh) * 2019-07-03 2024-04-05 中微半导体设备(上海)股份有限公司 等离子体处理设备及用于等离子体处理设备的接地环组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103402299A (zh) * 2008-04-07 2013-11-20 应用材料公司 具有整合的均流器并具有改善的传导性的下部内衬件
CN104746043A (zh) * 2013-12-31 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及等离子体加工设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170429B1 (en) * 1998-09-30 2001-01-09 Lam Research Corporation Chamber liner for semiconductor process chambers
US8956457B2 (en) * 2006-09-08 2015-02-17 Tokyo Electron Limited Thermal processing system for curing dielectric films
US20090188625A1 (en) * 2008-01-28 2009-07-30 Carducci James D Etching chamber having flow equalizer and lower liner
US9953825B2 (en) * 2011-11-24 2018-04-24 Lam Research Corporation Symmetric RF return path liner
CN103811258A (zh) * 2012-11-06 2014-05-21 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体反应腔
US10163656B2 (en) * 2013-11-16 2018-12-25 Applied Materials, Inc. Methods for dry etching cobalt metal using fluorine radicals
CN105304519A (zh) * 2014-07-11 2016-02-03 北京北方微电子基地设备工艺研究中心有限责任公司 内衬、内衬的制备方法及反应腔室
US10041868B2 (en) * 2015-01-28 2018-08-07 Lam Research Corporation Estimation of lifetime remaining for a consumable-part in a semiconductor manufacturing chamber
CN106340478A (zh) * 2016-10-09 2017-01-18 无锡宏纳科技有限公司 晶圆喷淋装置的支撑台
CN207183210U (zh) * 2017-08-17 2018-04-03 北京北方华创微电子装备有限公司 反应腔室及半导体加工设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103402299A (zh) * 2008-04-07 2013-11-20 应用材料公司 具有整合的均流器并具有改善的传导性的下部内衬件
CN104746043A (zh) * 2013-12-31 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及等离子体加工设备

Also Published As

Publication number Publication date
TWI690973B (zh) 2020-04-11
TW201913714A (zh) 2019-04-01
CN107578975A (zh) 2018-01-12

Similar Documents

Publication Publication Date Title
JP7502039B2 (ja) 基板処理装置
JP4904202B2 (ja) プラズマ反応器
US10984993B2 (en) Plasma processing apparatus
CN107578975B (zh) 反应腔室及半导体加工设备
US20040027781A1 (en) Low loss RF bias electrode for a plasma reactor with enhanced wafer edge RF coupling and highly efficient wafer cooling
KR20160040649A (ko) 전세정 챔버 및 반도체 가공 장치
KR101887160B1 (ko) 반응 챔버와 반도체 제조 장치
US20160126063A1 (en) Plasma processing apparatus
TW201448032A (zh) 等離子體處理裝置
CN106898534A (zh) 等离子体约束环、等离子体处理装置与基片处理方法
US20150243483A1 (en) Tunable rf feed structure for plasma processing
CN101080133A (zh) 感应耦合等离子体反应器
US20130292057A1 (en) Capacitively coupled plasma source with rf coupled grounded electrode
TWI725336B (zh) 下電極組件及製程腔室
CN207183210U (zh) 反应腔室及半导体加工设备
JP2006286595A (ja) マグネトロンのコンデンサ
TWI741439B (zh) 電漿處理裝置
CN108231526B (zh) 一种腔室和半导体设备
TWI623962B (zh) Electrode structure and ICP etching machine
JP2001203189A (ja) 半導体製造装置
US9412563B2 (en) Spatially discrete multi-loop RF-driven plasma source having plural independent zones
WO2019033878A1 (zh) 内衬、反应腔室及半导体加工设备
KR101253297B1 (ko) 유도결합 플라즈마 안테나 및 이를 이용하는 플라즈마 처리장치
TW201338090A (zh) 一種靜電吸盤
JP3172327U (ja) 半導体製造装置用部材

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant