CN107566199B - 信号处理装置和方法及包括该装置的电子设备 - Google Patents

信号处理装置和方法及包括该装置的电子设备 Download PDF

Info

Publication number
CN107566199B
CN107566199B CN201610506786.3A CN201610506786A CN107566199B CN 107566199 B CN107566199 B CN 107566199B CN 201610506786 A CN201610506786 A CN 201610506786A CN 107566199 B CN107566199 B CN 107566199B
Authority
CN
China
Prior art keywords
signal
clock
time delay
compensated
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610506786.3A
Other languages
English (en)
Other versions
CN107566199A (zh
Inventor
黄华明
邓宗明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Shanghai Bell Co Ltd
Alcatel Lucent SAS
Original Assignee
Nokia Shanghai Bell Co Ltd
Alcatel Lucent SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Shanghai Bell Co Ltd, Alcatel Lucent SAS filed Critical Nokia Shanghai Bell Co Ltd
Priority to CN201610506786.3A priority Critical patent/CN107566199B/zh
Priority to EP17757866.3A priority patent/EP3479176B1/en
Priority to PCT/IB2017/000949 priority patent/WO2018002717A1/en
Publication of CN107566199A publication Critical patent/CN107566199A/zh
Application granted granted Critical
Publication of CN107566199B publication Critical patent/CN107566199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/165Management of the audio stream, e.g. setting of volume, audio stream path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本发明的实施例中提供了一种信号处理的方法和装置,用于测量信号的时延、根据所得到的时延对待补偿信号进行时延补偿。通过使用多个频率相同而相位不同的时钟信号对信号之间的时延进行测量,不仅使得时延测量结果精度更高,而且由于使用了较低频率的时钟信号,使得测量时延的电路的设计和实现难度较低,从而能更容易地获得更好的***性能。

Description

信号处理装置和方法及包括该装置的电子设备
技术领域
本发明涉及电子设备领域,尤其涉及一种用于测量信号的时延的方法和装置,以及包含该装置的电子设备。
背景技术
在很多电子设备的线路中,需要测量信号在单板内或单板间、芯片内或芯片间的时延,并根据测量得到的信号之间的时延来进行信号处理,例如对某一信号进行时延补偿。
通常,可以使用数字逻辑电路对信号之间的时延进行测试。一般情况下,逻辑电路使用的时钟频率决定了信号时延的测量精度。比如,如果逻辑电路使用125Mhz的时钟用于时延测量,那么时钟周期即8纳秒(ns),测得的信号间的时延的精度为8ns,也即,最终的时延测量结果只能是8ns的整数倍。比如,信号间的实际时延为65ns,测量结果却为72ns(8ns的9倍),导致了误差。
使用更高频率的时钟有助于提高时延测量的精度,但是这对逻辑电路的时序要求更高,电路的功耗也会更大。因此,如何使用较低频率的时钟信号来对信号间的时延进行高精度的实时测量是一个值得研究的问题。
另外,信号间的待测的时延值还会随着环境温度等条件发生变化。这对时延测量的实时性也提出了要求。
发明内容
根据本发明的实施例,希望提供一种方法和装置来测量信号间的时延,并且,可选地,根据测得的时延对待补偿信号进行时延补偿。
根据本发明的一个方面的实施例,提供了一种信号处理方法,包括:
-根据频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,得到第一组测量值;
-根据所述第一组测量值和对应时钟信号与零相差时钟信号的相位差值,确定第二组测量值;
-从所述第二组测量值中选择较小的测量值,确定为所述第一信号与所述第二信号之间的时延。
根据本发明的另一个方面的实施例,提供了一种信号处理装置,包括:
第一单元,配置为根据频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,得到第一组测量值;
第二单元,配置为根据所述第一组测量值和对应时钟信号与零相差时钟信号的相位差值,确定第二组测量值;
第三单元,配置为从所述第二组测量值中选择较小的测量值,确定为所述第一信号与所述第二信号之间的时延。
根据本发明的又一方面的实施例,提供了一种电子设备,其中包括前述的信号处理装置。
与现有技术相比,根据本发明的实施例的方法和装置具有以下优点:通过使用多个频率相同而相位不同的时钟信号对信号之间的时延进行测量,不仅使得获取的时延测量结果精度更高,而且由于无需提高时钟信号的频率,使得测量时延的电路的设计和实现难度较低,从而能更容易地获得更好的***性能,与此同时,信号时延的测量结果也能体现出实际时延的实时变化。
附图说明
通过后面给出的详细描述和附图将会更加全面地理解本发明,其中相同的单元由相同的附图标记表示,并且其中:
图1示出了根据本发明一个方面的实施例的一种信号处理的方法的流程图。
图2a和图2b为根据本发明的实施例的频率相同而相位不同的多个时钟信号的示意图。
图3是根据本发明的实施例的零相差时钟信号的示意图。
图4是根据本发明的实施例的对待补偿信号进行时延补偿的信号示意图。
图5是根据本发明的实施例的信号时序关系示意图。
图6示出了根据本发明另一个方面的实施例的一种信号处理装置的结构示意图。
应当提到的是,这些附图意图说明在某些示例性实施例中所利用的方法、结构和/或材料的一般特性,并且对后面提供的书面描述做出补充。但是这些附图并非按比例绘制并且可能没有精确地反映出任何给定实施例的精确的结构或性能特性,并且不应当被解释成定义或限制由示例性实施例所涵盖的数值或属性的范围。
具体实施方式
虽然示例性实施例可以有多种修改和替换形式,但是在附图中以举例的方式示出了其中的一些实施例,并且将在这里对其进行详细描述。但是应当理解的是,并不意图将示例性实施例限制到所公开的具体形式,相反,示例性实施例意图涵盖落在权利要求书的范围内的所有修改、等效方案和替换方案。相同的附图标记在各幅图的描述中始终指代相同的单元。
在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
这里所使用的术语“无线设备”或“设备”可以被视为与以下各项同义并且在后文中有时可以被称作以下各项:客户端、用户设备、移动站、移动用户、移动端、订户、用户、远程站、接入终端、接收器、移动单元等等,并且可以描述无线通信网络中的无线资源的远程用户。
后面所讨论的方法(其中一些通过流程图示出)可以通过硬件、软件、固件、中间件、微代码、硬件描述语言或者其任意组合来实施。当用软件、固件、中间件或微代码来实施时,用以实施必要任务的程序代码或代码段可以被存储在机器或计算机可读介质(比如存储介质)中。(一个或多个)处理器可以实施必要的任务。
这里所公开的具体结构和功能细节仅仅是代表性的,并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现,并且不应当被解释成仅仅受限于这里所阐述的实施例。
应当理解的是,虽然在这里可能使用了术语“第一”、“第二”等等来描述各个单元,但是这些单元不应当受这些术语限制。使用这些术语仅仅是为了将一个单元与另一个单元进行区分。举例来说,在不背离示例性实施例的范围的情况下,第一单元可以被称为第二单元,并且类似地第二单元可以被称为第一单元。这里所使用的术语“和/或”包括其中一个或更多所列出的相关联项目的任意和所有组合。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指,否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是,这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在,而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
还应当提到的是,在一些替换实现方式中,所提到的功能/动作可以按照不同于附图中标示的顺序发生。举例来说,取决于所涉及的功能/动作,相继示出的两幅图实际上可以基本上同时执行或者有时可以按照相反的顺序来执行。
除非另行定义,否则这里使用的所有术语(包括技术和科学术语)都具有与示例性实施例所属领域内的技术人员通常所理解的相同的含义。还应当理解的是,除非在这里被明确定义,否则例如在通常使用的字典中定义的那些术语应当被解释成具有与其在相关领域的上下文中的含义相一致的含义,而不应按照理想化的或者过于正式的意义来解释。
在后面的描述中将参照可以被实施为程序模块或功能处理的动作以及操作的符号表示(例如以流程图的形式)来描述说明性实施例,所述程序模块或功能处理包括实施特定任务或者实施特定抽象数据类型的例程、程序、对象、组件、数据结构等等,并且可以利用现有网络单元处的现有硬件来实施。这样的现有硬件可以包括一个或更多中央处理单元(CPU)、数字信号处理器(DSP)、专用集成电路、现场可编程门阵列(FPGA)计算机等等。
还应当提到的是,示例性实施例的软件实施的方面通常被编码在某种形式的程序存储介质上或者通过某种类型的传送介质来实施。所述程序存储介质可以是磁性(例如软盘或硬盘驱动器)或光学(例如CD ROM)存储介质,并且可以是只读或随机存取存储介质。类似地,所述传送介质可以是双绞线、同轴电缆、光纤或者本领域内已知的某种其他适当的传送介质。示例性实施例不受任何给定实现方式的这些方面的限制。
下面结合附图对本发明作进一步详细描述。
图1示出根据本发明一个方面的实施例的一种信号处理的方法的流程图。
其中,本实施例的方法主要通过电子设备来实现。该电子设备包括但不限于通信设备、终端设备、网络设备、医疗设备、测量仪器等电子设备。通信设备包括但不限于路由器、交换机、基站、核心网、无线局域网控制器等设备。终端设备包括但不限于智能手机、平板电脑、PDA、PC机等。网络设备包括但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(Cloud Computing)的由大量计算机或网络服务器构成的云。本实施例中,信号处理的方法可以针对数字信号进行处理,也可以针对模拟信号进行处理。如果待处理信号为模拟信号,则可以先经过模拟-数字转换,得到数字信号后,再对其执行图1所示的步骤。
根据本实施例的方法包括步骤S1、步骤S2和步骤S3。
在步骤S1中,电子设备根据频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,得到第一组测量值。
在进一步介绍步骤S1之前,为便于理解,先对其中涉及的多个时钟信号以及第一信号与第二信号之间的时延的概念加以说明。
在本实施例中,使用了多个时钟信号。这多个时钟信号的频率相同,但相位却各不相同。时钟信号的数目可以是不受限制的。时钟信号之间的相位差可以是相等的,即每个时钟信号与前一个时钟信号之间的相位差是相同的。使用这一类的多个时钟信号,在使用本发明的方法进行信号之间的时延测量时,比较容易确定测量结果的精度。例如,10个时钟信号,每个时钟信号的频率都为100Mhz,10个时钟信号中的每个时钟信号与前一个时钟信号之间的相差为1ns,这样测量结果的误差也可以控制在1ns之内。时钟信号之间的相位差也可以是不相等的。例如,频率为100MHz的8个时钟信号,时钟信号1与2的相差为3ns,时钟信号2-8这7个信号中的每个时钟信号与前一个时钟信号之间的相差为1ns。图2a和图2b为根据本发明的实施例的频率相同而相位不同的多个时钟信号的示意图。图2a中有4个时钟信号,时钟信号的频率为125Mhz,即时钟周期为8ns,4个时钟信号中的每个时钟信号与前一个时钟信号之间的相位相差为2ns。图2b中有5个时钟信号,时钟的频率为125Mhz,即时钟周期为8ns,时钟信号clk2b1与时钟信号信号clk2b2之间的相位差为3ns,时钟信号clk2b2与时钟信号clk2b3之间的相位差为2ns,时钟信号clk2b3与时钟信号clk2b4之间的相位差为1ns,时钟信号clk2b4与时钟信号clk2b5之间的相位差为1ns,时钟信号clk2b5与时钟信号clk2b1之间的相位差为1ns。
第一信号是没有时延的信号,而第二信号是第一信号经过电路传输有了时延之后的信号。第一信号和第二信号不限于是数字信号,也可以是模拟信号。第一信号与第二信号之间的时延也可以通过其他的方式表示,例如可以用数字信号的脉冲表示时延的起始或结束时刻点,或者用数字电平信号表示起始或结束时刻点,或者是用某种固定的高低电平的变化方式来表示起始或结束时刻点。另外也可以用一个信号来替代表示待测量的第一信号与第二信号之间的时延,如信号的上升沿表示时延的起始时刻点,信号的下降沿表示时延的结束点。也可以使用多个信号来表示起始或结束时刻点,例如:多个信号的状态为某个固定码字时表示起始或结束时刻点;或者多个信号的状态变化为某个固定序列时表示起始或结束时刻点。
对于步骤S1,具体地说,使用频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,即分别用多个时钟信号中的每一个时钟信号,对时延进行测量,获得的时延测量结果作为第一组测量值中的一个测量值。使用单个时钟进行时延测量的方法可以是任意一种使用单个时钟对信号之间的时延进行测量的方法。在一个优选实施例中,使用多个计数器,所述多个计数器分别采用所述多个时钟信号中的不同的时钟信号,其中每个所述计数器在所述第一信号到来时开始计数,在所述第二信号到来时停止计数,将每个所述计数器的计数值作为所述第一组测量值中的一个测量值。具体地说,也就是使用一组计数器进行计数,计数器的数目与多个时钟信号的数目相同,每个计数器的时钟是多个时钟信号中的一个时钟信号而且各不相同。由于计数器的时钟信号各不相同,时钟信号虽然频率相同,但由于相位不同,时钟信号与第一信号和第二信号之间的时序关系也各不相同,因此每个计数器的计数值也有差异。在另一个优选实施例中,根据所述多个时钟信号中的每个时钟信号对所述第一信号和所述第二信号分别进行计数;针对所述每个时钟信号,计算根据该时钟信号对所述第一信号和所述第二信号计数的差值,作为所述第一组测量值中的一个测量值。在该优选实施例中,对于频率相同而相位不同的多个时钟信号中的每个时钟信号,都使用以下方式获得一个测量值:两个计数器的时钟为同一个时钟信号,一个计数器在第一信号到来之后开始计数,另一个计数器在第二信号到来后开始计数,两个计数值的差值为第一组测量值中的一个测量值。第一组测量值中测量值的数目与多个时钟信号中时钟信号的数目相同。同样的,在该实施例中,由于各个时钟信号的相位不同,各个时钟信号与第一信号和第二信号之间的时序关系各不相同,因此第一组测量值中的各个测量值也各有差异。
需要说明的是,上述使用单个时钟对信号之间的时延进行测量的方法仅为举例,其他现有的或今后可能出现的使用单个时钟对信号之间的时延进行测量的方法如可适用于本发明,也应包含在本发明保护范围以内,并以引用方式包含于此。
在步骤S2中,根据所述第一组测量值和对应时钟信号与零相差时钟信号的相位差值,确定第二组测量值。
零相差时钟信号是指某个相位固定的时钟信号,是人为确定的一个时钟信号。因为时钟信号是正弦或余弦波,因此其他时钟信号与零相差时钟信号之间有相位差。
在根据本发明方法的一个优选实施例中,第一信号与所述零相差时钟信号同步。在本发明中,零相差时钟信号与第一信号之间的同步指的是这两个信号之间有固定的时序关系,而且零相差时钟信号是距离第一信号指示的起始时刻最近的能够捕获到第一信号的时钟信号。图3是根据本发明的实施例的零相差时钟信号的示意图。clk31,…,clk35是频率相同而相位不同的多个时钟信号,其中clk31是零相差时钟信号,sig3_first是第一信号。clk31与sig3_first信号同步。
第一组测量值中的各个测量值是在步骤S1中使用不同的时钟信号对时延进行测量的结果。由于各个时钟信号与零相差时钟信号之间有相位差,因此需要对第一组测量值的结果进行相位差的修正。在步骤S2中,根据第一组测量值和对应时钟信号与零相差时钟信号的相位差值,确定第二组测量值的方式有多种。在一个优选实施例中,针对所述第一组测量值中的每个测量值,将该测量值在所述多个时钟信号中所对应的时钟信号与所述零相差时钟信号的相位差与所述测量值相加,得到所述第二组测量值中的一个测量值。根据步骤S1,第一组测量值的每一个测量值有自己对应的时钟信号,该时钟信号与零相差时钟信号有一个相位差,因此把测量值与其时钟信号与零相差时钟信号的相位差相加,相加的和作为第二组测量值中的一个测量结果。在另一个实施例中,当第一信号与零相差时钟信号不同步时,对第一组测量值中的每个测量值,在用每个测量值对应的时钟信号与零相差时钟信号的相位差进行修正时,还需要同时考虑用第一信号与零相差时钟信号的相位差进行相加或相减,最终得到第二组测量值的一个测量结果。
在步骤S3中,从所述第二组测量值中选择较小的测量值,确定为所述第一信号与所述第二信号之间的时延。第二组测量值是根据各个相位不同的时钟信号对时延进行测量,以及进行时钟相位差调整之后的测量值。由于各个时钟信号与第一信号和第二信号之间的时延关系各不相同,因此第二组测量值中的各个测量结果各不相同。在这些测量结果中,测量值较小的结果越接近实际的测量值。因此挑选出来的较小的测量值可以作为时延测量的结果。在一个优选实施例中,从所述第二组测量值中选取最小的测量值,作为所述第一信号与所述第二信号之间的所述时延。最小的那个测量值是最接近实际标准值的测量结果。
根据本发明的信号处理的方法,在获取了第一信号与第二信号之间的时延的测量结果的情况下,本发明的信号处理的方法还包括:根据所确定的所述时延,对待补偿信号进行时延补偿,得到经补偿的信号,该步骤包括:
-对所述待补偿信号进行所述时延中包含的完整的时钟周期的补偿,获得经整数时钟周期补偿的信号;
-对所述经整数时钟周期补偿的信号进行所述时延中包含的非整数时钟周期的补偿,获得所述经补偿的信号,其中,非整数时钟周期的补偿使用的是所述多个时钟信号中与所述完整的时钟周期补偿所使用的时钟信号有非整数时钟周期相位差的时钟信号。
待补偿信号是需要进行时延补偿的信号,待补偿的时延的大小是第一信号到第二信号之间的时延。待补偿信号可以是第一信号,也可以是电子设备中任意一个需要进行时延补偿的信号。在本发明中时延补偿是指把信号中某个指定的时刻点提前到上述时延的时刻。使用本发明的方法也可以把信号中某个指定的时刻点延迟到上述时延的时刻,本领域的技术人员可以根据本文中对时延补偿的描述,就可以很容易地知道对待补偿信号进行时延延迟的方法,故在此不做赘述。
具体地说,在测量得到第一信号与第二信号之间的时延后,将该时延分为两部分:一部分是包含完整时钟周期数目的时延,另一部分是非整数时钟周期的时延。比如,时钟信号的频率为100MHz,即时钟周期为10ns。如果测量得到的第一信号与第二信号之间的时延为53ns,则53ns=5*10ns+3ns,即这53ns时延补偿中包含5个完整时钟周期的时延补偿和3ns的非整数时钟周期的时延补偿。或者53ns=6*10ns-7ns,这53ns时延补偿中包含6个完整时钟周期的时延补偿和7ns的非整数时钟周期的时延延迟。
对待补偿信号进行时延补偿的步骤分为两部分:第一步是进行完整的时钟周期的时延补偿,第二步是进行非整数时钟周期的时延补偿。进行完整的时钟周期的时延补偿的时钟信号可以是任意一个频率相同的相位不同的时钟信号,进行时延补偿的方法可以使用任一种方式,包括:使用时钟信号对待补偿的信号进行延迟,使延迟后的信号在下一个周期开始的时候正好开始在所需补偿时延的位置上。第一步进行完整的时钟周期的时延补偿所采用的时钟信号可以是多个时钟信号中的任意一个时钟信号。优选的,可以采取和待补偿信号同步的时钟信号,即时钟信号与带补偿信号相位关系固定,且时钟信号的采样沿距离待补偿信号最近且能够捕获到待补偿信号。第二步进行非整数时钟周期的时延补偿时,由于时延是非整数时钟周期的,且信号起始时刻要提前非整数时钟周期的位置,因此在该步骤中采用的时钟信号的相位提前于第一步的完整的时钟周期补偿中所使用的时钟信号的相位,两个时钟的相位差为非整数时钟周期,从而实现非整数时钟周期的时延补偿。
需要说明的是,以上进行时延补偿的两个步骤是为了描述清楚而增加的,两个步骤并无严格的先后顺序,电子设备可以在执行整数周期的时延补偿的同时执行非整数周期的时延补偿,也可以先执行非整数周期的时延补偿然后再执行整数周期的时延补偿。
图4是根据本发明的实施例的对待补偿信号进行时延补偿的信号示意图。图中clk40,…,clk43为频率相同而相位不同的4个时钟信号,待补偿信号是sig4,与clk40同步,sig4信号的周期为240ns,需要补偿的时延为22ns,时钟周期为8ns,各时钟信号中的每一个时钟信号与前一个时钟信号之间的相位差为2ns。由于22ns=2*8+6ns,因此先使用clk40对sig4进行2个时钟周期的时延补偿,也即使用clk40把sig4信号延迟240ns-16ns=224ns得到sig4_t1信号;然后使用clk41对sig4_t1进行6ns的时延补偿得到最终的经补偿的信号sig4_e1,即使用clk41对sig4_t1延迟(240-8)/8=29个时钟周期后得到sig4_e1。另一种进行22ns的时延补偿的方式为:先使用clk40对sig4信号进行3个时钟周期的时延补偿,也即使用clk40把sig4信号延迟240ns-24ns=216ns得到sig4_t2信号;然后使用clk41对sig4_t1延迟2ns得到最终的经补偿的信号sig4_e2。用以上两种方式获得的sig4_e1和sig4_e2都可以作为对sig4信号进行22ns的时延补偿后的信号。
图5是根据本发明的实施例的信号时序关系示意图。本实施例中,有4个频率相同而相位不同的时钟信号clk51,...,clk54,时钟信号的频率为125Mhz,即时钟周期为8ns。sig5_first为第一信号,sig5_second为第二信号,第一信号和第二信号之间的时延可以分别用两个信号的上升沿来指示时延的起始时刻和结束时刻,待测量的时延实际值为27ns。sig5_first与clk50同步,clk50为零相差时钟。counter51,....,counter54是用于获取第一组测量值的计数器,计数器的时钟分别对应于clk51,...,clk54。根据步骤S1,计数器在sig5_first的上升沿到来时开始计数,sig5_second的上升沿到来后停止计数,停止计数后的计数器的值为第一组测量值的各个测量值,如图中圈出的数值。根据步骤S2,第一组测量值与对应时钟与零相差时钟的相差加和得到mea2_51,...,mea2_54信号,信号的值为第二组测量值的测量值。根据步骤S3得到最小的测量值为mea2_52的值:28ns,即测量得到的时延值为28ns。
图6示出根据本发明另一个方面的实施例的一种信号处理装置600的结构示意图。
其中,本实施例的信号处理装置600主要通过电子设备来实现。该电子设备包括但不限于通信设备、终端设备、网络设备、医疗设备、测量仪器等电子设备。通信设备包括但不限于路由器、交换机、基站、核心网、无线局域网控制器等设备。终端设备包括但不限于智能手机、平板电脑、PDA、PC机等。网络设备包括但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(Cloud Computing)的由大量计算机或网络服务器构成的云。本实施例中,信号处理装置600可以针对数字信号进行处理,也可以针对模拟信号进行处理。如果待处理信号为模拟信号,则可以先经过模拟-数字转换,得到数字信号后,再根据图6所示的装置600进行处理。
根据本实施例的信号处理装置600包括第一单元601、第二单元602和第三单元603。第一单元601用于获得第一组测量值,第二单元602用于获得第二组测量值,第三单元603用于获得第一信号与第二信号之间的时延。
第一单元601配置为,根据频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,得到第一组测量值。
在进一步介绍第一单元601之前,为便于理解,先对其中涉及的多个时钟信号以及第一信号与第二信号之间的时延的概念加以说明。
在本实施例中,使用了多个时钟信号。这多个时钟信号的频率相同,但相位却各不相同。时钟信号的数目可以是不受限制的。时钟信号之间的相位差可以是相等的,即每个时钟信号与前一个时钟信号之间的相位差是相同的。使用这一类的多个时钟信号,在使用本发明的装置进行信号之间的时延测量时,比较容易确定测量结果的精度。例如,10个时钟信号,每个时钟信号的频率都为100Mhz,10个时钟信号中的每个时钟信号与前一个时钟信号之间的相差为1ns,这样测量结果的误差也可以控制在1ns之内。时钟信号之间的相位差也可以是不相等的。例如,频率为100MHz的8个时钟信号,时钟信号1与2的相差为3ns,时钟信号2-8这7个信号中的每个时钟信号与前一个时钟信号之间的相差为1ns。图2a和图2b为根据本发明的实施例的频率相同而相位不同的多个时钟信号的示意图。图2a中有4个时钟信号,时钟信号的频率为125Mhz,即时钟周期为8ns,4个时钟信号中的每个时钟信号与前一个时钟信号之间的相位相差为2ns。图2b中有5个时钟信号,时钟的频率为125Mhz,即时钟周期为8ns,时钟信号clk2b1与时钟信号信号clk2b2之间的相位差为3ns,时钟信号clk2b2与时钟信号clk2b3之间的相位差为2ns,时钟信号clk2b3与时钟信号clk2b4之间的相位差为1ns,时钟信号clk2b4与时钟信号clk2b5之间的相位差为1ns,时钟信号clk2b5与时钟信号clk2b1之间的相位差为1ns。
第一信号是没有时延的信号,而第二信号是第一信号经过电路传输有了时延之后的信号。第一信号和第二信号不限于是数字信号,也可以是模拟信号。第一信号与第二信号之间的时延也可以通过其他的方式表示,例如可以用数字信号的脉冲表示时延的起始或结束时刻点,或者用数字电平信号表示起始或结束时刻点,或者是用某种固定的高低电平的变化方式来表示起始或结束时刻点。另外也可以用一个信号来替代表示待测量的第一信号与第二信号之间的时延,如信号的上升沿表示时延的起始时刻点,信号的下降沿表示时延的结束点。也可以使用多个信号来表示起始或结束时刻点,例如:多个信号的状态为某个固定码字时表示起始或结束时刻点;或者多个信号的状态变化为某个固定序列时表示起始或结束时刻点。
对第一单元601,具体地说,第一单元601配置为使用频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,即分别用多个时钟信号中的每一个时钟信号,对时延进行测量,获得的时延测量结果作为第一组测量值中的一个测量值。使用单个时钟进行时延测量的装置可以是任意一种使用单个时钟对信号之间的时延进行测量的装置。在一个优选实施例中,使用多个计数器,所述多个计数器分别采用所述多个时钟信号中的不同的时钟信号,其中每个所述计数器在所述第一信号到来时开始计数,在所述第二信号到来时停止计数;所述第一单元601配置为将每个所述计数器的计数值作为所述第一组测量值中的一个测量值。具体地说,也就是使用一组计数器进行计数,计数器的数目与多个时钟信号的数目相同,每个计数器的时钟是多个时钟信号中的一个时钟信号而且各不相同。由于计数器的时钟信号各不相同,时钟信号虽然频率相同,但由于相位不同,时钟信号与第一信号和第二信号之间的时序关系也各不相同,因此每个计数器的计数值也有差异。在另一个优选实施例中,第一单元601配置为根据所述多个时钟信号中的每个时钟信号对所述第一信号和所述第二信号分别进行计数;针对所述每个时钟信号,计算根据该时钟信号对所述第一信号和所述第二信号计数的差值,作为所述第一组测量值中的一个测量值。在该优选实施例中,对于频率相同而相位不同的多个时钟信号中的每个时钟信号,都使用以下方式获得一个测量值:两个计数器的时钟为同一个时钟信号,一个计数器在第一信号到来之后开始计数,另一个计数器在第二信号到来后开始计数,两个计数值的差值为第一组测量值中的一个测量值。第一组测量值中测量值的数目与多个时钟信号中时钟信号的数目相同。同样的,在该实施例中,由于各个时钟信号的相位不同,各个时钟信号与第一信号和第二信号之间的时序关系各不相同,因此第一组测量值中的各个测量值也各有差异。
需要说明的是,上述使用单个时钟对信号之间的时延进行测量的装置仅为举例,其他现有的或今后可能出现的使用单个时钟对信号之间的时延进行测量的装置如可适用于本发明,也应包含在本发明保护范围以内,并以引用方式包含于此。
第二单元602,配置为根据所述第一组测量值和对应时钟信号与零相差时钟信号的相位差值,确定第二组测量值。
零相差时钟信号是指某个相位固定的时钟信号,是人为确定的一个时钟信号。因为时钟信号是正弦或余弦波,因此其他时钟信号与零相差时钟信号之间有相位差。
在根据本发明装置的一个优选实施例中,第一信号与所述零相差时钟信号同步。在本发明中,零相差时钟信号与第一信号之间的同步指的是这两个信号之间有固定的时序关系,而且零相差时钟信号是距离第一信号指示的起始时刻最近的能够捕获到第一信号的时钟信号。图3是根据本发明的实施例的零相差时钟信号的示意图。clk31,…,clk35是频率相同而相位不同的多个时钟信号,其中clk31是零相差时钟信号,sig3_first是第一信号。clk31与sig3_first信号同步。
第一组测量值中的各个测量值是在第一单元601中使用不同的时钟信号对时延进行测量的结果。由于各个时钟信号与零相差时钟信号之间有相位差,因此需要对第一组测量值的结果进行相位差的修正。在第二单元602中,根据第一组测量值和对应时钟信号与零相差时钟信号的相位差值,确定第二组测量值的方式有多种。在一个优选实施例中,第二单元602配置为针对所述第一组测量值中的每个测量值,将该测量值在所述多个时钟信号中所对应的时钟信号与所述零相差时钟信号的相位差与所述测量值相加,得到所述第二组测量值中的一个测量值。第一单元601中的第一组测量值的每一个测量值有自己对应的时钟信号,该时钟信号与零相差时钟信号有一个相位差,因此把测量值与其时钟信号与零相差时钟信号的相位差相加,相加的和作为第二组测量值中的一个测量结果。在另一个实施例中,当第一信号与零相差时钟信号不同步时,对第一组测量值中的每个测量值,在用每个测量值对应的时钟信号与零相差时钟信号的相位差进行修正时,还需要同时考虑用第一信号与零相差时钟信号的相位差进行相加或相减,最终得到第二组测量值的一个测量结果。
第三单元603,配置为从所述第二组测量值中选择较小的测量值,确定为所述第一信号与所述第二信号之间的时延。第二组测量值是根据各个相位不同的时钟信号对时延进行测量,以及进行时钟相位差调整之后的测量值。由于各个时钟信号与第一信号和第二信号之间的时延关系各不相同,因此第二组测量值中的各个测量结果各不相同。在这些测量结果中,测量值较小的结果越接近实际的测量值。因此挑选出来的较小的测量值可以作为时延测量的结果。在一个优选实施例中,第三单元603配置为从所述第二组测量值中选取最小的测量值,作为所述第一信号与所述第二信号之间的所述时延。最小的那个测量值是最接近实际标准值的测量结果。
根据本发明的信号处理的装置,在获取了第一信号与第二信号之间的时延的测量结果的情况下,本发明的信号处理的装置还包括:第四单元604,配置为根据所确定的所述时延,对待补偿信号进行时延补偿,得到经补偿的信号,上述补偿操作包括:
-对所述待补偿信号进行所述时延中包含的完整的时钟周期的补偿,获得经整数时钟周期补偿的信号;
-对所述经整数时钟周期补偿的信号进行所述时延中包含的非整数时钟周期的补偿,获得所述经补偿的信号,其中,非整数时钟周期的补偿使用的是所述多个时钟信号中与所述完整的时钟周期补偿所使用的时钟信号有非整数时钟周期相位差的时钟信号。
待补偿信号是需要进行时延补偿的信号,待补偿的时延的大小是第一信号到第二信号之间的时延。待补偿信号可以是第一信号,也可以是电子设备中任意一个需要进行时延补偿的信号。在本发明中时延补偿是指把信号中某个指定的时刻点提前到上述时延的时刻。使用本发明的装置也可以把信号中某个指定的时刻点延迟到上述时延的时刻,本领域的技术人员可以根据本文中对时延补偿的描述,就可以很容易地知道对待补偿信号进行时延延迟的装置,故在此不做赘述。
对于第四单元604,具体地说,在测量得到第一信号与第二信号之间的时延后,将该时延分为两部分:一部分是包含完整时钟周期数目的时延,另一部分是非整数时钟周期的时延。比如,时钟信号的频率为100MHz,即时钟周期为10ns。如果测量得到的第一信号与第二信号之间的时延为53ns,则53ns=5*10ns+3ns,即这53ns时延补偿中包含5个完整时钟周期的时延补偿和3ns的非整数时钟周期的时延补偿。或者53ns=6*10ns-7ns,这53ns时延补偿中包含6个完整时钟周期的时延补偿和7ns的非整数时钟周期的时延延迟。
对待补偿信号进行时延补偿的步骤分为两部分:第一步是进行完整的时钟周期的时延补偿,第二步是进行非整数时钟周期的时延补偿。进行完整的时钟周期的时延补偿的时钟信号可以是任意一个频率相同的相位不同的时钟信号,进行时延补偿的方法可以使用任一种方式,包括:使用时钟信号对待补偿的信号进行延迟,使延迟后的信号在下一个周期开始的时候正好开始在所需补偿时延的位置上。第一步进行完整的时钟周期的时延补偿所采用的时钟信号可以是多个时钟信号中的任意一个时钟信号。优选的,可以采取和待补偿信号同步的时钟信号,即时钟信号与带补偿信号相位关系固定,且时钟信号的采样沿距离待补偿信号最近且能够捕获到待补偿信号。第二步进行非整数时钟周期的时延补偿时,由于时延是非整数时钟周期的,且信号起始时刻要提前非整数时钟周期的位置,因此在该步骤中采用的时钟信号的相位提前于第一步的完整的时钟周期补偿中所使用的时钟信号的相位,两个时钟的相位差为非整数时钟周期,从而实现非整数时钟周期的时延补偿。
需要说明的是,以上进行时延补偿的两个步骤是为了描述清楚而增加的,两个步骤并无严格的先后顺序,电子设备可以在执行整数周期的时延补偿的同时执行非整数周期的时延补偿,也可以先执行非整数周期的时延补偿然后再执行整数周期的时延补偿。
图4是根据本发明的实施例的对待补偿信号进行时延补偿的信号示意图。图中clk40,…,clk43为频率相同而相位不同的4个时钟信号,待补偿信号是sig4,与clk40同步,sig4信号的周期为240ns,需要补偿的时延为22ns,时钟周期为8ns,各时钟信号中的每一个时钟信号与前一个时钟信号之间的相位差为2ns。由于22ns=2*8+6ns,因此先使用clk40对sig4进行2个时钟周期的时延补偿,也即使用clk40把sig4信号延迟240ns-16ns=224ns得到sig4_t1信号;然后使用clk41对sig4_t1进行6ns的时延补偿得到最终的经补偿的信号sig4_e1,即使用clk41对sig4_t1延迟(240-8)/8=29个时钟周期后得到sig4_e1。另一种进行22ns的时延补偿的装置配置为:先使用clk40对sig4信号进行3个时钟周期的时延补偿,也即使用clk40把sig4信号延迟240ns-24ns=216ns得到sig4_t2信号;然后使用clk41对sig4_t1延迟2ns得到最终的经补偿的信号sig4_e2。用以上两种装置获得的sig4_e1和sig4_e2都可以作为对sig4信号进行22ns的时延补偿后的信号。
图5是根据本发明的实施例的信号时序关系示意图。本实施例中,有4个频率相同而相位不同的时钟信号clk51,...,clk54,时钟信号的频率为125Mhz,即时钟周期为8ns。sig5_first为第一信号,sig5_second为第二信号,第一信号和第二信号之间的时延可以分别用两个信号的上升沿来指示时延的起始时刻和结束时刻,待测量的时延实际值为27ns。sig5_first与clk50同步,clk50为零相差时钟。counter51,....,counter54是用于获取第一组测量值的计数器,计数器的时钟分别对应于clk51,...,clk54。根据第一单元601,计数器在sig5_first的上升沿到来时开始计数,sig5_second的上升沿到来后停止计数,停止计数后的计数器的值为第一组测量值的各个测量值,如图中圈出的数值。根据第二单元602,把第一组测量值与对应时钟与零相差时钟的相差加和得到mea2_51,...,mea2_54信号,信号的值为第二组测量值的测量值。根据第三单元603确定最小的测量值为mea2_52的值:28ns,即测量得到的时延值为28ns。
在根据本发明的又一方面的实施例中,提供了一种电子设备,其中包括图6所示的信号处理装置600。该电子设备包括但不限于通信设备、终端设备、网络设备、医疗设备、测量仪器等电子设备。通信设备包括但不限于路由器、交换机、基站、核心网、无线局域网控制器等设备。终端设备包括但不限于智能手机、平板电脑、PDA、PC机等。网络设备包括但不限于单个网络服务器、多个网络服务器组成的服务器组或基于云计算(Cloud Computing)的由大量计算机或网络服务器构成的云。
需要注意的是,本发明可在软件和/或软件与硬件的组合体中被实施,例如,本发明的各个装置可采用专用集成电路(ASIC)或任何其他类似硬件设备来实现。在一个实施例中,本发明的软件程序可以通过处理器执行以实现上文所述步骤或功能。同样地,本发明的软件程序(包括相关的数据结构)可以被存储到计算机可读记录介质中,例如,RAM存储器,磁或光驱动器或软磁盘及类似设备。另外,本发明的一些步骤或功能可采用硬件来实现,例如,作为与处理器配合从而执行各个步骤或功能的电路。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外,显然“包括”一词不排除其他单元或步骤,单数不排除复数。***权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一,第二等词语用来表示名称,而并不表示任何特定的顺序。

Claims (13)

1.一种信号处理方法,包括:
-根据频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,得到第一组测量值;
-根据所述第一组测量值,以及其中每个测量值对应的时钟信号与零相差时钟信号的相位差值,确定第二组测量值;其中,所述零相差时钟信号为一个预定的相位固定的时钟信号;
-从所述第二组测量值中选择一个最小的测量值,确定为所述第一信号与所述第二信号之间的时延。
2.根据权利要求1所述的方法,其中,所述第一信号与所述零相差时钟信号同步。
3.根据权利要求1或2所述的方法,其中,所述得到第一组测量值的步骤包括:
-使用多个计数器,所述多个计数器分别采用所述多个时钟信号中的不同的时钟信号,其中每个所述计数器在所述第一信号到来时开始计数,在所述第二信号到来时停止计数,将每个所述计数器的计数值作为所述第一组测量值中的一个测量值。
4.根据权利要求1或2所述的方法,其中,所述得到第一组测量值的步骤包括:
-根据所述多个时钟信号中的每个时钟信号对所述第一信号和所述第二信号分别进行计数;
-针对所述每个时钟信号,计算根据该时钟信号对所述第一信号和所述第二信号计数的差值,作为所述第一组测量值中的一个测量值。
5.根据权利要求1所述的方法,其中,所述确定第二组测量值的步骤包括:
-针对所述第一组测量值中的每个测量值,将该测量值在所述多个时钟信号中所对应的时钟信号与所述零相差时钟信号的相位差与所述测量值相加,得到所述第二组测量值中的一个测量值。
6.根据权利要求1所述的方法,其中,还包括:
-根据所确定的所述时延,对待补偿信号进行时延补偿,得到经补偿的信号;
该步骤包括:
-对所述待补偿信号进行所述时延中包含的完整的时钟周期的补偿,获得经整数时钟周期补偿的信号;
-对所述经整数时钟周期补偿的信号进行所述时延中包含的非整数时钟周期的补偿,获得所述经补偿的信号,其中,非整数时钟周期的补偿使用的是所述多个时钟信号中与所述完整的时钟周期补偿所使用的时钟信号有非整数时钟周期相位差的时钟信号。
7.一种信号处理装置,包括:
第一单元,配置为根据频率相同而相位不同的多个时钟信号分别对第一信号与第二信号之间的时延进行测量,得到第一组测量值;
第二单元,配置为根据所述第一组测量值,以及其中每个测量值对应的时钟信号与零相差时钟信号的相位差值,确定第二组测量值;其中,所述零相差时钟信号为一个预定的相位固定的时钟信号;
第三单元,配置为从所述第二组测量值中选择一个最小的测量值,确定为所述第一信号与所述第二信号之间的时延。
8.根据权利要求7所述的信号处理装置,其中,所述第一信号与所述零相差时钟信号同步。
9.根据权利要求7或8所述的信号处理装置,其中,所述第一单元包括:
多个计数器,所述多个计数器分别采用所述多个时钟信号中的不同的时钟信号,其中每个所述计数器在所述第一信号到来时开始计数,在所述第二信号到来时停止计数,
所述第一单元配置为,将每个所述计数器的计数值作为所述第一组测量值中的一个测量值。
10.根据权利要求7或8所述的装置,其中,所述第一单元配置为根据所述多个时钟信号中的每个时钟信号对所述第一信号和所述第二信号分别进行计数,并针对每个所述时钟信号,计算根据该时钟信号对所述第一信号和所述第二信号计数的差值,作为所述第一组测量值中的一个测量值。
11.根据权利要求7所述的信号处理装置,其中,所述第二单元配置为,针对所述第一组测量值中的每个测量值,将该测量值在所述多个时钟信号中所对应的时钟信号与所述零相差时钟信号的相位差与所述测量值相加,得到所述第二组测量值中的一个测量值。
12.根据权利要求7所述的信号处理装置,其中,还包括:
第四单元,配置为根据所确定的所述时延,对待补偿信号进行时延补偿,得到经补偿的信号;
上述补偿操作包括:
对所述待补偿信号进行所述时延中包含的完整的时钟周期的补偿,获得经整数时钟周期补偿的信号;
对所述经整数时钟周期补偿的信号进行所述时延中包含的非整数时钟周期的补偿,获得所述经补偿的信号,其中,非整数时钟周期的补偿使用的是所述多个时钟信号中与所述完整的时钟周期补偿所使用的时钟信号有非整数时钟周期相位差的时钟信号。
13.一种电子设备,包括根据权利要求7至12中任一项所述的信号处理装置。
CN201610506786.3A 2016-06-30 2016-06-30 信号处理装置和方法及包括该装置的电子设备 Active CN107566199B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610506786.3A CN107566199B (zh) 2016-06-30 2016-06-30 信号处理装置和方法及包括该装置的电子设备
EP17757866.3A EP3479176B1 (en) 2016-06-30 2017-06-19 Signal processing apparatus and method, and electronic device comprising the apparatus
PCT/IB2017/000949 WO2018002717A1 (en) 2016-06-30 2017-06-19 Signal processing apparatus and method, and electronic device comprising the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610506786.3A CN107566199B (zh) 2016-06-30 2016-06-30 信号处理装置和方法及包括该装置的电子设备

Publications (2)

Publication Number Publication Date
CN107566199A CN107566199A (zh) 2018-01-09
CN107566199B true CN107566199B (zh) 2021-06-01

Family

ID=59702761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610506786.3A Active CN107566199B (zh) 2016-06-30 2016-06-30 信号处理装置和方法及包括该装置的电子设备

Country Status (3)

Country Link
EP (1) EP3479176B1 (zh)
CN (1) CN107566199B (zh)
WO (1) WO2018002717A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021027496A (ja) * 2019-08-07 2021-02-22 セイコーエプソン株式会社 回路装置、物理量測定装置、電子機器及び移動体
CN115361344B (zh) * 2022-07-21 2023-05-12 湖南毂梁微电子有限公司 一种信号倾斜补偿装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006160A (zh) * 2007-12-24 2011-04-06 瑞昱半导体股份有限公司 用来产生抖动时钟信号的抖动产生器
CN103558753A (zh) * 2013-10-30 2014-02-05 福建星网锐捷网络有限公司 一种高分辨率时钟检测方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164493B2 (en) * 2008-05-29 2012-04-24 Realtek Semiconductor Corporation High-resolution circular interpolation time-to-digital converter
JP6273697B2 (ja) * 2013-06-19 2018-02-07 富士通株式会社 受信回路および受信方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006160A (zh) * 2007-12-24 2011-04-06 瑞昱半导体股份有限公司 用来产生抖动时钟信号的抖动产生器
CN103558753A (zh) * 2013-10-30 2014-02-05 福建星网锐捷网络有限公司 一种高分辨率时钟检测方法和装置

Also Published As

Publication number Publication date
EP3479176B1 (en) 2023-06-21
WO2018002717A1 (en) 2018-01-04
CN107566199A (zh) 2018-01-09
EP3479176A1 (en) 2019-05-08

Similar Documents

Publication Publication Date Title
CN111007537B (zh) 一种卫星信号模拟器的时间同步***、方法和卫星信号模拟器
CN110573970B (zh) 宽测量范围高灵敏度时间数字转换器
CN104007316B (zh) 一种欠采样速率下的高精度频率测量方法及其测量仪
CN109032498B (zh) 一种多fpga的多通道采集***的波形量化同步方法
CN109581856A (zh) 一种基于高性能晶振频率校准的对时守时方法
US20100293243A1 (en) method and apparatus for measuring directionally differentiated (one-way) network latency
CN109104763B (zh) 同步信号控制方法及装置
CN107566199B (zh) 信号处理装置和方法及包括该装置的电子设备
CN103969508A (zh) 一种实时高精密的电力谐波分析方法及装置
TW201303532A (zh) 時間量測方法及系統
CN201185428Y (zh) 时间综合测量仪
JPWO2014118984A1 (ja) 信号処理装置
CN105187053A (zh) 一种用于tdc的亚稳态消除电路
CN104931826A (zh) 模拟量输入式合并单元的相位误差测试装置及方法
CN109240981B (zh) 多通道数据的同步采集方法、设备和计算机可读存储介质
Laverty et al. An open source analogue to digital converter for power system measurements with time synchronisation
CN211180593U (zh) 时频检测设备
CN109856594B (zh) 一种时差测量体制无源定位的多路可控时延信号产生装置
EP3133410A1 (en) Improved resolution timing
CN108270446B (zh) 信号处理装置和方法以及包括所述装置的电子设备
Szplet et al. A flash time-to-digital converter with two independent time coding lines
Kwiatkowski et al. Hardware Computational Module for Frequency Ω-Counter
Kwiatkowski et al. Hardware computing module for frequency Ω-counter
CN117092444B (zh) 不依靠仪器间接测量dtc步进的方法、***、设备及介质
CN115204083B (zh) 芯片静态时序分析方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant