CN107507769A - 一种刻蚀方法 - Google Patents
一种刻蚀方法 Download PDFInfo
- Publication number
- CN107507769A CN107507769A CN201710772327.4A CN201710772327A CN107507769A CN 107507769 A CN107507769 A CN 107507769A CN 201710772327 A CN201710772327 A CN 201710772327A CN 107507769 A CN107507769 A CN 107507769A
- Authority
- CN
- China
- Prior art keywords
- silicon
- etched
- layer
- oxide layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- 239000010703 silicon Substances 0.000 claims abstract description 59
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 31
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 230000015654 memory Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请实施例公开了一种刻蚀方法，其包括：提供待刻蚀衬底，所述待刻蚀衬底上形成有3D NAND存储器的沟道孔，所述沟道孔内形成有待刻蚀硅层；将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层；去除所述氧化硅层。通过本申请提供的刻蚀方法能够去除掉沟道孔内厚度不均匀的硅层部分，从而使得刻蚀后剩余的硅层为厚度均匀的硅层，因此，该方法解决了3D NAND存储器因沟道孔内的多晶硅厚度不均匀导致漏电流的问题，进而提高了3D NAND存储器的产品良率。
Description
技术领域
本申请涉及3D NAND存储器制造技术领域，尤其涉及一种刻蚀方法。
背景技术
目前，在3D NAND存储器中，为了在沟道孔内得到较大晶格尺寸的多晶硅，通常的做法是在沟道孔内沉积一层较厚的无定型硅，然后采用退火工艺使无定型硅进行结晶，得到较大晶格尺寸的多晶硅。
此时得到的多晶硅的厚度较厚，需要减薄，因此，需要采用湿法刻蚀溶液例如SC1(氨水和双氧水的混合物)往回刻蚀掉一些多晶硅，以此控制多晶硅的厚度。
然而，3D NAND存储器的沟道孔为深度很深的孔，受薄膜淀积工艺限制，形成于沟道孔顶部的多晶硅厚度较为均匀，而形成于沟道孔底部的多晶硅厚度不均匀，图1A和图1B分别示出了沟道孔顶部和底部的多晶硅厚度的分布情况。其中，箭头线段的长度表示多晶硅厚度。
此外，在湿法刻蚀溶液在刻蚀多晶硅时，液体的循环不够充分，导致有浓度梯度，引起不同方向的蚀刻速率不一样。如此，采用湿法刻蚀溶液回蚀刻后，会导致保留在沟道孔内特别是其底部的多晶硅的厚度很不均匀，进而导致在厚度厚的多晶硅区域现成较大的漏电流。
发明内容
为了在沟道孔内形成厚度均匀的多晶硅，本申请提供了一种刻蚀方法。
为了解决上述技术问题，本申请采用了如下技术方案：
一种刻蚀方法，包括：
提供待刻蚀衬底，所述待刻蚀衬底上形成有3D NAND存储器的沟道孔，所述沟道孔内形成有待刻蚀硅层；
将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层；
去除所述氧化硅层。
可选地，所述去除所述氧化硅层，具体包括：
选用特定刻蚀溶液对待刻蚀衬底进行湿法刻蚀，去除所述氧化硅层，其中，所述特定刻蚀溶液对氧化硅的刻蚀速率大于对硅的刻蚀速率。
可选地，所述特定刻蚀溶液的氧化硅对硅的选择比不小于10:1。
可选地，所述特定刻蚀溶液为氢氟酸溶液。
可选地，所述氢氟酸溶液的浓度满足以下条件：
使氢氟酸溶液仅能够去除氧化形成的氧化硅层，但不能去除沟道周围的层叠结构中的氧化硅层。
可选地，所述去除氧化硅层，具体包括：
采用过刻蚀的方式去除氧化硅层。
可选地，所述将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层，具体包括：
通过氧气氧化的方式将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层。
可选地，所述通过氧气氧化的方式将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层，具体包括：
将所述待刻蚀衬底置于真空反应***中；
向该真空反应***中通入氧气和氢气，对所述待刻蚀硅层进行部分氧化，从而形成一定厚度的氧化硅层。
可选地，所述待刻蚀硅层为多晶硅层或无定型硅层。
相较于现有技术，本申请具有以下有益效果：
通过以上技术方案可知，本申请提供的刻蚀方法在对3D NAND存储器的沟道孔内的待刻蚀硅层进行刻蚀之前，先将其部分氧化，从而在沿待刻蚀硅层表面区域形成氧化硅层，该形成的氧化硅层的厚度特点与待刻蚀硅层的厚度特点相同，即沟道孔顶部厚度均匀，沟道孔底部厚度不均匀，因此，当从待刻蚀硅层中去除掉该形成的氧化硅层后，就会把厚度不均匀的那部分去除掉，因此剩余的硅层就成为厚度均匀的材料层。因而，通过本申请提供的刻蚀方法能够去除掉沟道孔内厚度不均匀的硅层部分，从而使得刻蚀后剩余的硅层为厚度均匀的硅层，因此，该方法解决了3D NAND存储器因沟道孔内的多晶硅厚度不均匀导致漏电流的问题，进而提高了3D NAND存储器的产品良率。
附图说明
为了清楚地理解本申请的技术方案，下面将描述本申请具体实施方式时用到的附图做一简要说明。
图1A和图1B分别为3D NAND存储器的沟道孔顶部多晶硅和底部多晶硅厚度分布示意图；
图2是本申请实施例提供的刻蚀方法流程示意图；
图3A至图3C为本申请实施例提供的刻蚀方法一系列步骤对应的剖面结构示意图。
具体实施方式
受3D NAND存储器沟道孔的结构特点以及现有的薄膜淀积工艺和刻蚀工艺的限制，最终形成于3D NAND存储器沟道孔内的多晶硅层尤其其底部具有厚度不均匀的缺陷，进而可能导致3D NAND存储器漏电的缺陷。为了解决该技术问题，本申请实施例在对形成于沟道孔内的多晶硅进行回蚀刻时，不是直接刻蚀多晶硅，而是先将靠近表面的部分多晶硅氧化为氧化硅，然后刻蚀去除氧化硅，如此刻蚀后保留的多晶硅的厚度就会变得较为均匀，从而解决了3D NAND存储器因沟道孔内的多晶硅厚度不均匀导致漏电流的问题，进而提高了3D NAND存储器的产品良率。
下面结合附图对本申请的具体实施方式进行详细描述。
请参阅图2至图3C。图2是本申请实施例提供的刻蚀方法流程示意图。图3A至图3C为本申请实施例提供的刻蚀方法一系列步骤对应的剖面结构示意图。
如图2所示，该刻蚀方法包括以下步骤：
S201：提供待刻蚀衬底300，所述待刻蚀衬底300上形成有3D NAND存储器的沟道孔301，所述沟道孔301内形成有多晶硅层302。
需要说明，本申请实施例提供的刻蚀方法应用于3D NAND存储器沟道孔内的多晶硅层的刻蚀。该3D NAND存储器的存储单元形成在多层氧化硅/氮化硅交替层叠结构上，后续工艺会将层叠结构中的氮化硅层替换为金属介质，从而形成金属栅极。
如图3A所示，待刻蚀衬底300包括多层氧化硅303和氮化硅304交替层叠结构，沟道孔301贯穿该层叠结构，沿沟道孔301表面依次形成有氧化硅层305、氮化硅层306、氧化硅层307以及多晶硅层302。其中，氧化硅层305、氮化硅层306、氧化硅层307为电荷陷阱型存储单元的存储功能层，其分别为电荷阻挡层，电荷陷阱层以及电荷遂穿层。
多晶硅层302为待刻蚀硅层。
S202：将多晶硅层302进行部分氧化，形成一定厚度的氧化硅层308。
如图3B所示，对多晶硅层302进行部分氧化，以使沿多晶硅层302表面的部分被氧化形成一定厚度的氧化硅层308。
在本申请实施例中，可以通过氧气氧化的方式将多晶硅层302进行部分氧化，形成一定厚度的氧化硅层308。
进一步地，因气体在一定的真空条件下，有较好的表面覆盖率，为了形成厚度比较均匀的氧化硅层，本申请实施例可以在真空***里对多晶硅层302进行部分氧化。当在真空***里对多晶硅层302进行氧化时，其具体实现可以包括以下步骤：
将待刻蚀衬底300置于真空反应***中；
向该真空反应***中通入氧气和氢气，对所述待刻蚀硅层进行部分氧化，从而形成一定厚度的氧化硅层308。
S203：去除氧化硅层308。
为了操作方便，本申请实施例采用湿法刻蚀方法去除生成的氧化硅层308。
具体地，可以选用对氧化硅的刻蚀速率大于对硅的刻蚀速率的特定刻蚀溶液来去除氧化硅层308。也就是说，可以选用氧化硅对硅的选择比较高的溶液作为刻蚀溶液。作为示例，该特定刻蚀溶液可以为氢氟酸溶液。进一步地，该特定刻蚀溶液的氧化硅对硅的选择比不小于10:1。
另外，因待刻蚀衬底300本身的结构包括叠层结构氧化硅303，为了防止在湿法去除生成的氧化硅308时，会将氧化硅303也被去除，选用的氢氟酸溶液的浓度满足以下条件：使氢氟酸溶液仅能够去除氧化形成的氧化硅层，但不能去除沟道周围的层叠结构中的氧化硅层。
此外，因在去除氧化硅层308的过程中，其刻蚀终点不容易检测，且因刻溶液的特点是只刻蚀氧化硅308，而不刻蚀多晶硅302，因此，为了保证生成的氧化硅308完全去除，本申请实施例可以采用过刻蚀的方式对氧化硅层308进行刻蚀。
以上为本申请实施例提供的刻蚀方法的具体实施方式。在该具体实施方式中，待刻蚀硅层以多晶硅层为例说明。实际上，在本申请实施例中，待刻蚀硅层也可以为无定型硅。
本申请提供的刻蚀方法应用于3D NAND存储器沟道孔内的待刻蚀硅层(多晶硅或无定型硅)的刻蚀。在对3D NAND存储器的沟道孔内的待刻蚀硅层进行刻蚀之前，先将其部分氧化，从而在沿待刻蚀硅层表面区域形成氧化硅层，该形成的氧化硅层的厚度特点与待刻蚀硅层的厚度特点相同，即沟道孔顶部厚度均匀，沟道孔底部厚度不均匀，因此，当从待刻蚀硅层中去除掉该形成的氧化硅层后，就会把厚度不均匀的那部分去除掉，因此剩余的硅层就成为厚度均匀的材料层。因而，通过本申请提供的刻蚀方法能够去除掉沟道孔内厚度不均匀的硅层部分，从而使得刻蚀后剩余的硅层为厚度均匀的硅层，因此，该方法解决了3D NAND存储器因沟道孔内的多晶硅厚度不均匀导致漏电流的问题，进而提高了3D NAND存储器的产品良率。
以上为本申请的具体实施方式。
Claims (9)
1.一种刻蚀方法，其特征在于，包括：
提供待刻蚀衬底，所述待刻蚀衬底上形成有3D NAND存储器的沟道孔，所述沟道孔内形成有待刻蚀硅层；
将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层；
去除所述氧化硅层。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述去除所述氧化硅层，具体包括：
选用特定刻蚀溶液对待刻蚀衬底进行湿法刻蚀，去除所述氧化硅层，其中，所述特定刻蚀溶液对氧化硅的刻蚀速率大于对硅的刻蚀速率。
3.根据权利要求2所述的刻蚀方法，其特征在于，所述特定刻蚀溶液的氧化硅对硅的选择比不小于10:1。
4.根据权利要求2所述的刻蚀方法，其特征在于，所述特定刻蚀溶液为氢氟酸溶液。
5.根据权利要求4所述的刻蚀方法，其特征在于，所述氢氟酸溶液的浓度满足以下条件：
使氢氟酸溶液仅能够去除氧化形成的氧化硅层，但不能去除沟道周围的层叠结构中的氧化硅层。
6.根据权利要求2所述的刻蚀方法，其特征在于，所述去除氧化硅层，具体包括：
采用过刻蚀的方式去除氧化硅层。
7.根据权利要求1-6任一项所述的刻蚀方法，其特征在于，所述将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层，具体包括：
通过氧气氧化的方式将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层。
8.根据权利要求7所述的刻蚀方法，其特征在于，所述通过氧气氧化的方式将所述待刻蚀硅层进行部分氧化，形成一定厚度的氧化硅层，具体包括：
将所述待刻蚀衬底置于真空反应***中；
向该真空反应***中通入氧气和氢气，对所述待刻蚀硅层进行部分氧化，从而形成一定厚度的氧化硅层。
9.根据权利要求1-6任一项所述的刻蚀方法，其特征在于，所述待刻蚀硅层为多晶硅层或无定型硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710772327.4A CN107507769B (zh) | 2017-08-31 | 2017-08-31 | 一种刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710772327.4A CN107507769B (zh) | 2017-08-31 | 2017-08-31 | 一种刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107507769A true CN107507769A (zh) | 2017-12-22 |
| CN107507769B CN107507769B (zh) | 2020-02-07 |
Family
ID=60694631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710772327.4A Active CN107507769B (zh) | 2017-08-31 | 2017-08-31 | 一种刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507769B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109712980A (zh) * | 2018-11-21 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN111690411A (zh) * | 2020-06-22 | 2020-09-22 | 长江存储科技有限责任公司 | 硅刻蚀液和半导体结构的刻蚀方法 |
| CN112103296A (zh) * | 2020-08-10 | 2020-12-18 | 长江存储科技有限责任公司 | 半导体结构的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714520A (en) * | 1985-07-25 | 1987-12-22 | Advanced Micro Devices, Inc. | Method for filling a trench in an integrated circuit structure without producing voids |
| US6846744B1 (en) * | 2003-10-17 | 2005-01-25 | Nanya Technology Corp. | Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices |
| JP2006203007A (ja) * | 2005-01-21 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007258603A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| CN104282619A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
| US20150380418A1 (en) * | 2014-06-27 | 2015-12-31 | SanDisk Technologies, Inc. | Three dimensional nand device with channel contacting conductive source line and method of making thereof |
-
2017
- 2017-08-31 CN CN201710772327.4A patent/CN107507769B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714520A (en) * | 1985-07-25 | 1987-12-22 | Advanced Micro Devices, Inc. | Method for filling a trench in an integrated circuit structure without producing voids |
| US6846744B1 (en) * | 2003-10-17 | 2005-01-25 | Nanya Technology Corp. | Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices |
| JP2006203007A (ja) * | 2005-01-21 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007258603A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| CN104282619A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
| US20150380418A1 (en) * | 2014-06-27 | 2015-12-31 | SanDisk Technologies, Inc. | Three dimensional nand device with channel contacting conductive source line and method of making thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109712980A (zh) * | 2018-11-21 | 2019-05-03 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN111690411A (zh) * | 2020-06-22 | 2020-09-22 | 长江存储科技有限责任公司 | 硅刻蚀液和半导体结构的刻蚀方法 |
| CN112103296A (zh) * | 2020-08-10 | 2020-12-18 | 长江存储科技有限责任公司 | 半导体结构的制造方法 |
| CN112103296B (zh) * | 2020-08-10 | 2024-05-24 | 长江存储科技有限责任公司 | 半导体结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107507769B (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101849029B1 (ko) | 금속 플로팅 게이트 복합 3d nand 메모리 디바이스 및 연관된 방법 | |
| US8921182B2 (en) | Method for fabricating 3D nonvolatile memory device with vertical channel hole | |
| WO2016194211A1 (ja) | 半導体記憶装置及びその製造方法 | |
| CN109564922A (zh) | 三维存储设备及其制造方法 | |
| CN107946310B (zh) | 一种采用气隙作为介电层的3d nand闪存制备方法及闪存 | |
| CN103594423B (zh) | 制造非易失性存储器件的方法 | |
| CN109742084B (zh) | 电子设备、三维存储器及其制作方法 | |
| KR101444045B1 (ko) | 반도체 핀 아래에 매립된 유전체 층을 형성하기 위한 방법 | |
| US8829597B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN107507769A (zh) | 一种刻蚀方法 | |
| CN105514022B (zh) | 在沟槽内部表面形成场氧化硅的方法 | |
| US20140054674A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| CN107425006B (zh) | 一种3d nand存储器的金属栅极制造方法 | |
| KR101892682B1 (ko) | 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스 | |
| KR20130102891A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR102525050B1 (ko) | 습식 식각 방법 및 이를 이용한 반도체 소자의 제조방법 | |
| JPH03166760A (ja) | 半導体装置及びその製造方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN109411481A (zh) | 一种半导体器件及其制造方法 | |
| CN109273359A (zh) | 一种刻蚀方法 | |
| TWI464884B (zh) | 半導體裝置及其製造方法 | |
| CN109148468A (zh) | 一种3d nand存储器 | |
| CN108470736A (zh) | 三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法 | |
| CN107968040A (zh) | 一种提高硅外延生长均匀性的工艺 | |
| CN111403414B (zh) | 三维存储器及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |