CN107968040A - 一种提高硅外延生长均匀性的工艺 - Google Patents

一种提高硅外延生长均匀性的工艺 Download PDF

Info

Publication number
CN107968040A
CN107968040A CN201711167907.7A CN201711167907A CN107968040A CN 107968040 A CN107968040 A CN 107968040A CN 201711167907 A CN201711167907 A CN 201711167907A CN 107968040 A CN107968040 A CN 107968040A
Authority
CN
China
Prior art keywords
silicon
layer
dielectric layer
groove
technique according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711167907.7A
Other languages
English (en)
Inventor
何佳
刘藩东
吴林春
夏志良
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711167907.7A priority Critical patent/CN107968040A/zh
Publication of CN107968040A publication Critical patent/CN107968040A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种提高硅外延生长均匀性的工艺，本发明的方案沟道刻蚀步骤后，不进行原位灰化处理，因此能够显著减少硅槽底部硅的氧化现象的发生；同时，采用相较于传统Mattson处理温度更低和处理时间更短的温和的灰化处理，能够进一步减少硅槽底部硅的氧化现象的发生；此外，在温和的灰化处理后还增加了HF溶液的湿法清洗步骤，比SPM湿法工艺能够更为有效的清除硅槽底部的氧化物杂质。综上，一方面，减少了氧化物杂质的形成，另一方面又加大了氧化物杂质的清除力度，从而能够提高后续硅外延生长的质量，保证硅外延层高度的均匀性和与目标高度的一致性。

Description

一种提高硅外延生长均匀性的工艺
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构及其制作 方法，特别是一种能提高硅外延生长均匀性的工艺。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但 是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极 限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最 求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运 而生，例如3D NOR(3D或非)闪存和3DNAND(3D与非)闪存。
其中，在NOR型结构的3D闪存中，存储单元在位线和地线之间并联排列， 而在NAND型结构的3D闪存中，存储单元在位线和地线之间串列排列。具有 串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度， 从而NAND型闪存适合用于存储数据，其优点在于体积小、容量大。闪存器件 根据存储单元的结构可分为叠置栅极型和分离栅极型，并且根据电荷存储层的 形状分为浮置栅极器件和硅-氧化物-氮化物-氧化物(SONO)器件。其中，SONO 型闪存器件具有比浮置栅极型闪存器件更优的可靠性，并能够以较低的电压执 行编程和擦除操作，且SONO型闪存器件具有很薄的单元，并且便于制造。
在3D NAND(3D与非)闪存的制备中，通常需要在硅衬底上外延一层纯 净度更高的硅外延生长层，具体的硅外延生长工艺通常包括如下步骤：
S1：形成衬底堆叠结构，参见图1a，具体为，提供衬底1，所述衬底表面 形成有多层交错堆叠的层间介质层2及牺牲介质层3，所述牺牲介质层3形成 于相邻的层间介质层2之间；所述层间介质层2为氧化物层，所述牺牲介质层 3为氮化物层，从而形成NO衬底堆叠结构(NO Stacks)；
S2：为形成沟道(Channel Hole)进行的光刻，参见图1b，具体为，在衬 底堆叠结构表面沉积硬掩模层(Hard Mask)4后，在形成沟道的位置进行光刻 以去除相应位置的硬掩模层；
S3：沟道刻蚀，参见图1c，具体为，首先，刻蚀所述层间介质层2及牺牲 介质层3以形成沟槽5，所述沟槽5通至所述衬底1并形成一定深度的硅槽6； 随后，进行原位灰化处理(In-situ Asher)以去除刻蚀后聚合物残留；随后，在 Mattson去胶设备中进行Mattson灰化处理去除硬掩模层4；随后，采用硫酸过 氧化物，即硫酸(H2SO4)和双氧水(H2O2)的混合物(SPM)进行湿法清除，以进一 步去除原位灰化处理和Mattson灰化处理后的残留物。
S4：刻蚀后处理(Post Etch Treatment)，参见图1c，具体为，采用氮气(N2)、 氮气(N2)和一氧化碳(CO)或氮气(N2)和氢气(H2)对被刻蚀的硅槽区域 进行吹扫，这一刻蚀后处理的方法，比普通的清洗具有更好的聚合物去除效果。
S5：硅外延生长，参见图1d，具体为，首先，采用湿法清洗和/或等离子体 清洗对硅槽区域进行预清洗处理；随后在硅槽6处进行硅的外延生长形成硅外 延层7(SEG)。
如上所述，传统的原位灰化处理(In-situ Asher)和Mattson灰化处理(即 在Mattson公司的除胶设备中进行灰化处理)常被用来去除为光刻沟道所形成 的硬掩模层(HM)，而原位灰化处理和Mattson灰化处理都需要将晶圆温度置 于250℃以上的高温氧气气氛中，这将会使得硅槽6底部的硅难以避免得氧化 成为氧化物杂质8(参见图2a)，进而影响后续的硅外延生长步骤，导致硅外延 层的高度生长异常。虽然后续进行了采用SPM的湿法清洗和刻蚀后处理(Post Etch Treatment)等工艺步骤，但还是难以将硅槽底部的氧化物杂质8去除干净， 特别是难以去除台阶区域(Step Stair)的伪孔(Dummy Hole)9底部形成的氧 化物杂质8，因为伪孔的尺寸较大且在伪孔区域和核心区域纸件具有明显的的 负载效应(Loading Effect)，因此硅外延生长后，会使得沟道核心区域10的硅 外延层7-1的高度与预期相符，而伪孔区域的硅外延层7-2的高度明显低于目 标高度(参见图2b)。这样，经过后续的ONOP沉积和栅极线(GL)形成工艺 步骤后，伪孔区域的硅外延层的高度将与底部选择栅(Bottom Selective Gate， 简称BSG)接近(参见图2c)，而这会增加硅外延层的导电区域，进而在闪存 进行擦除操作时，容易在底部选择栅(BSG)的拐角薄弱处造成击穿，最终导 致闪存失效。
因此，如何有效避免硅外延生长过程中氧化物杂质的影响，以提高硅外延 生长层的高度均匀性，一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种能提高硅外延生长均匀性的工艺，能够有效减 少传统工艺中灰化处理导致的硅槽底部的氧化物杂质的形成，从而使得硅外延 层获得均匀的、与预期相一致的高度。
为了实现上述目的，本发明提出了一种提高硅外延生长均匀性的工艺，其 特征在于包括以下步骤：
形成衬底堆叠结构；
为形成沟道进行的光刻；
为形成沟道进行的刻蚀；
温和的灰化处理；
第一湿法清洗处理；
刻蚀后处理；
第二湿法清洗处理；
硅外延生长。
进一步的，所述形成衬底堆叠结构，具体为，提供衬底，在所述衬底表面 形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻 的层间介质层之间；所述层间介质层为正硅酸乙酯(TEOS)层，所述牺牲介质 层为氮化硅层，从而形成NO衬底堆叠结构(NO Stacks)。
进一步的，所述为形成沟道进行的光刻，具体为，在衬底堆叠结构表面沉 积硬掩模层(Hard Mask)后，在形成沟道的位置进行光刻以去除相应位置的硬 掩模层。
进一步的，所述为形成沟道进行的刻蚀，具体为，刻蚀所述层间介质层及 牺牲介质层以形成沟槽，所述沟槽通至所述衬底并形成一定深度的硅槽。
进一步的，在所述为形成沟道进行的刻蚀的步骤后，不进行原位灰化处理。
进一步的，所述温和的灰化处理是指，在刻蚀腔室中进行的、比常规的 Mattson处理和原位灰化处理的温度低，且进行更短时间。
进一步的，所述第一湿法清洗处理，是采用HF溶液进行的湿法清洗处理。
进一步的，所述刻蚀后处理，具体为，采用氮气(N2)、氮气(N2)和一氧 化碳(CO)或氮气(N2)和氢气(H2)对被刻蚀的硅槽区域进行吹扫；
进一步的，所述第二湿法清洗处理，是采用硫酸(H2SO4)和双氧水(H2O2)的 混合物(SPM)进行的湿法清洗处理。
进一步的，所述硅外延生长，具体为，首先，采用湿法清洗和/或等离子体 清洗对硅槽区域进行预清洗处理；随后在硅槽处进行硅的外延生长形成硅外延 层(SEG)。
与现有技术相比，本发明的有益效果主要体现在：
第一，在沟道刻蚀步骤后，不进行原位灰化处理，因此能够显著减少硅槽 底部硅的氧化现象的发生；
第二，采用相较于传统Mattson处理和原位灰化处理温度更低和处理时间 更短的温和的灰化处理，能够进一步减少硅槽底部硅的氧化现象的发生；
第三，增加了HF溶液的湿法清洗步骤，比SPM湿法工艺能够更为有效的 清除硅槽底部的氧化物杂质；
综上，一方面，减少了氧化物杂质的形成，另一方面又加大了氧化物杂质 的清除力度，从而能够提高后续硅外延生长的质量，保证硅外延层高度的均匀 性和与目标高度的一致性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领 域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并 不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的 部件。在附图中：
图1a-d为现有技术中3D NAND闪存结构的硅外延生长的工艺流程图；
图2a-c为现有技术中氧化物杂质造成的硅外延层高度不均匀的示意图；
图3a-f为本发明中3D NAND闪存结构的硅外延生长的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示 了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不 应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻 地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公 知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在 任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标， 例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另 外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人 员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和 权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简 化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例 的目的。
请参考图3，在本实施例中，提出了一种提高硅外延生长均匀性的工艺， 其特征在于包括以下步骤：
S100：形成衬底堆叠结构；
S200：为形成沟道进行的光刻；
S300：为形成沟道进行的刻蚀；
S400：温和的灰化处理；
S500：第一湿法清洗处理；
S600：刻蚀后处理；
S700：第二湿法清洗处理；
S800：硅外延生长。
具体的，请参考图3a，在步骤S100中，具体为，提供衬底100，在所述衬 底100的表面形成有多层交错堆叠的层间介质层111及牺牲介质层112，所述 牺牲介质层111形成于相邻的层间介质层112之间；所述层间介质层111优选 为正硅酸乙酯(TEOS)层，所述牺牲介质层112为氮化硅层，从而形成NO衬 底堆叠结构(NO Stacks)110。
请参考图3b，在步骤S200中，首先进行步骤S210，在衬底堆叠结构110 的表面沉积硬掩模层(Hard Mask)120；随后进行步骤S220，在形成沟道的位 置进行光刻以去除相应位置的硬掩模层。
请参考图3c，在步骤S300中，刻蚀所述层间介质层111及牺牲介质层112 以形成沟槽130，所述沟槽130通至所述衬底并形成一定深度的硅槽140。
请参考图3d，在步骤S400中，进行温和的灰化处理，本发明中所指的温 和的灰化处理，是指比常规的Mattson处理和原位灰化的处理温度低，且处理 的时间短，具体的，前面已经提及，常规的Mattson处理需要将晶圆温度置于 250℃以上的高温氧气气氛中，而本发明中所说的温和的灰化处理，其处理温度 仅为40℃左右。虽然温和的灰化处理也会产生一定的硅的氧化而形成氧化物杂 质150，单相比于传统的原位灰化处理和常规的Mattson处理，氧化无杂质150 还是会减少很多。其中上述温和的灰化处理是指在刻蚀腔室设备中进行的处理。
请参考图3e，在步骤S500中，采用HF溶液进行的湿法清洗处理，HF溶 液能够有效的清除后续SPM湿法清洗工艺所不能清除的硅槽底部的氧化物杂 质。
请继续参考图3e，在步骤S600中，采用氮气(N2)、氮气(N2)和一氧化 碳(CO)或氮气(N2)和氢气(H2)对被刻蚀的硅槽区域进行吹扫。
请继续参考图3e，在步骤S700中，采用硫酸(H2SO4)和双氧水(H2O2)的混 合物(SPM)进行的湿法清洗处理，以有效清除前序工序未能清除干净的聚合物 残留。
请参考图3f，在步骤S800中，首先进行步骤S810，采用湿法清洗和/或等 离子体清洗对硅槽区域进行预清洗处理；随后进行步骤S820，在硅槽140处进 行硅的外延生长形成硅外延层(SEG)160。
本发明的方案，在沟道刻蚀步骤后，不进行原位灰化处理，因此能够显著 减少硅槽底部硅的氧化现象的发生；同时，采用相较于传统Mattson处理温度 更低和处理时间更短温和的灰化处理，能够进一步减少硅槽底部硅的氧化现象 的发生；此外，在温和的灰化处理后还增加了HF溶液的湿法清洗步骤，比SPM 湿法工艺能够更为有效的清除硅槽底部的氧化物杂质。综上，一方面，减少了 氧化物杂质的形成，另一方面又加大了氧化物杂质的清除力度，从而能够提高 后续硅外延生长的质量，保证硅外延层高度的均匀性和与目标高度的一致性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局 限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易 想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护 范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种提高硅外延生长均匀性的工艺，其特征在于包括以下步骤：
形成衬底堆叠结构；
为形成沟道进行的光刻；
为形成沟道进行的刻蚀；
温和的灰化处理；
第一湿法清洗处理；
刻蚀后处理；
第二湿法清洗处理；
硅外延生长。
2.根据权利要求1所述的工艺，其特征在于：
所述形成衬底堆叠结构，具体为，提供衬底，在所述衬底表面形成有多层交错堆叠的层间介质层及牺牲介质层，所述牺牲介质层形成于相邻的层间介质层之间；所述层间介质层为正硅酸乙酯(TEOS)层，所述牺牲介质层为氮化硅层，从而形成NO衬底堆叠结构(NOStacks)。
3.根据权利要求1所述的工艺，其特征在于：
所述为形成沟道进行的光刻，具体为，在衬底堆叠结构表面沉积硬掩模层(Hard Mask)后，在形成沟道的位置进行光刻以去除相应位置的硬掩模层。
4.根据权利要求1所述的工艺，其特征在于：
所述为形成沟道进行的刻蚀，具体为，刻蚀所述层间介质层及牺牲介质层以形成沟槽，所述沟槽通至所述衬底并形成一定深度的硅槽。
5.根据权利要求1所述的工艺，其特征在于：
在所述为形成沟道进行的刻蚀的步骤后，不进行原位灰化处理。
6.根据权利要求1所述的工艺，其特征在于：
所述温和的灰化处理是指，比常规的Mattson处理和原位灰化处理的温度低，且进行更短时间。
7.根据权利要求1所述的工艺，其特征在于：
所述第一湿法清洗处理，是采用HF溶液进行的湿法清洗处理。
8.根据权利要求1所述的工艺，其特征在于：
所述刻蚀后处理，具体为，采用氮气(N2)、氮气(N2)和一氧化碳(CO) 或氮气(N2)和氢气(H2)对被刻蚀的硅槽区域进行吹扫。
9.根据权利要求1所述的工艺，其特征在于：
所述第二湿法清洗处理，是采用硫酸(H2SO4)和双氧水(H2O2)的混合物(SPM)进行的湿法清洗处理。
10.根据权利要求1所述的工艺，其特征在于：
所述硅外延生长，具体为，首先，采用湿法清洗和/或等离子体清洗对硅槽区域进行预清洗处理；随后在硅槽处进行硅的外延生长形成硅外延层(SEG)。
CN201711167907.7A 2017-11-21 2017-11-21 一种提高硅外延生长均匀性的工艺 Pending CN107968040A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711167907.7A CN107968040A (zh) 2017-11-21 2017-11-21 一种提高硅外延生长均匀性的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711167907.7A CN107968040A (zh) 2017-11-21 2017-11-21 一种提高硅外延生长均匀性的工艺

Publications (1)

Publication Number Publication Date
CN107968040A true CN107968040A (zh) 2018-04-27

Family

ID=62000372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711167907.7A Pending CN107968040A (zh) 2017-11-21 2017-11-21 一种提高硅外延生长均匀性的工艺

Country Status (1)

Country Link
CN (1) CN107968040A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346470A (zh) * 2018-11-12 2019-02-15 长江存储科技有限责任公司 三维存储器及其形成方法
CN111244095A (zh) * 2020-03-25 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777491A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法
CN105390389A (zh) * 2014-08-29 2016-03-09 朗姆研究公司 高深宽比结构中的触点清洁
US20160118397A1 (en) * 2014-10-24 2016-04-28 SanDisk Technologies, Inc. Nand memory strings and methods of fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777491A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 开启接触孔的方法
CN105390389A (zh) * 2014-08-29 2016-03-09 朗姆研究公司 高深宽比结构中的触点清洁
US20160118397A1 (en) * 2014-10-24 2016-04-28 SanDisk Technologies, Inc. Nand memory strings and methods of fabrication thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张福学: "《载体驱动陀螺》", 30 November 2015, 国防工业出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346470A (zh) * 2018-11-12 2019-02-15 长江存储科技有限责任公司 三维存储器及其形成方法
CN111244095A (zh) * 2020-03-25 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法

Similar Documents

Publication Publication Date Title
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
US7297593B2 (en) Method of manufacturing a floating gate of a flash memory device
CN103594423B (zh) 制造非易失性存储器件的方法
JP6355139B2 (ja) 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法
CN106206598B (zh) 分栅式闪存器件制造方法
CN108417577A (zh) 3d nand闪存结构的形成方法
EP3179503B1 (en) Fabrication methods for an nand flash memory
CN108899321A (zh) 快闪存储器的制造方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN107180832A (zh) 闪存结构及其形成方法
CN112466888A (zh) 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
CN107968040A (zh) 一种提高硅外延生长均匀性的工艺
CN105762114B (zh) 半导体结构的形成方法
CN111162079B (zh) 选择性外延结构的形成方法及3d存储器件制造方法
CN111403403B (zh) 三维存储器及其制造方法
CN105513954B (zh) 半导体器件的形成方法
CN105655341B (zh) 半导体器件的形成方法
CN109273443B (zh) Sonos器件的制造方法
CN107437547B (zh) 一种半导体器件的制作方法
CN107887390B (zh) 一种改善闪存单元的工艺集成方法
JP2006032919A (ja) 半導体素子のストレージノードコンタクトの形成方法
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
CN112542466A (zh) 三维存储器制造方法
CN111276483B (zh) 三维存储器及其制造方法
CN105097702B (zh) 闪存制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180427

RJ01 Rejection of invention patent application after publication