CN107484334A - 电路板及电路板制作方法 - Google Patents

Abstract

本发明涉及一种电路板，包括第一子电路板及通过粘胶层与所述第一子电路板粘结的第二子电路板，所述第一子电路板包括第一线路图形，所述第二子电路板包括与所述第一线路图形对应的第二线路图形，所述粘胶层分散有电性独立的导电粒子，所述导电粒子刺破所述粘胶层并破裂，所述第一线路图形与所述第二线路图形通过所述粘胶层中破裂的导电粒子电导通形成所述电路板的线路图形，所述电路板的线路图形的厚度等于所述第一线路图形、所述粘胶层及所述第二线路图形的厚度之和。本发明还涉及一种电路板制作方法。

Description

电路板及电路板制作方法

技术领域

本发明涉及一种电路板及电路板制作方法。

背景技术

随着电子技术的发展，电子产品逐渐小型化，电路板的布线密度逐渐增大，电路板的导线之间的间距(线距)逐渐减小，同时由于电子产品的功能多样化，为提升导线的过载电流，电路板的导线的厚度(线厚)逐渐增大。现有技术由于制作精度的限制，电路板的线厚与线距的比值一定。当线距一定的情况下，增大线厚与线距的比值时，易因蚀刻不尽而造成短路。

发明内容

有鉴于此，有必要提供一种能够解决上述技术问题的电路板及电路板制作方法。

一种电路板，包括第一子电路板及通过粘胶层与所述第一子电路板粘结的第二子电路板，所述第一子电路板包括第一线路图形，所述第二子电路板包括与所述第一线路图形对应的第二线路图形，所述粘胶层分散有电性独立的导电粒子，所述导电粒子刺破所述粘胶层并破裂，所述第一线路图形与所述第二线路图形通过所述粘胶层中破裂的导电粒子电导通形成所述电路板的线路图形，所述电路板的线路图形的厚度等于所述第一线路图形、所述粘胶层及所述第二线路图形的厚度之和。

一种电路板制作方法，包括步骤：

制作第一子电路板及第二子电路板，所述第一子电路板包括第一线路图形，所述第二子电路板包括与所述第一线路图形对应的第二线路图形；

提供粘胶层，所述粘胶层内分散有电性独立的导电粒子；

堆叠所述第一子电路板、所述粘胶层及所述第二子电路板，所述粘胶层设置在所述第一子电路板与所述第二子电路板之间，所述第一线路图形与所述第二线路图形对应；及

施压使所述第一子电路板通过所述粘胶层与所述第二子电路板粘结，所述导电粒子刺破所述粘胶层并破裂，所述第一线路图形与所述第二线路图形通过所述粘胶层中的破裂的导电粒子电性连接形成所述电路板的线路图形，所述电路板的线路图形的厚度等于所述第一线路图形、所述粘胶层及所述第二线路图形的厚度之和。

相较于现有技术，本发明提供的电路板及电路板制作方法，由于所述第一子电路板包括第一线路图形，所述第二子电路板包括与所述第一线路图形对应的第二线路图形，如此可使得所述电路板的线距一定，且所述第一线路图形与所述第二线路图形通过粘胶层粘结，并通过粘胶层内的导电粒子电性连接，由于所述第一子电路板及第二子电路板可在现有技术的制作精度的限制下完成，如此，可在避免蚀刻不尽的同时使得所述电路板的线厚增大，从而可以进一步增大所述电路板的线厚与线距的比值。

附图说明

图1为本发明具体实施方式提供的电路板的局部立体示意图。

图2为本发明制作形成的第一子电路板及第二子电路板的剖面示意图。

图3为本发明提供的基板的剖面示意图。

图4为将图3的铜箔层制作形成第一线路图形的第一原铜层后的剖面示意图。

图5为在图4的第一原铜层上形成感光材料层后的剖面示意图。

图6为将图5的感光材料层制作形成第一介电层，并移除与所述第一原铜层对应的部分所述感光材料层后的剖面示意图。

图7为在图6的第一原铜层上形成第一镀铜层后的剖面示意图。

图8为本发明提供的粘胶层的剖面示意图。

图9为将图2中的第一子电路板及第二子电路板与图8中的粘胶层堆叠后的剖面示意图。

图10为对图9中堆叠的第一子电路板、粘胶层及第二子电路板施压后的剖面示意图。

图11为分别在图10的第一子电路板及第二子电路板上形成第一防焊层及第二防焊层的剖面示意图。

主要元件符号说明

电路板 100

第一子电路板 11

粘胶层 14

第二子电路板 17

第一介电层 111

第一线路图形 115

第一表面 112

第二表面 113

第一原铜层 116

第一镀铜层 117

导电粒子 141

第二介电层 171

第二线路图形 175

第三表面 172

第四表面 173

第二原铜层 176

第二镀铜层 177

第一防焊层 18

第二防焊层 19

开口 181

电性连接垫 182

基板 101

绝缘层 102

铜箔层 103

感光材料层 104

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面结合具体实施方式对本发明提供的电路板及电路板制作方法作进一步说明。

请参阅图1，本发明具体实施方式提供的电路板100包括第一子电路板11、粘胶层14及第二子电路板17。所述电路板100可用于软硬结合板。

所述第一子电路板11包括第一介电层111及第一线路图形115。

所述第一介电层111包括平行且相背的第一表面112及第二表面113。所述第一线路图形115嵌设在所述第一介电层111内。所述第一线路图形115的相背两侧均自所述第一介电层111露出。本实施方式中，所述第一线路图形115包括第一原铜层116及第一镀铜层117。所述第一原铜层116自所述第一表面112露出。所述第一镀铜层116自所述第二表面113露出。本实施方式中，所述第一原铜层116远离所述第一镀铜层117的表面与所述第一表面112共面。所述第一镀铜层117远离所述第一原铜层116的表面与所述第二表面113共面。所述第一线路图形115的导线之间的间距小于或等于50微米。所述第一线路图形115的导线的线宽与所述第一线路图形115导线之间的间距大致相等。本实施方式中，所述第一线路图形115的导线之间的间距及所述第一线路图形115的导线的线宽均等于50微米。所述第一线路图形115的厚度范围为9-90微米。本实施方式中，所述第一线路图形115的厚度为35微米。

所述粘胶层14设置在所述第一子电路板11与所述第二子电路板17之间。所述粘胶层14内分散有导电粒子141。所述导电粒子141相互之间电性独立，以免造成线路之间短路。所述导电粒子141与所述第一线路图形115相连的部分刺破所述粘胶层14并破裂。本实施方式中，各个所述导电粒子141的粒径相等。所述导电粒子141的粒径范围为2-20微米。

所述第二子电路板17通过所述粘胶层14与所述第一子电路板11粘结。所述第二子电路板17包括第二介电层171及第二线路图形175。所述第二线路图形175与所述第一线路图形115对应。本实施方式中，所述第二线路图形175在所述第一子电路板11的投影与所述第一线路图形115重叠。本实施方式中，所述第二线路图形175在所述第一子电路板11的投影与所述第一线路图形115完全重合。所述第二线路图形175通过所述粘胶层14内破裂的导电粒子141与所述第一线路图形115电性连接，形成所述电路板100的线路图形。

可以理解，其他实施方式中，由于存在对位偏差，所述第二线路图形175在所述第一子电路板11的投影与所述第一线路图形115可存在0-20微米的偏位。

所述第二介电层171包括平行且相背的第三表面172及第四表面173。所述第二线路图形175嵌设在所述第二介电层171内。所述第二线路图形175的相背两侧均自所述第二介电层171露出。本实施方式中，所述第二线路图形175包括第二原铜层176及第二镀铜层177。所述第二原铜层176自所述第三表面171露出。所述第二镀铜层176自所述第四表面173露出。本实施方式中，所述第二原铜层176远离所述第二镀铜层177的表面与所述第三表面172共面。所述第二镀铜层177远离所述第二原铜层176的表面与所述第四表面173共面。本实施方式中，所述第一介电层111的第一表面112与所述第二介电层171的第三表面172相向设置，所述第二原铜层176与所述第一原铜层116相向设置。所述第一表面112通过所述粘胶层14与所述第三表面172粘结。所述第二原铜层176通过所述粘胶层14与所述第一原铜层116粘结，并通过所述粘胶层14内破裂的导电粒子141与所述第一原铜层116电性连接。所述第二线路图形175的导线之间的间距小于或等于50微米。所述第二线路图形175的导线的线宽与所述第二线路图形175的导线之间的间距大致相同。本实施方式中，所述第二线路图形175的导线之间的间距及所述第二线路图形175的导线的线宽均等于50微米。所述第二线路图形175的厚度范围为9-90微米。本实施方式中，所述第二线路图形175的厚度为35微米。所述电路板100的线路图形的厚度等于压合后的所述第一线路图形115、所述粘胶层14及所述第二线路图形175的厚度之和。本实施方式中，所述电路板100的线路图形的厚度约为70微米。所述电路板100的线路图形的导线的线宽与所述第一线路图形115及所述第二线路图形175的导线的线宽相同，等于50微米。每一长度为1002960微米的所述电路板100的线路图形的导线的电阻值范围为4.18Ω～8.26Ω。本实施方式中，每一长度为1002960微米的所述电路板100的线路图形的导线的电阻值为5.01Ω。

可以理解，其他实施方式中，所述第一介电层111的第二表面113与所述第二介电层171的第四表面173相向设置，所述第一镀铜层117与所述第二镀铜层177相向设置。所述第二表面113通过所述粘胶层14与所述第四表面173粘结。所述第二镀铜层177通过所述粘胶层14与所述第一镀铜层117粘结，并通过所述粘胶层14内破裂的导电粒子141与所述第一镀铜层117电性连接。

本实施方式中，所述电路板100还包括第一防焊层18及第二防焊层19。所述第一防焊层18形成在所述第一子电路板11上。所述第一防焊层18覆盖所述第一介电层111及部分所述第一线路图形115。所述第一防焊层18开设有开口181。部分所述第一线路图形115自所述开口181露出形成电性连接垫182。本实施方式中，所述第一防焊层18覆盖所述第一介电层111的第二表面113及部分所述第一镀铜层117，且部分所述第一镀铜层117自所述开口181露出。所述第二防焊层19形成在所述第二子电路板17上。所述第二防焊层19覆盖所述第二介电层171及所述第二线路图形175。本实施方式中，所述第二防焊层19覆盖所述第二介电层171的第四表面173及所述第二镀铜层177。

可以理解，其他实施方式中，所述电路板100可包括多个子电路板及多个所述粘胶层14。每个所述子电路板的结构均与所述第一子电路板11的结构相同。所述多个子电路板通过所述粘胶层14相互粘结，并使得所述多个子电路板的线路图形相互对应。优选地，两个相邻的所述子电路板的原铜层或镀铜层相向设置并通过所述粘胶层14粘结及电导通。

本发明具体实施方式还提供一种电路板制作方法。所述电路板制作方法包括以下步骤。

第一步，请参阅图2，制作形成第一子电路板11及第二子电路板17。

所述第一子电路板11包括第一介电层111及第一线路图形115。

所述第一介电层111包括平行且相背的第一表面112及第二表面113。所述第一线路图形115嵌设在所述第一介电层111内。所述第一线路图形115的相背两侧均自所述第一介电层111露出。本实施方式中，所述第一线路图形115包括第一原铜层116及第一镀铜层117。所述第一原铜层116自所述第一表面112露出。所述第一镀铜层116自所述第二表面113露出。本实施方式中，所述第一原铜层116远离所述第一镀铜层117的表面与所述第一表面112共面。所述第一镀铜层117远离所述第一原铜层116的表面与所述第二表面113共面。

所述第二子电路板17的结构与所述第一子电路板11的结构大致相同。本实施方式中，所述第二子电路板17包括第二介电层171及第二线路图形175。所述第二线路图形175与所述第一线路图形115对应。

所述第二介电层171包括平行且相背的第三表面172及第四表面173。所述第二线路图形175嵌设在所述第二介电层171内。所述第二线路图形175的相背两侧均自所述第二介电层171露出。本实施方式中，所述第二线路图形175包括第二原铜层176及第二镀铜层177。所述第二原铜层176自所述第三表面171露出。所述第二镀铜层176自所述第四表面173露出。本实施方式中，所述第二原铜层176远离所述第二镀铜层177的表面与所述第三表面172共面。所述第二镀铜层177远离所述第二原铜层176的表面与所述第四表面173共面。

本实施方式中，所述第一子电路板11与所述第二子电路板17通过相同的方法获得。下面以制作所述第一子电路板11为例对制作第一子电路板11及第二子电路板17的方法进行说明。

首先，请参阅图3，提供基板101。

所述基板101包括绝缘层102及铜箔层103。所述绝缘层102可为聚酰亚胺或聚酯材料。本实施方式中，所述铜箔层103的厚度为18微米。

可以理解，其他实施方式中，所述铜箔层103的厚度可依设计需要作相应调整。

接着，请一并参阅图2、图3及图4，将所述铜箔层103制作形成所述第一线路图形115的第一原铜层116。

本实施方式中，通过影像转移及蚀刻方式将所述铜箔层103制作形成所述第一线路图形115的第一原铜层116。

接着，请参阅图5，在所述第一原铜层116及所述绝缘层102上形成感光材料层104。

所述感光材料层104覆盖所述第一原铜层116，并填充所述第一原铜层116之间的间隙覆盖自所述第一原铜层116的间隙露出所述绝缘层102。

接着，请一并参阅图5及图6，将所述感光材料层104制作形成第一介电层111，并移除与所述第一原铜层116对应的部分所述感光材料层104，以露出所述第一原铜层116。

本实施方式中，采用曝光显影的方式将所述感光材料层104制作形成第一介电层111，并移除与所述第一原铜层116对应的部分所述感光材料层104。

接着，请参阅图7，在露出的所述第一原铜层116上形成所述第一线路图形115的第一镀铜层117。本实施方式中，所述第一镀铜层117远离所述第一原铜层116的表面与所述第一介电层111远离所述绝缘层102的表面共面。由于所述第一介电层111是由感光材料层104通过曝光显影的方式形成，而所述感光材料层104在曝光显影时开口的侧壁具有较好的平整性，因此，形成在露出的所述第一原铜层116上的第一镀铜层117的侧壁大致垂直于所述第一原铜层116。

接着，请再次参阅图2，移除所述绝缘层102，得到所述第一子电路板11。

本实施方式中，通过化学溶解移除所述绝缘层102。

第二步，请参阅图8，提供粘胶层14。

所述粘胶层14内分散有导电粒子141。所述导电粒子141相互之间电性独立。本实施方式中，各个所述导电粒子141的粒径相等。所述导电粒子141的粒径范围为2-20微米。

第三步，请参阅图9，堆叠所述第一子电路板11、所述粘胶层14及所述第二子电路板17，所述粘胶层14设置在所述第一子电路板11与所述第二子电路板17之间，所述第一线路图形115与所述第二线路图形175对应。

本实施方式中，堆叠时，所述第一线路图形115的第一原铜层116与所述第二线路图形175的第二原铜层176相向设置。所述粘胶层14夹设在所述第一原铜层116与所述第二原铜层176之间。

可以理解，其他实施方式中，堆叠时，所述第一线路图形115的第一镀铜层117与所述第二线路图形175的第二镀铜层177相向设置。所述粘胶层14夹设在所述第一镀铜层117与所述第二镀铜层177之间。

第四步，请参阅图10，施压使所述第一子电路板11通过所述粘胶层14与所述第二子电路板17粘结，所述导电粒子141刺破所述粘胶层14并受压破裂，所述第一线路图形115与所述第二线路图形175通过所述粘胶层14中破裂的导电粒子141电性连接形成所述电路板100的线路图形，所述电路板的线路图形的厚度等于所述第一线路图形115、所述粘胶层14及所述第二线路图形175的厚度之和。

本实施方式中，所述第一线路图形115的第一原铜层116与所述第二线路图形175的第二原铜层176通过所述粘胶层14中的导电粒子141电性连接。由于所述粘胶层14中的导电粒子141相互之间电性独立，因此，不会造成线路之间短路。

第五步，请参阅图11，在所述第一子电路板11上形成第一防焊层18及在所述第二子电路板17上形成第二防焊层19。

所述第一防焊层18覆盖所述第一介电层111及部分所述第一线路图形115。所述第一防焊层18开设有开口181。部分所述第一线路图形115自所述开口181露出形成电性连接垫182。本实施方式中，所述第一防焊层18覆盖所述第一介电层111的第二表面113及部分所述第一镀铜层117，且部分所述第一镀铜层117自所述开口181露出。所述第二防焊层19覆盖所述第二介电层171及所述第二线路图形175。本实施方式中，所述第二防焊层19覆盖所述第二介电层171的第四表面173及所述第二镀铜层177。

可以理解，在施压使所述第一子电路板11通过所述粘胶层14与所述第二子电路板17粘结之后，及在所述第一子电路板11上形成第一防焊层18及在所述第二子电路板17上形成第二防焊层19之前，还包括在所述第一子电路板11或所述第二子电路板17上形成交替粘结的多个子电路板及多个粘胶层14。每个所述子电路板的结构与所述第一子电路板11结构相同。相邻两个子电路板的原铜层或镀铜层相向设置通过所述粘胶层14粘结，并通过所述粘胶层14内的导电粒子141电性连接。

相较于现有技术，本发明提供的电路板及电路板制作方法，由于所述第一子电路板包括第一线路图形，所述第二子电路板包括与所述第一线路图形对应的第二线路图形，如此可使得所述电路板的线距一定，且所述第一线路图形与所述第二线路图形通过粘胶层粘结，并通过粘胶层内的导电粒子电性连接，由于所述第一子电路板及第二子电路板可在现有技术的制作精度的限制下完成，如此，可在避免蚀刻不尽的同时使得所述电路板的线厚增大，从而可以进一步增大所述电路板的线厚与线距的比值。

另外，所述第一原铜层通过所述粘胶层与所述第二原铜层粘结或所述第一镀铜层通过所述粘胶层与所述第二镀铜层粘结，可使得电路板的翘曲方向一致，避免因翘曲方向不一致而造成电路板产品稳定性降低的问题。

可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种电路板，包括第一子电路板及通过粘胶层与所述第一子电路板粘结的第二子电路板，所述第一子电路板包括第一线路图形，所述第二子电路板包括与所述第一线路图形对应的第二线路图形，所述粘胶层分散有电性独立的导电粒子，所述导电粒子刺破所述粘胶层并破裂，所述第一线路图形与所述第二线路图形通过所述粘胶层中破裂的导电粒子电导通形成所述电路板的线路图形，所述电路板的线路图形的厚度等于所述第一线路图形、所述粘胶层及所述第二线路图形的厚度之和。

2.如权利要求1所述的电路板，其特征在于，所述第一线路图形包括第一原铜层，所述第二线路图形包括第二原铜层，所述第二原铜层通过所述粘胶层内刺破所述粘胶层的导电粒子与所述第一原铜层电性连接。

3.如权利要求1所述的电路板，其特征在于，所述第一线路图形包括第一镀铜层，所述第二线路图形包括第二镀铜层，所述第二镀铜层通过所述粘胶层内刺破所述粘胶层的导电粒子与所述第一镀铜层电性连接。

4.如权利要求1所述的电路板，其特征在于，所述第一子电路板还包括第一介电层，所述第一线路图形嵌设在所述第一介电层内，所述第一线路图形的相背两侧均自所述第一介电层露出，所述第二子电路板还包括第二介电层，所述第二线路图形嵌设在所述第二介电层内，所述第二线路图形的相背两侧均自所述第二介电层露出。

5.如权利要求1所述的电路板，其特征在于，所述电路板还包括第一防焊层及第二防焊层，所述第一防焊层形成在所述第一线路图形上，所述第二防焊层形成在所述第二线路图形上。

6.一种电路板制作方法，包括步骤：

制作第一子电路板及第二子电路板，所述第一子电路板包括第一线路图形，所述第二子电路板包括与所述第一线路图形对应的第二线路图形；

提供粘胶层，所述粘胶层内分散有电性独立的导电粒子；

堆叠所述第一子电路板、所述粘胶层及所述第二子电路板，所述粘胶层设置在所述第一子电路板与所述第二子电路板之间，所述第一线路图形与所述第二线路图形对应；及

施压使所述第一子电路板通过所述粘胶层与所述第二子电路板粘结，所述导电粒子刺破所述粘胶层并受压破裂，所述第一线路图形与所述第二线路图形通过所述粘胶层中的破裂的导电粒子电性连接形成所述电路板的线路图形，所述电路板的线路图形的厚度等于所述第一线路图形、所述粘胶层及所述第二线路图形的厚度之和。

7.如权利要求6所述的电路板制作方法，其特征在于，所述第一子电路板还包括第一介电层，所述第一线路图形嵌设在所述第一介电层中，所述第一线路图形的相背两侧均自所述第一介电层露出，所所述第一线路图形包括第一原铜层及第一镀铜层，所述第二子电路板还包括第二介电层，所述第二线路图形嵌设在所述第二介电层中，所述第二线路图形的相背两侧均自所述第二介电层露出，所述第二线路图形包括第二原铜层及第二镀铜层。

8.如权利要求7所述的电路板制作方法，其特征在于，制作所述第一子电路板及第二子电路板均包括步骤：

提供基板，包括铜箔层；

将所述铜箔层经影像转移及蚀刻处理形成线路图形的原铜层；

在所述线路图形的原铜层形成感光材料层，所述感光材料层覆盖所述线路图形的原铜层并填充所述线路图形原铜层之间的空隙；

将所述感光材料层制作形成介电层，并移除与所述线路图形的原铜层对应的部分所述感光材料层，以露出所述线路图形的原铜层；及

在露出的所述线路图形的原铜层上形成电镀层，得到所述线路图形。

9.如权利要求7所述的电路板制作方法，其特征在于，堆叠所述第一子电路板、所述粘胶层及所述第二子电路板时，将所述第一原铜层与所述第二原铜层相向设置，所述粘胶层夹设在所述第一原铜层与所述第二原铜层之间。

10.如权利要求7所述的电路板制作方法，其特征在于，堆叠所述第一子电路板、所述粘胶层及所述第二子电路板时，将所述第一原铜层与所述第二原铜层相向设置，所述粘胶层夹设在所述第一原铜层与所述第二原铜层之间。