CN107431076A - 成像元件及其制造方法和电子设备 - Google Patents

成像元件及其制造方法和电子设备 Download PDF

Info

Publication number
CN107431076A
CN107431076A CN201680012843.0A CN201680012843A CN107431076A CN 107431076 A CN107431076 A CN 107431076A CN 201680012843 A CN201680012843 A CN 201680012843A CN 107431076 A CN107431076 A CN 107431076A
Authority
CN
China
Prior art keywords
pixel
electrode
image
forming component
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680012843.0A
Other languages
English (en)
Other versions
CN107431076B (zh
Inventor
太田和伸
佐藤充
若野寿史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN107431076A publication Critical patent/CN107431076A/zh
Application granted granted Critical
Publication of CN107431076B publication Critical patent/CN107431076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

本技术涉及一种具有有机光电转换膜的背面照射型的成像元件及其制造方法和电子设备，通过该成像元件能够防止混色并能够确保动态范围。根据本技术一方面的成像元件包括设置在半导体基板的一侧的光电转换膜、形成在像素间区域中的像素分离部和将与光电转换膜中的通过光电转换获得的电荷相对应的信号传输到形成在半导体基板的另一侧的配线层的贯通电极，该贯通电极形成在像素间区域中。本技术适用于背面照射型的CMOS图像传感器。

Description

成像元件及其制造方法和电子设备
技术领域
本技术涉及一种成像元件及其制造方法和电子设备。特别地，本技术涉及一种可以防止混色并且可以确保动态范围的具有有机光电转换膜的背面照射型的成像元件及其制造方法和电子设备。
背景技术
已知一种用光从与半导体基板的形成有配线层的那侧相反的一侧对其进行照射的背面照射型的成像元件。专利文献1公开了通过将背面照射型的成像元件与具有光电转换功能的有机膜进行组合可以实现具有很少伪色和高分辨率的成像元件。
专利文献1中记载的成像元件具有其中有机光电转换膜层叠在半导体基板的背面(光入射侧)的上层中的结构。有机光电转换膜中的通过光电转换获得的电荷经由形成为穿透半导体基板的贯通电极传输到前表面的配线层。在配线层中设有诸如放大晶体管等读出元件。
专利文献2公开了通过在作为背面照射型的成像元件的像素之间的区域的像素间区域中嵌入绝缘膜来形成像素分离部的技术。通过对各像素进行电隔离，可以防止发生其中光和/或电子从相邻像素泄漏的所谓“混色”。
[引用文献列表]
[专利文献]
专利文献1：JP 2011-187544 A
专利文献2：JP 2013-175494 A
发明内容
[技术问题]
在使具有上述贯通电极的成像元件小型化的情况下，难以在成像特性之中同时实现防止混色和确保动态范围(电荷蓄积量)。如果在像素之间设置像素分离部以防止混色，则光电二极管的区域将变窄，并且不可能确保动态范围。
考虑到上述情况而完成了本技术。本技术的目的是在具有有机光电转换膜的背面照射型的成像元件中保证可以防止混色且可以确保动态范围。
[解决问题的方案]
根据本技术一方面的成像元件包括像素，所述像素各自具有：设置在半导体基板的一侧的光电转换膜，形成在像素间区域中的像素分离部，和将与所述光电转换膜中的通过光电转换获得的电荷相对应的信号传输到形成在所述半导体基板的另一侧的配线层的贯通电极，所述贯通电极形成在所述像素间区域中。
所述像素分离部和所述贯通电极可以形成为使得所述像素分离部的绝缘膜和覆盖所述贯通电极的外周的绝缘膜彼此接触。
所述贯通电极可以通过形成于元件分离部上的多晶硅电极与所述配线层中的读出元件连接，所述元件分离部形成在所述半导体基板中。
在所述多晶硅电极的上部可以设有硅化物。
在所述贯通电极和所述多晶硅电极之间可以设有高介电常数栅极绝缘膜。
在形成所述多晶硅电极时，可以通过在通孔中埋入作为所述多晶硅电极的材料的掺有杂质的多晶硅来形成所述贯通电极。
所述像素分离部可以形成为使得所述像素分离部的绝缘膜和覆盖所述贯通电极的外周的绝缘膜在所述一侧的处理时彼此接触。
由掺有杂质的多晶硅形成的所述贯通电极可以通过电极插头与所述光电转换膜的电极连接，以及在所述贯通电极和所述电极插头之间可以设有高介电常数栅极绝缘膜。
还可以设置有覆盖作为相位差检测像素的所述像素的光接收区域的一部分的遮光膜。在这种情况下，所述贯通电极的上端部可以形成为覆盖包括覆盖所述贯通电极的外周的绝缘膜的上侧的范围。
可以使用金属作为构成所述像素分离部的不与覆盖所述贯通电极的外周的绝缘膜接触的那部分的材料。
还可以设置有形成在所述像素分离部上的遮光膜。在这种情况下，所述贯通电极的上端部可以形成为覆盖用于覆盖所述贯通电极的外周的绝缘膜的上侧并与所述遮光膜分开。
在所述像素中的两个相邻像素之间的所述像素间区域中可以形成有多个所述贯通电极。
[发明的有益效果]
根据本技术，在具有有机光电转换膜的背面照射型的成像元件中可以防止混色且可以确保动态范围。
需要指出的是，这里记载的效果不一定是限制性的，并且可以获得本文所记载的任何效果。
附图说明
图1是示出了根据本技术实施方案的成像元件的构成例的图。
图2是像素的放大图。
图3是沿着图2的A-A线获取的成像元件的断面图。
图4是沿着图2的B-B线获取的成像元件的断面图。
图5是用于说明成像元件的第一制造方法的流程图。
图6是示出了在前表面处理步骤之后的半导体基板的状态的图。
图7是示出了在开口预处理之后的半导体基板的状态的图。
图8是示出了在干蚀刻之后的半导体基板的状态的图。
图9是示出了在去除抗蚀剂之后的半导体基板的状态的图。
图10是示出了在形成抗反射膜之后的半导体基板的状态的图。
图11是示出了在形成绝缘膜之后的半导体基板的状态的图。
图12是示出了在通孔形成预处理之后的半导体基板的状态的图。
图13是示出了在干蚀刻之后的半导体基板的状态的图。
图14是示出了在去除抗蚀剂之后的半导体基板的状态的图。
图15是示出了在形成贯通电极之后的半导体基板的状态的图。
图16是示出了在上端部形成预处理之后的半导体基板的状态的图。
图17是示出了在干蚀刻之后的半导体基板的状态的图。
图18是示出了在去除抗蚀剂之后的半导体基板的状态的图。
图19是示出了在其他背面处理步骤之后的半导体基板的状态的图。
图20是示出了像素的另一个构成例的图。
图21是示出了像素的又一个构成例的图。
图22是示出了成像元件的断面的变形例的图。
图23是示出了相位差检测像素的例子的图。
图24是示出了相位差检测像素的遮光膜的配置的例子的图。
图25是示出了成像元件的断面的变形例的图。
图26是示出了具有成像元件的电子设备的构成例的框图。
图27是示出了其中使用成像元件的使用例的图。
具体实施方式
下面，对用于实施本技术的方式进行说明。按以下顺序进行说明。
1.成像元件的构成例
2.像素的详细结构
3.第一制造方法
4.第二制造方法
5.贯通电极的配置的例子
6.变形例
<1.成像元件的构成例>
图1是示出了根据本技术实施方案的成像元件的构成例的图。
成像元件10是诸如互补金属氧化物半导体(CMOS)图像传感器等成像元件。成像元件10通过光学透镜接收来自被摄体的入射光、将接收到的光转换成电信号并输出像素信号。
如下所述，成像元件10是其中形成有配线层的表面是半导体基板的前表面并且光的照射从与前表面相对的背面发生的背面照射型的成像元件。构成成像元件10的各个像素在半导体基板的上层中设有具有光电转换功能的有机膜。
成像元件10包括像素阵列部21、垂直驱动电路22、列信号处理电路23、水平驱动电路24、输出电路25和控制电路26。
在像素阵列部21中，像素31配置成二维阵列。像素31具有作为光电转换元件的光电转换膜和光电二极管(PD)以及多个像素晶体管。
例如，垂直驱动电路22包括移位寄存器。垂直驱动电路22构造成通过将用于驱动像素31的脉冲供给到预定的像素驱动配线41而以行为单位驱动像素31。垂直驱动电路22以行为单位沿垂直方向顺次扫描像素阵列部21中的各个像素31，并且将与在各个像素31中获得的信号电荷相对应的像素信号通过垂直信号线42供给到列信号处理电路23。
列信号处理电路23基于像素31的各列来配置，并且以像素列为基础对从一行的像素31输出的信号进行处理。例如，列信号处理电路23执行诸如用于去除像素固有的固定模式噪声的相关双采样(CDS)以及模拟数字(AD)转换等信号处理。
例如，水平驱动电路24包括移位寄存器。通过顺次输出水平扫描脉冲，水平驱动电路24顺次选择列信号处理电路23，并将像素信号输出到水平信号线43。
输出电路25对来自各列信号处理电路23的通过水平信号线43供给的信号施加信号处理，并输出通过信号处理获得的信号。输出电路25可以仅执行缓冲，或者可以执行黑色电平调整、列变化校正以及各种数字信号处理等。
控制电路26向垂直驱动电路22、列信号处理电路23和水平驱动电路24输出时钟信号和控制信号，并控制各部的操作。
<2.像素的详细结构>
图2是像素31的放大图。
图2示出了作为两个相邻像素31的像素31-2和31-3的整体、与像素31-2相邻的像素31-1的一部分和与像素31-3相邻的像素31-4的一部分。图2中所示的结构不是直接出现在成像元件10的背面侧的结构，而是在该结构上层叠地设有诸如有机光电转换膜等结构。换句话说，图2不是像素31的平面图，而是示出了从背面侧观察到的像素31的预定层的结构的状态的图。虽然主要说明像素31-2周围的构成，但是该说明也适用于其他像素。
在作为像素31-2和与像素31-2相邻且在像素31-2的上侧的像素31之间的区域的像素间区域中，形成有像素分离部51A。像素分离部51A通过在具有预定深度和基本上恒定宽度的凹槽中设置绝缘膜等来构成。其他像素分离部也具有类似的构成。通过像素分离部51A，像素31-2和与像素31-2相邻且在像素31-2的上侧的像素31彼此电隔离。
类似地，在像素31-2和与像素31-2相邻且在像素31-2的下侧的像素31之间的像素间区域中形成有像素分离部51B。通过像素分离部51B，像素31-2和与像素31-2相邻且在像素31-2的下侧的像素31彼此电隔离。
在像素31-2和与像素31-2相邻且在像素31-2的左侧的像素31-1之间的像素间区域中，在上侧形成有像素分离部51C，在下侧形成有像素分离部51D，在像素分离部51C与像素分离部51D之间具有通孔52-1。通孔52-1的直径略大于像素分离部51C和51D的宽度。
如下所述，在通孔52-1中填充有电极材料，以形成贯通电极。贯通电极的外周被绝缘膜覆盖。形成在通孔52-1中的贯通电极是将与像素31-2的有机光电转换膜中的通过光电转换获得的电荷相对应的信号传输到像素31-2的配线层的电极。
在该例子中，一个像素31设有一种颜色(例如，绿色)的有机光电转换膜。一个像素31具有一个贯通电极。蓝光和红光由设置在半导体基板上的PD检测。
像素分离部51C和51D的绝缘膜以及覆盖形成在通孔52-1中的贯通电极的外周的绝缘膜形成为一体并彼此接触。通过像素分离部51C和51D以及覆盖形成在通孔52-1中的贯通电极的外周的绝缘膜，使像素31-2和在其左侧的像素31-1彼此电隔离。
在像素31-2和与像素31-2相邻且在像素31-2的右侧的像素31-3之间的像素间区域中，在上侧形成有像素分离部51E，在下侧形成有像素分离部51F，像素分离部51E与像素分离部51F之间具有通孔52-2。通孔52-2的直径略大于像素分离部51E和51F的宽度。
类似于通孔52-1，在通孔52-2中形成有其外周被绝缘膜覆盖的贯通电极。形成在通孔52-2中的贯通电极是将与像素31-3的有机光电转换膜中的通过光电转换获得的电荷相对应的信号传输到像素31-3的配线层的电极。
像素分离部51E和51F的绝缘膜以及覆盖形成在通孔52-2中的贯通电极的外周的绝缘膜形成为一体且彼此接触。通过像素分离部51E和51F以及覆盖形成在通孔52-2中的贯通电极的外周的绝缘膜，使像素31-2和在其右侧的像素31-3彼此电隔离。
在像素分离部51A、51C和51E上配置有遮光膜61-1，在像素分离部51B、51D和51F上配置有遮光膜61-2。
形成在通孔52-1中的贯通电极的上端部62-1的直径大于通孔52-1的直径。上端部62-1从上方覆盖用于覆盖形成在通孔52-1中的贯通电极的外周的绝缘膜，从而起到遮光膜的作用。
形成在通孔52-2中的贯通电极的上端部62-2的直径大于通孔52-2的直径。上端部62-2从上方覆盖用于覆盖形成在通孔52-2中的贯通电极的外周的绝缘膜，从而起到遮光膜的作用。
像素分离部51A～51F以及上端部62-1和62-2的内侧是像素31-2的光接收区域。需要指出的是，为了防止在贯通电极之间发生短路，遮光膜61-1和61-2与上端部62-1分开形成。类似地，遮光膜61-1和61-2与上端部62-2分开形成。
因此，在成像元件10中，在各像素的左侧和右侧的像素间区域中设有贯通电极。另外，像素分离部和在贯通电极的外周中的绝缘膜一起确保各像素与相邻像素电隔离。
通过各像素与相邻像素光学和电隔离，可以防止光或电子从相邻像素泄漏(混色)。
此外，通过使得贯通电极设置在各像素的像素间区域中，可以确保像素中的电子蓄积区域较宽，并且可以确保较宽的动态范围。在电子蓄积区域中设有PD。如果贯通电极设置在像素间区域以外的其他区域中，则PD的区域将相应变窄，并且动态范围将相应地变小。通过本技术的上述构成可以避免这种情况。
具体地，在作为具有有机光电转换膜的背面照射型的成像元件的成像元件10中，可以防止混色，并且可以确保动态范围。
图3是沿着图2的A-A线获取的成像元件10的断面图。
如图3所示，在构成光接收层103的半导体基板131的前面侧(图3的下侧)形成有配线层102和支撑基板101，并且在半导体基板131的背面侧(图3的上侧)形成有光电转换膜层104，在半导体基板131的背面侧和光电转换膜层104之间具有预定层。在光电转换膜层104上设有片上透镜105。
在配线层102中，在作为形成于半导体基板131中的元件分离部的浅沟槽隔离部(STI)173上形成有多晶硅电极121。在多晶硅电极121上配置有硅化物122，并且通过硅化物122和触头123使多晶硅电极121和配线124彼此连接。半导体基板131的浮动扩散部(FD)134通过触头125与配线124连接。在配线层102中设有复位晶体管126。
在图3中，作为配线层102的构成，虽然仅示出了用于将与在背面侧的有机光电转换膜152中获得的电荷相对应的信号传输到FD的构成，但是除了选择晶体管之外，实际上还设置了用于传输与硅基板中的PD中获得的电荷相对应的信号的构成。用于信号传输的构成包括传输晶体管、复位晶体管、放大晶体管和选择晶体管。
例如，光接收层103中的半导体基板131包括P型硅(Si)。在半导体基板131中埋设有PD 132和PD 133。例如，PD 132是主要接收蓝光并进行光电转换的光电转换元件。PD 133是主要接收红光并进行光电转换的光电转换元件。在半导体基板131的前表面侧形成有FD134。
在半导体基板131(的背面侧)上形成有抗反射膜141，在该抗反射膜上形成有绝缘膜142和143。
光电转换膜层104构造成其中有机光电转换膜152夹在上部电极151和下部电极153之间的层叠形式。向上部电极151施加电压，并且在有机光电转换膜152中产生的载流子朝向下部电极153侧移动。例如，有机光电转换膜152接收绿光并进行光电转换。例如，上部电极151和下部电极153各自包括诸如氧化铟锡(ITO)膜和氧化铟锌膜等透明导电膜。
关于颜色的组合，这里，有机光电转换膜152用于接收绿光，PD 132用于接收蓝光，PD 133用于接收红光，但是颜色的组合是任意的。例如，有机光电转换膜152可以用于接收红光或蓝光，PD 132和PD 133可以用于接收其他颜色的光。此外，除了有机光电转换膜152之外，还可以层叠吸收与有机光电转换膜152不同颜色的光并进行光电转换的另一层有机光电转换膜，并且硅中的PD可以仅设置成一层。
在像素间区域中，形成有穿透半导体基板131的通孔131A。在通孔131A中形成有贯通电极171，并且贯通电极171的外周被绝缘膜172覆盖。贯通电极171的上端部171A与下部电极153连接。另一方面，下端部与多晶硅电极121连接。在相对于通孔131A的半导体基板131的前表面侧，STI 173与通孔131A一体地形成。
位于像素31-1和像素31-2之间的通孔131A对应于图2的通孔52-1，并且形成在位于像素31-1和像素31-2之间的通孔131A中的贯通电极171的上端部171A对应于图2的上端部62-1。另外，位于像素31-2和像素31-3之间的通孔131A对应于图2的通孔52-2，并且形成在位于像素31-2和像素31-3之间的通孔131A中的贯通电极171的上端部171A对应于图2的上端部62-2。位于像素31-3和像素31-4之间的通孔131A对应于图2的通孔52-3，并且形成在位于像素31-3和像素31-4之间的通孔131A中的贯通电极171的上端部171A对应于图2的上端部62-3。
在具有这种结构的像素31中，在入射到半导体基板131的背面侧的光中，具有绿色波长的光在有机光电转换膜152中进行光电转换，并且通过光电转换获得的电荷蓄积在下部电极153侧。
下部电极153的电位变化通过贯通电极171传输到配线层102侧，并且将与电位变化相对应的电荷传输到FD 134。传输到FD 134的电荷量由复位晶体管126检测，并且由此检测到的与电荷量相对应的信号通过选择晶体管(未示出)等作为绿色像素信号输出到垂直信号线42。因此，贯通电极171通过多晶硅电极121与读出元件连接。
另一方面，具有蓝色波长的光主要在PD 132中进行光电转换，并且蓄积通过光电转换获得的电荷。另外，具有红色波长的光主要通过PD 133进行光电转换，并且蓄积通过光电转换获得的电荷。蓄积在PD 132和PD 133中的电荷响应于设置在配线层102中的传输晶体管(未示出)的接通被传输到相应的FD。与传输到各个FD的电荷量相对应的信号分别作为蓝色像素信号和红色像素信号通过放大晶体管和选择晶体管等输出到垂直信号线42。
图4是沿着图2的B-B线获取的成像元件10的断面图。与以上参照图3所述的构成相同的构成由与上述相同的附图标记表示。适当省略了重复说明。
在像素间区域中，形成有凹槽131B。在凹槽131B中填充有构成绝缘膜的材料，以构成像素分离部181。需要指出的是，也可以使用金属作为像素分离部181的不与覆盖贯通电极171的外周的绝缘膜172接触的那部分的材料。
形成在像素31-1和像素31-2之间的像素分离部181对应于图2的像素分离部51D。另外，形成在像素31-2和像素31-3之间的像素分离部181对应于图2的像素分离部51F。形成在像素31-3和像素31-4之间的像素分离部181对应于形成在图2的通孔52-3下面的像素分离部。在每个像素分离部181上形成有遮光膜182。
<3.第一制造方法>
下面，参照图5的流程图对包括具有如上构成的像素的成像元件10的第一制造方法进行说明。第一制造方法是其中在同一步骤中形成像素分离部用的凹槽和贯通电极用的通孔的方法。
在步骤S1中，进行前表面处理步骤。前表面处理步骤包括用于在半导体基板131的前表面上形成配线层102的处理以及用于接合支撑基板101的处理。在背面处理步骤之前，进行与现有背面照射型的成像元件的制造处理类似的处理。
图6是示出了在前表面处理步骤之后的半导体基板131的状态的图。
图6的A示出了从背面侧观察到的在右侧的图6的B中所示的虚线L2的水平处的一个像素31的外周的断面的状态。另一方面，图6的B示出了在左侧的图6的A中所示的虚线L1处两个像素31之间的像素间区域的断面的状态。为了便于说明，在图6的B中，省略了支撑基板101的图示，仅示出了配线层102的一部分构成。这也适用于后述的图7～18。
如图6的B所示，在前表面处理步骤之后，在P型掺杂半导体基板131的前表面上的像素间区域的位置处形成STI 173。在STI 173上形成多晶硅电极121。
多晶硅电极121的上表面可以用与SiO的蚀刻比高的硅化物122覆盖。硅化物122的材料的例子包括WSi、TiSi、CoSi2和NiSi。
在步骤S2中，进行开口预处理。开口预处理包括用于涂布抗蚀剂以使贯通电极用的通孔和像素分离部用的凹槽开口，然后进行曝光处理。抗蚀剂的涂布和曝光是按照如下方式进行的：如参照图2所说明的，贯通电极用的通孔的开口宽度大于像素分离部用的凹槽的开口宽度。
图7是示出了在开口预处理之后的半导体基板131的状态的图。如图7的B所示，根据贯通电极用的通孔和像素分离部用的凹槽布局，将抗蚀剂201涂布到半导体基板131的背面。
在步骤S3中，进行干蚀刻。这里，选择具有高微负载效应的蚀刻条件，使得具有较高数值孔径的区域被蚀刻得更深。例如，在具有低的等离子体加速电压和高的等离子体压力的蚀刻条件下，微负载效应得到提高。
图8是示出了在干蚀刻之后的半导体基板131的状态的图。如图8的A所示，贯通电极用的通孔131A和像素分离部用的凹槽131B在像素31的外周形成。作为具有高数值孔径的区域的通孔131A形成为如图8的B所示的从半导体基板131的背面穿透到STI 173，而凹槽131B形成为具有预定深度但不会穿透到半导体基板131的前表面的形状。
通孔131A和凹槽131B可以通过以下方法形成：用于形成通孔131A的区域初步被轻微蚀刻，随后，对用于形成通孔131A的区域和用于形成凹槽131B的区域进行蚀刻。
需要指出的是，虽然在图8的A中，凹槽131B形成为包围一个像素31的封闭形状，但是凹槽131B实际上形成为与相邻像素的像素分离部用的凹槽连续的形状。
在步骤S4中，去除抗蚀剂。图9是示出了在去除抗蚀剂201之后的半导体基板131的状态的图。
在步骤S5中，进行抗反射膜形成处理。抗反射膜形成处理是在半导体基板131的前表面上形成抗反射膜141的处理。抗反射膜141的形成通过使用诸如溅射法等具有高方向性的层叠方法来进行，使得材料不会层叠在通孔131A的底面和凹槽131B的底面上。抗反射膜141的材料的例子包括SiN、HfO和TaO。
图10是示出了在抗反射膜形成处理之后的半导体基板131的状态的图。如图10的B所示，材料没有堆积在通孔131A的底面上，并且在半导体基板131的前表面上形成了抗反射膜141。
在步骤S6中，进行绝缘膜形成处理。绝缘膜形成处理是在半导体基板131的前表面上(抗反射膜141上)以及通孔131A和凹槽131B的内部层叠SiO绝缘膜的处理。例如，通过作为具有良好掩埋性的方法的原子层沉积(ALD)方法来层叠绝缘膜。
例如，在形成贯通电极171时使用的诸如钨等材料进入在凹槽131B处的间隙中的情况下，在相邻像素的贯通电极171之间可能发生短路。通过采用具有良好掩埋性的方法在凹槽131B中埋入绝缘膜而不留下任何间隙可以防止这种问题的出现。
图11是示出了在绝缘膜形成处理之后的半导体基板131的状态的图。如图11的A所示，在通孔131A的内表面和凹槽131B的整个部分上形成SiO绝缘膜。如图11的B所示，SiO也堆积在了通孔131A的底面上。
在步骤S7中，进行通孔形成预处理。通孔形成预处理是对堆积在通孔131A的底面上的SiO进行蚀刻的预处理。
图12是示出了在通孔形成预处理之后的半导体基板131的状态的图。通过通孔形成预处理，通过光刻法形成具有仅在各通孔131A的附近开口的图案的抗蚀剂202。在这种情况下，难以将通孔131A内部的抗蚀剂曝光，因此使用负抗蚀剂进行图案化。
在步骤S8中，进行干蚀刻。这里，通过干蚀刻，去除通孔131A的底面上的SiO(在步骤S6中通过ALD方法等层叠的SiO和STI 173的SiO)。
在这种情况下，为了确保通孔131A附近的半导体基板131不被蚀刻，选择在SiO和抗反射膜141之间具有高选择性的蚀刻条件(使得SiO的蚀刻速率高并且抗反射膜141的蚀刻速率低的条件)。例如，选择使得等离子体电场弱并且通过化学反应来蚀刻大量成分的蚀刻条件。进行蚀刻直到通孔131A的底面上的SiO被去除并且多晶硅电极121暴露于通孔131A的内部。
图13是示出了在干蚀刻之后的半导体基板131的状态的图。如图13的B所示，通孔131A的底面上的SiO和通孔131A的开口部附近的SiO被去除。由于去除了包括STI 173的通孔131A的底面上的SiO，所以多晶硅电极121由此暴露于通孔131A的内部。为了降低贯通电极171和多晶硅电极121之间的接触电阻，可以在界面处形成薄的高k膜(高介电常数栅极绝缘膜)。
在步骤S9中，去除抗蚀剂。图14是示出了在去除抗蚀剂202之后的半导体基板131的状态的图。
在步骤S10中，进行贯通电极形成处理。贯通电极形成处理是将用于形成贯通电极171的电极材料填充到通孔131A中的处理。电极材料的例子包括TiN/W、TaN/Al和TaN/AlCu。
图15是示出了在贯通电极形成处理之后的半导体基板131的状态的图。如图15的A和B所示，诸如钨(W)等电极材料被填充到通孔131A中。
在步骤S11中，进行上端部形成预处理。上端部形成预处理是通过蚀刻形成上端部171A的预处理。
图16是示出了在上端部形成预处理之后的半导体基板131的状态的图。通过上端部形成预处理中的光刻，形成了具有覆盖贯通电极171的上侧的图案的抗蚀剂203。
需要指出的是，电极材料也可以用作用于形成像素间遮光膜的材料、用于形成相位差检测像素的遮光膜的材料或用于形成覆盖黑电平检测用的参考像素的遮光膜的材料。在这种情况下，在待配置各个遮光膜的位置处形成有抗蚀剂203。
在步骤S12中，进行干蚀刻。这里，通过干蚀刻，去除了其中不存在抗蚀剂203的区域中的电极材料。
图17是示出了在干蚀刻之后的半导体基板131的状态的图。如图17的B所示，去除半导体基板131的前表面上的电极材料中的被抗蚀剂203覆盖的电极材料的位置以外的位置处的那部分电极材料，以形成上端部171A。
在步骤S13中，去除抗蚀剂。图18是示出了在去除抗蚀剂203之后的半导体基板131的状态的图。
通过上述处理，在同一步骤中形成了通孔131A和凹槽131B，并且通过用预定的材料填充通孔131A和凹槽131B形成了贯通电极171和像素分离部181。
在步骤S14中，进行用于形成其他结构的其他背面处理步骤。通过其他背面处理步骤，在绝缘膜142上形成绝缘膜143，并且在绝缘膜143上形成光电转换膜层104。在光电转换膜层104上形成片上透镜105之后，完成了像素31的制造过程。图19是示出了在其他背面处理步骤之后的半导体基板131的状态的图。
通过如上所述的一系列处理，可以制造能够防止混色并且能够确保动态范围的具有有机光电转换膜的背面照射型的成像元件10。
<4.第二制造方法>
通孔131A和凹槽131B可以分别在不同的步骤中形成，而不是在同一步骤中形成。
在这种情况下，用于形成通孔131A的光刻和蚀刻以及用于形成凹槽131B的光刻和蚀刻分别进行。可以先形成通孔131A，或者可以先形成凹槽131B。
在不同的步骤中分别形成通孔131A和凹槽131B之后，对其进行诸如化学干蚀刻(CDE)等各向同性蚀刻，由此将通孔131A和凹槽131B连接在一起，并且各像素31可以与相邻的像素分离开。
<5.贯通电极的配置的例子>
图20是示出了像素31的另一个构成例的图。在图20所示的构成中，与以上参照图2所述的构成相同的构成由与上述相同的附图标记表示。
如图20所示，在两个相邻像素31之间的像素间区域中，也可以以对齐的方式形成像素31的各个贯通电极。
在图20的例子中，像素分离部51G形成为包围像素31-2和像素31-3。通过像素分离部51G，像素31-2和在上侧、下侧、左侧与其相邻的像素31彼此电隔离。另外，通过像素分离部51G，像素31-3和在上侧、下侧、右侧与其相邻的像素31彼此电隔离。
在像素31-2和像素31-3之间的像素间区域中，以对齐的方式形成通孔52-1和通孔52-2。在通孔52-1的上侧上形成有像素分离部51H，在通孔52-1和通孔52-2之间形成有像素分离部51I。此外，在通孔52-2的下侧形成有像素分离部51J。
形成在通孔52-1中的贯通电极是将与像素31-2的有机光电转换膜中的通过光电转换获得的电荷相对应的信号传输到像素31-2的配线层的电极。另外，形成在通孔52-2中的贯通电极是将与像素31-3的有机光电转换膜中的通过光电转换获得的电荷相对应的信号传输到像素31-3的配线层的电极。
像素分离部51H,51I,51J的绝缘膜和覆盖形成在通孔52-1和52-2中的贯通电极的外周的绝缘膜形成为一体并彼此连接。像素分离部51H,51I,51J的绝缘膜和覆盖形成在通孔52-1和52-2中的贯通电极的外周的绝缘膜使像素31-2和像素31-3彼此电隔离。
以这种方式，也可以在围绕像素31的四个侧面的像素间区域之一中形成有多个贯通电极。
图21是示出了像素31的又一个构成例的图。
尽管在图2的例子中，在各像素31的像素间区域中的纵向方向的大致中心位置处形成了贯通电极，但是也可以在像素间区域交叉的位置处形成贯通电极。
在图21的例子中，贯通电极形成在各像素31的四个角落处。在图21中的像素31-2和位于像素31-2的左下侧的像素31之间的像素间区域中形成有通孔52-1。形成在通孔52-1中的贯通电极是将与像素31-2的有机光电转换膜中的通过光电转换获得的电荷相对应的信号传输到像素31-2的配线层的电极。
另外，在像素31-3和位于像素31-3的左下侧的像素31之间的像素间区域中形成有通孔52-2。形成在通孔52-2中的贯通电极是将与像素31-3的有机光电转换膜中的通过光电转换获得的电荷相对应的信号传输到像素31-3的配线层的电极。
以这种方式，也可以在像素间区域交叉的位置处形成贯通电极。
<6.变形例>
变形例1
图22是示出了成像元件10的断面的变形例的图。在图22所示的构成中，与以上参照图3所述的构成相同的构成由与上述相同的附图标记表示。
在图22的例子中，贯通电极121A由掺有杂质的多晶硅形成。贯通电极121A与多晶硅电极121一体形成。贯通电极121A的外周被绝缘膜172覆盖。贯通电极121A通过电极插头211与下部电极153连接。
例如，贯通电极121A在前表面处理步骤中形成。具体地，在前表面处理步骤中，形成通孔131A，作为绝缘膜172的材料的SiO被埋入在通孔131A中。另外，在埋入通孔131A中的SiO中形成有贯通电极121A用的通孔。
在形成多晶硅电极121时，掺有杂质的多晶硅(其与多晶硅电极121用的材料相同)埋入在贯通电极121A用的通孔中，由此形成贯通电极121A。在形成贯通电极121A和多晶硅电极121之后，在前表面处理步骤中形成配线层102中的其他结构和支撑基板101。
在背面处理步骤中形成电极插头211。在背面处理步骤中，以上述方式形成凹槽131B，并且将绝缘膜埋入其中，由此形成像素分离部181。像素分离部181形成为使得像素分离部181的绝缘膜和覆盖贯通电极121A的外周的绝缘膜172彼此接触。
在像素分离部181之后以上述方式形成抗反射膜141和绝缘膜142之后，形成电极插头211用的凹槽，并且用于构成电极插头211的材料被埋入在凹槽中。用于电极插头211的材料的例子包括Ti/W和Ti/TiN/W。为了降低接触电阻，电极插头211可以由薄的高k膜和钨(W)的层叠结构形成。
在形成电极插头211之后，形成背面侧的其他构成，由此制造具有图22所示的像素31的成像元件10。
变形例2
对构成成像元件10的相位差检测像素进行说明。在像素间区域中具有贯通电极的上述像素也可以用作相位差检测像素。
图23是示出了相位差检测像素的例子的图。
彼此相邻对齐的像素31-11和像素31-12是相位差检测像素。作为相位差检测像素的像素31-11的光接收区域的整个部分的大约一半被遮光膜221覆盖。另外，像素31-12的光接收区域的整个部分的大约一半被遮光膜222覆盖。
图24是示出了相位差检测像素的遮光膜的配置的例子的图。
在图24的上部，基本上除了左右通孔131A的附近之外的像素31的光接收区域的整个部分的上半部都被遮光膜221覆盖。通孔131A的附近不能被遮光膜221遮光，并且在这种情况下，相位差检测性能劣化。
如箭头#1的前端所指示的，插头231,232(遮光膜)形成为覆盖左右通孔131A的附近。例如，插头231,232通过使用与贯通电极171相同的材料形成在上端部171A上。
图24中具有大致正方形形状的插头231形成为使得其中心位置偏离像素31的左侧贯通电极171的位置。另外，插头232形成为使得其中心位置偏离像素31的右侧贯通电极171的位置。插头231和232的位置是能够实现所期望的相位差检测性能的位置。
图25是示出了具有图24的像素31的成像元件10的断面的例子的图。在图25所示的构成中，与以上参照图3所示的构成相同的构成由与上述相同的附图标记表示。
在图25的例子中，遮光膜221形成在与贯通电极171的上端部171A相同的层中，以覆盖像素31-1的光接收区域的一部分。例如，遮光膜221在与形成贯通电极171相同的步骤中形成在与上端部171A间隔开的位置处。需要指出的是，在图25的例子中，上端部171A的形状与图3所示的形状不同。上端部171A的形状可以适当地改变。
在上端部171A上形成有插头231。插头231具有突出到形成有遮光膜221的像素31-1的那侧的形状。通过使上端部171A和遮光膜221之间的区域由插头231覆盖，可以防止光通过上端部171A和遮光膜221之间的区域进入像素31-1侧，并且可以防止相位差检测性能劣化。
电子设备的适用例
成像元件10通常可以安装在如具有光学透镜***等的相机模块、具有成像功能的便携式终端装置(例如，智能手机和平板型终端)或在图像读取部中使用成像元件的复印机等具有成像元件的电子设备上。
图26是示出了具有成像元件的电子设备的构成例的框图。
例如，图26的电子设备300是数位相机或摄像机的成像设备以及诸如智能手机或平板型终端等便携式终端装置等。
电子设备300包括成像元件10、数字信号处理(DSP)电路301、帧存储器302、显示部303、记录部304、操作部305和电源部306。DSP电路301、帧存储器302、显示部303、记录部304、操作部305和电源部306通过总线307相互连接。
成像元件10通过光学透镜***(未示出)从被摄体捕获入射光(图像光)、将在成像平面上聚焦以形成图像的入射光的量转换成以像素为单位的电信号并输出电信号作为像素信号。
DSP电路301是用于处理从成像元件10供给的信号的相机信号处理电路。帧存储器302以帧为单位临时保存由DSP电路301处理的图像数据。
例如，显示部303包括诸如液晶面板和有机电致发光(EL)面板等面板式显示装置，并且显示由成像元件10拍摄的视频或静止图像。记录部304将由成像元件10拍摄的视频或静止图像的图像数据记录在诸如半导体存储器和硬盘等记录介质上。
操作部305根据使用者的操作发出与电子设备300所具有的各种功能相关的操作指令。电源部306向各部供电。
图27是示出了成像元件10的使用例的图。
例如，成像元件10可以用于感测诸如可见光、红外光、紫外光和X射线等光的各种情况。具体地，如图27所示，成像元件10不仅可以用在其中如上述那样拍摄鉴赏用的图像的鉴赏领域的设备中，而且可以用在例如交通领域、家用电器领域、医疗或保健领域、安保领域、美容领域、运动领域或农业领域等的设备中。
具体地，如上所述，在鉴赏领域中，例如，成像元件10可以用在如数码相机、智能手机以及设有相机功能的移动电话等用于拍摄鉴赏用的图像的设备(例如，图26的电子设备300)中。
例如，在交通领域中，成像元件10可以用在为了诸如自动停车等安全驾驶以及识别驾驶员的状况等目的而用于交通用途的设备中，这些设备例如为用于拍摄汽车的前侧、后侧、周围环境、内部等的图像的车载传感器，用于监控运行车辆或道路的监控相机以及用于测量车间距离的距离测量传感器等。
例如，在家用电器领域，为了拍摄使用者的手势的图像并根据手势执行设备操作的目的，在用于家用电器的诸如电视机、冰箱和空调器等设备中可以使用成像元件10。另外，在医疗或保健领域，例如，在用于医疗或保健用途的诸如内窥镜和通过接收红外光来对血管进行造影的装置等设备中可以使用成像元件10。
在安保领域中，例如，在如用于安保的监视摄像机和用于个人认证的照相机等用于安保用途的装置中可以使用成像元件10。另外，在美容领域中，例如，在如用于拍摄皮肤图像的皮肤测量仪器和用于拍摄头皮图像的显微镜等用于美容用途的装置中可以使用成像元件10。
在运动领域中，例如，在如用于运动用途等的动作相机和可穿戴相机等用于运动用途的装置中可以使用成像元件10。此外，在农业领域，例如，在如用于监视田地和/或农产品的状况的相机等用于农业用途的设备中可以使用成像元件10。
需要指出的是，本技术的实施方案不限于上述实施方案，并且在不脱离本技术的主旨的范围的情况下，可以进行各种修改。
需要指出的是，这里记载的效果仅仅是示例性的，而不是限制性的，并且可以存在其他效果。
构成的组合的例子
本技术可以采取以下构成。
(1)一种成像元件，包括：
像素，所述像素各自具有：
设置在半导体基板的一侧的光电转换膜，
形成在像素间区域中的像素分离部，和
将与所述光电转换膜中的通过光电转换获得的电荷相对应的信号传输到形成在所述半导体基板的另一侧的配线层的贯通电极，所述贯通电极形成在所述像素间区域中。
(2)如(1)所述的成像元件，
其中，所述像素分离部和所述贯通电极形成为使得所述像素分离部的绝缘膜和覆盖所述贯通电极的外周的绝缘膜彼此接触。
(3)如(1)或(2)所述的成像元件，
其中，所述贯通电极通过形成于元件分离部上的多晶硅电极与所述配线层中的读出元件连接，所述元件分离部形成在所述半导体基板中。
(4)如(3)所述的成像元件，
其中，在所述多晶硅电极的上部设有硅化物。
(5)如(3)或(4)所述的成像元件，
其中，在所述贯通电极和所述多晶硅电极之间设有高介电常数栅极绝缘膜。
(6)如(3)或(4)所述的成像元件，
其中，在形成所述多晶硅电极时，通过在通孔中埋入作为所述多晶硅电极的材料的掺有杂质的多晶硅来形成所述贯通电极。
(7)如(6)所述的成像元件，
其中，所述像素分离部形成为使得所述像素分离部的绝缘膜和覆盖所述贯通电极的外周的绝缘膜在所述一侧的处理时彼此接触。
(8)如(6)或(7)所述的成像元件，
其中，由掺有杂质的多晶硅形成的所述贯通电极通过电极插头与所述光电转换膜的电极连接，以及
在所述贯通电极和所述电极插头之间设有高介电常数栅极绝缘膜。
(9)如(1)～(8)中任一项所述的成像元件，还包括：
覆盖作为相位差检测像素的所述像素的光接收区域的一部分的遮光膜，
其中，所述贯通电极的上端部形成为覆盖包括覆盖所述贯通电极的外周的绝缘膜的上侧的范围。
(10)如(1)～(9)中任一项所述的成像元件，
其中，使用金属作为构成所述像素分离部的不与覆盖所述贯通电极的外周的绝缘膜接触的那部分的材料。
(11)如(1)～(10)中任一项所述的成像元件，还包括：
形成在所述像素分离部上的遮光膜，
其中，所述贯通电极的上端部形成为覆盖用于覆盖所述贯通电极的外周的绝缘膜的上侧并与所述遮光膜分开。
(12)如(1)～(11)中任一项所述的成像元件，
其中，在所述像素中的两个相邻像素之间的所述像素间区域中形成有多个所述贯通电极。
(13)一种成像元件的制造方法，所述方法包括：
在半导体基板上形成包括配线层的结构的前表面处理步骤；和
所述半导体基板的背面处理步骤，所述背面处理步骤包括以下步骤：
形成用于在像素间区域中形成像素分离部的凹槽以及用于在所述像素间区域中形成贯通电极的通孔，所述贯通电极用于将与光电转换膜中的通过光电转换获得的电荷相对应的信号传输到所述配线层，
在所述凹槽中形成所述像素分离部，
在所述通孔中形成所述贯通电极，和
形成所述光电转换膜。
(14)如(13)所述的制造方法，
其中，所述凹槽和所述通孔在同一步骤中形成。
(15)如(13)所述的制造方法，
其中，所述凹槽和所述通孔在不同的步骤中形成。
(16)一种电子设备，包括：
包含透镜的光学部；
通过所述光学部接收入射到其上的光的成像元件，所述成像元件包括像素，所述像素各自具有：
设置在半导体基板的一侧的光电转换膜，
形成在像素间区域中的像素分离部，和
将与所述光电转换膜中的通过光电转换获得的电荷相对应的信号传输到形成在所述半导体基板的另一侧的配线层的贯通电极，所述贯通电极形成在所述像素间区域中；以及
对从所述成像元件输出的像素数据进行处理的信号处理部。
[附图标记列表]
10 成像元件
31 像素
131 半导体基板
171 贯通电极
181 像素分离部

Claims (16)

1.一种成像元件，包括：
像素，所述像素各自具有：
设置在半导体基板的一侧的光电转换膜，
形成在像素间区域中的像素分离部，和
将与所述光电转换膜中的通过光电转换获得的电荷相对应的信号传输到形成在所述半导体基板的另一侧的配线层的贯通电极，所述贯通电极形成在所述像素间区域中。
2.根据权利要求1所述的成像元件，
其中，所述像素分离部和所述贯通电极形成为使得所述像素分离部的绝缘膜和覆盖所述贯通电极的外周的绝缘膜彼此接触。
3.根据权利要求1所述的成像元件，
其中，所述贯通电极通过形成于元件分离部上的多晶硅电极与所述配线层中的读出元件连接，所述元件分离部形成在所述半导体基板中。
4.根据权利要求3所述的成像元件，
其中，在所述多晶硅电极的上部设有硅化物。
5.根据权利要求3所述的成像元件，
其中，在所述贯通电极和所述多晶硅电极之间设有高介电常数栅极绝缘膜。
6.根据权利要求3所述的成像元件，
其中，在形成所述多晶硅电极时，通过在通孔中埋入作为所述多晶硅电极的材料的掺有杂质的多晶硅来形成所述贯通电极。
7.根据权利要求6所述的成像元件，
其中，所述像素分离部形成为使得所述像素分离部的绝缘膜和覆盖所述贯通电极的外周的绝缘膜在所述一侧的处理时彼此接触。
8.根据权利要求6所述的成像元件，
其中，由掺有杂质的多晶硅形成的所述贯通电极通过电极插头与所述光电转换膜的电极连接，以及
在所述贯通电极和所述电极插头之间设有高介电常数栅极绝缘膜。
9.根据权利要求1所述的成像元件，还包括：
覆盖作为相位差检测像素的所述像素的光接收区域的一部分的遮光膜，
其中，所述贯通电极的上端部形成为覆盖包括覆盖所述贯通电极的外周的绝缘膜的上侧的范围。
10.根据权利要求1所述的成像元件，
其中，使用金属作为构成所述像素分离部的不与覆盖所述贯通电极的外周的绝缘膜接触的那部分的材料。
11.根据权利要求1所述的成像元件，还包括：
形成在所述像素分离部上的遮光膜，
其中，所述贯通电极的上端部形成为覆盖用于覆盖所述贯通电极的外周的绝缘膜的上侧并与所述遮光膜分开。
12.根据权利要求1所述的成像元件，
其中，在所述像素中的两个相邻像素之间的所述像素间区域中形成有多个所述贯通电极。
13.一种成像元件的制造方法，所述方法包括：
在半导体基板上形成包括配线层的结构的前表面处理步骤；和
所述半导体基板的背面处理步骤，所述背面处理步骤包括以下步骤：
形成用于在像素间区域中形成像素分离部的凹槽以及用于在所述像素间区域中形成贯通电极的通孔，所述贯通电极用于将与光电转换膜中的通过光电转换获得的电荷相对应的信号传输到所述配线层，
在所述凹槽中形成所述像素分离部，
在所述通孔中形成所述贯通电极，和
形成所述光电转换膜。
14.根据权利要求13所述的制造方法，
其中，所述凹槽和所述通孔在同一步骤中形成。
15.根据权利要求13所述的制造方法，
其中，所述凹槽和所述通孔在不同的步骤中形成。
16.一种电子设备，包括：
包含透镜的光学部；
通过所述光学部接收入射到其上的光的成像元件，所述成像元件包括像素，所述像素各自具有：
设置在半导体基板的一侧的光电转换膜，
形成在像素间区域中的像素分离部，和
将与所述光电转换膜中的通过光电转换获得的电荷相对应的信号传输到形成在所述半导体基板的另一侧的配线层的贯通电极，所述贯通电极形成在所述像素间区域中；以及
对从所述成像元件输出的像素数据进行处理的信号处理部。
CN201680012843.0A 2015-03-09 2016-02-25 成像元件及其制造方法和电子设备 Active CN107431076B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015045906 2015-03-09
JP2015-045906 2015-03-09
PCT/JP2016/055567 WO2016143531A1 (ja) 2015-03-09 2016-02-25 撮像素子及びその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
CN107431076A true CN107431076A (zh) 2017-12-01
CN107431076B CN107431076B (zh) 2021-05-14

Family

ID=56880132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012843.0A Active CN107431076B (zh) 2015-03-09 2016-02-25 成像元件及其制造方法和电子设备

Country Status (6)

Country Link
US (1) US20180240847A1 (zh)
JP (1) JP6800839B2 (zh)
KR (2) KR20230074836A (zh)
CN (1) CN107431076B (zh)
TW (1) TWI735428B (zh)
WO (1) WO2016143531A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851648A (zh) * 2015-07-16 2018-03-27 索尼半导体解决方案公司 固态摄像元件、制造方法和电子装置
CN110880519A (zh) * 2018-09-05 2020-03-13 三星电子株式会社 图像传感器
CN112640108A (zh) * 2018-07-26 2021-04-09 索尼公司 固态图像传感器、固态成像器件及制造固态图像传感器的方法
CN113167730A (zh) * 2018-11-26 2021-07-23 索尼半导体解决方案公司 用于检测生物物质的芯片、生物物质检测装置以及生物物质检测***

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6706482B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
TWI785618B (zh) 2016-01-27 2022-12-01 日商新力股份有限公司 固體攝像元件及電子機器
WO2018083990A1 (ja) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器
KR102379380B1 (ko) * 2017-01-19 2022-03-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 수광 소자, 촬상 소자, 및, 촬상 장치
WO2018180575A1 (ja) * 2017-03-31 2018-10-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器、並びに製造方法
JP7026336B2 (ja) * 2017-06-06 2022-02-28 パナソニックＩｐマネジメント株式会社 撮像装置、および、カメラシステム
EP3709359A4 (en) 2017-11-09 2021-05-26 Sony Semiconductor Solutions Corporation SEMICONDUCTOR IMAGING DEVICE AND ELECTRONIC DEVICE
CN111279484A (zh) * 2017-11-09 2020-06-12 索尼半导体解决方案公司 固态成像装置和电子设备
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
US10522579B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Light blocking layer for image sensor device
KR102506885B1 (ko) 2018-02-27 2023-03-06 삼성전자주식회사 이미지 센서
TWI834644B (zh) * 2018-05-18 2024-03-11 日商索尼半導體解決方案公司 攝像元件及電子機器
KR102643624B1 (ko) * 2018-06-07 2024-03-05 삼성전자주식회사 이미지 센서
TWI814902B (zh) * 2018-09-21 2023-09-11 日商索尼半導體解決方案公司 攝像裝置
TW202118279A (zh) 2019-09-06 2021-05-01 日商索尼股份有限公司 攝像元件及攝像裝置
KR20210044364A (ko) 2019-10-14 2021-04-23 삼성전자주식회사 이미지 센서
KR20220034973A (ko) * 2020-09-11 2022-03-21 삼성전자주식회사 이미지 센서
WO2022131090A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出システム、電子機器および移動体
US20240023353A1 (en) * 2020-12-16 2024-01-18 Sony Semiconductor Solutions Corporation Imaging device and imaging apparatus
WO2023079835A1 (ja) * 2021-11-05 2023-05-11 ソニーセミコンダクタソリューションズ株式会社 光電変換装置
TW202329435A (zh) * 2021-11-30 2023-07-16 日商索尼半導體解決方案公司 光檢測裝置、電子機器及光檢測系統

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110109776A1 (en) * 2009-11-10 2011-05-12 Fujifilm Corporation Imaging device and imaging apparatus
US20110272772A1 (en) * 2010-05-06 2011-11-10 Kabushiki Kaisha Toshiba Solid state imaging device
US20150001663A1 (en) * 2013-07-01 2015-01-01 Samsung Electronics Co., Ltd. Cmos image sensor
CN104380467A (zh) * 2012-06-27 2015-02-25 松下知识产权经营株式会社 固体摄像装置
WO2015025723A1 (ja) * 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5521312B2 (ja) * 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR20100063269A (ko) * 2008-12-03 2010-06-11 주식회사 동부하이텍 이미지센서 및 그 제조방법
JP5564847B2 (ja) * 2009-07-23 2014-08-06 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5671789B2 (ja) * 2009-08-10 2015-02-18 ソニー株式会社 固体撮像装置とその製造方法および撮像装置
JP5412316B2 (ja) * 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
JP5533046B2 (ja) * 2010-03-05 2014-06-25 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5680927B2 (ja) * 2010-10-01 2015-03-04 シャープ株式会社 可変抵抗素子、及び、不揮発性半導体記憶装置
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013016676A (ja) * 2011-07-05 2013-01-24 Sony Corp 固体撮像装置及びその製造方法、電子機器
JP2013070030A (ja) * 2011-09-06 2013-04-18 Sony Corp 撮像素子、電子機器、並びに、情報処理装置
JP2013128036A (ja) * 2011-12-19 2013-06-27 Sony Corp 撮像素子、撮像装置、並びに、製造装置および方法
JP2014011438A (ja) * 2012-07-03 2014-01-20 Toshiba Corp 半導体装置およびその製造方法
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme
JP2014078673A (ja) * 2012-09-20 2014-05-01 Sony Corp 固体撮像装置および固体撮像装置の製造方法ならびに電子機器
JP6221341B2 (ja) * 2013-05-16 2017-11-01 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US20200098819A1 (en) * 2015-05-28 2020-03-26 Semiconductor Components Industries, Llc Image sensors with heating effect and related methods
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110109776A1 (en) * 2009-11-10 2011-05-12 Fujifilm Corporation Imaging device and imaging apparatus
US20110272772A1 (en) * 2010-05-06 2011-11-10 Kabushiki Kaisha Toshiba Solid state imaging device
CN104380467A (zh) * 2012-06-27 2015-02-25 松下知识产权经营株式会社 固体摄像装置
US20150001663A1 (en) * 2013-07-01 2015-01-01 Samsung Electronics Co., Ltd. Cmos image sensor
WO2015025723A1 (ja) * 2013-08-19 2015-02-26 ソニー株式会社 固体撮像素子および電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851648A (zh) * 2015-07-16 2018-03-27 索尼半导体解决方案公司 固态摄像元件、制造方法和电子装置
CN107851648B (zh) * 2015-07-16 2022-08-16 索尼半导体解决方案公司 固态摄像元件、制造方法和电子装置
CN112640108A (zh) * 2018-07-26 2021-04-09 索尼公司 固态图像传感器、固态成像器件及制造固态图像传感器的方法
CN110880519A (zh) * 2018-09-05 2020-03-13 三星电子株式会社 图像传感器
CN113167730A (zh) * 2018-11-26 2021-07-23 索尼半导体解决方案公司 用于检测生物物质的芯片、生物物质检测装置以及生物物质检测***

Also Published As

Publication number Publication date
KR20170124548A (ko) 2017-11-10
JP6800839B2 (ja) 2020-12-16
CN107431076B (zh) 2021-05-14
WO2016143531A1 (ja) 2016-09-15
TW201703149A (zh) 2017-01-16
JPWO2016143531A1 (ja) 2017-12-28
KR20230074836A (ko) 2023-05-31
TWI735428B (zh) 2021-08-11
KR102536429B1 (ko) 2023-05-25
US20180240847A1 (en) 2018-08-23

Similar Documents

Publication Publication Date Title
CN107431076A (zh) 成像元件及其制造方法和电子设备
US11610924B2 (en) Solid-state imaging device capable of inhibiting peeling of fixed charge film, method of manufacturing the same, and electronic device
US10425624B2 (en) Solid-state image capturing device and electronic device
US9978786B2 (en) Solid-state image-capturing device and production method thereof, and electronic appliance
US10236311B2 (en) Solid-state imaging element and electronic device to improve quality of an image
CN105556674B (zh) 固体摄像装置
CN102446933B (zh) 固体摄像装置及其制造方法和电子设备
CN102196195B (zh) 固体摄像器件、其制造方法、其驱动方法及电子装置
CN103545335B (zh) 固态成像装置及其制造方法以及电子设备
WO2017018258A1 (ja) 固体撮像装置及び電子機器
CN107146850A (zh) 成像元件、层叠型成像元件、固态成像装置及其驱动方法
JP6947036B2 (ja) 撮像装置、電子機器
CN107615487A (zh) 成像元件、电子器件、制造设备以及制造方法
WO2016152577A1 (ja) 固体撮像装置および電子機器
WO2017138370A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US10656315B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic device
CN108701705A (zh) 固态成像元件及其制造方法和电子设备
WO2017145815A1 (ja) 撮像装置
TW201740547A (zh) 接觸阻抗減少
US20100148291A1 (en) Ultraviolet light filter layer in image sensors
WO2017010311A1 (ja) 固体撮像素子、製造方法、および電子機器
WO2023153300A1 (ja) 固体撮像素子および製造方法、並びに電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant