CN107346963A - 一种脉宽变换电路和延时电路 - Google Patents

一种脉宽变换电路和延时电路 Download PDF

Info

Publication number
CN107346963A
CN107346963A CN201710555722.7A CN201710555722A CN107346963A CN 107346963 A CN107346963 A CN 107346963A CN 201710555722 A CN201710555722 A CN 201710555722A CN 107346963 A CN107346963 A CN 107346963A
Authority
CN
China
Prior art keywords
nmos tube
pmos
drain electrode
connects
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710555722.7A
Other languages
English (en)
Other versions
CN107346963B (zh
Inventor
孔谋夫
陈华磊
张丙可
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710555722.7A priority Critical patent/CN107346963B/zh
Publication of CN107346963A publication Critical patent/CN107346963A/zh
Application granted granted Critical
Publication of CN107346963B publication Critical patent/CN107346963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00208—Layout of the delay element using FET's using differential stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明属于信号变换技术领域，具体的说是涉及一种脉宽变换电路和延时电路。本发明的基本原理是利用电容对电流源电路产生的恒定电流信号进行积分，采用需要进行脉宽变换的信号控制与电容并联的PMOS管的栅极，以控制电容电压的变化，并通过电压检测电路和整形电路，实现脉宽变换，同时由该脉宽变换电路衍生一种延时电路。本发明的有益效果是：电路结构简单，能够精确对脉宽进行调整，同时能采用小电容实现精准的长延时。

Description

一种脉宽变换电路和延时电路
技术领域
本发明属于电源技术领域，具体的说是涉及一种脉宽变换电路和延时电路。
背景技术
脉冲信号在目前的电子技术中的应用越来越广泛，常见的脉冲信号波形有方波、矩形波等，相对于连续信号，脉冲信号是在整个信号周期内短时间内发生的信号。脉冲信号宽度是脉冲信号的基本参数，即脉冲的时间宽度，通常用占空比即脉冲宽度在一个周期内的百分比来表示，其大小决定了加载至负载的电压有效值。在应用中，实际所提供的脉冲信号有时并不满足使用条件，这就需要对脉冲信号宽度进行变换，目前常用的方式，如将输入电压信号与锯齿波发生器输入到电压比较器，通过控制锯齿波的上升斜率即可得到不同占空比的脉冲信号，在实际应用中其电路整体结构复杂、功耗较大，并且控制精度较低。同时，对于集成电路中脉冲信号的延时电路，传统方法是采用RC延时单元，但当延时时间超过微秒级时，所需的电阻和电容值较大，不仅占用太大芯片面积，而且精度差。
发明内容
本发明的目的，是提出一种电路结构简单，并能够精确调整脉冲占空比的脉宽变换电路，以及根据该脉宽变换电路所衍生出的延时电路，该延时电路仅需皮法级的小电容便能精准地实现微秒级的长延时。
本发明的技术方案是：如图2所示，一种脉宽变换电路，其特征在于，包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M9、第四PMOS管M10、第五PMOS管M12、第六PMOS管M14、第一NMOS管M3、第二NMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第七NMOS管M11、第八NMOS管M13、第九NMOS管M15、第一电容C1和第一电阻R1；其中，
第一PMOS管M1的源极接电源VCC，其栅极与漏极互连；第二PMOS管M2的源极接电源，其栅极接第一PMOS管M1的漏极；
第一NMOS管M3的漏极接第一PMOS管M1的漏极，第一NMOS管M3的栅极接第二PMOS管M2的漏极；第二NMOS管M4的漏极和栅极接第二PMOS管M2的漏极；
第三NMOS管M5的漏极接第一NMOS管M3的源极，第三NMOS管M5的栅极接第二NMOS管M4的源极，第三NMOS管M5的源极通过第一电阻R1后接地；第四NMOS管M6的漏极和栅极接第二NMOS管M4的源极，第四NMOS管M6的源极接地；
第三PMOS管M9的源极接电源VCC，其栅极接外部输入信号Vin，其漏极接第一电容C1的一端，第一电容C1的另一端接电源VCC；
第五NMOS管M7的漏极接第三PMOS管M9漏极与第一电容C1的连接点，第五NMOS管M7的栅极接第二PMOS管M2的漏极；第六NMOS管M8的漏极接第五NMOS管M7的源极，第六NMOS管M8的栅极接第二NMOS管M4的源极，第六NMOS管M8的源极接地；
第四PMOS管M10的源极接电源，其栅极接第三PMOS管M9的漏极；第七NMOS管M11的漏极接第四PMOS管M10的漏极，第七NMOS管M11的栅极接第三PMOS管M9的漏极，第七NMOS管M11的源极接地；
第五PMOS管M12的源极接电源，其栅极接第四PMOS管M10的漏极；第八NMOS管M13的漏极接第五PMOS管M12的漏极，第八NMOS管M13的栅极接第四PMOS管M10的漏极，第八NMOS管M13的源极接地；
第六PMOS管M14的源极接电源，其栅极接第五PMOS管M12的漏极；第九NMOS管M15的漏极接第六PMOS管M14的漏极，第九NMOS管M15的栅极接第五PMOS管M12的漏极，第九NMOS管M15的源极接电源；
第六PMOS管M14漏极与第九NMOS管M15漏极的连接点为输出端输出目标信号V01。
如图4所示，本发明还提出了一种延时电路，其特征在于，包括第七PMOS管M18、第八PMOS管M19、第九PMOS管M16、第十PMOS管M26、第十一PMOS管M27、第十二PMOS管M29、第十三PMOS管M31、第十四PMOS管M33、第十五PMOS管M34、第十NMOS管M20、第十一NMOS管M21、第十二NMOS管M22、第十三NMOS管M23、第十四NMOS管M24、第十五NMOS管M25、第十六NMOS管M17、第十七NMOS管M28、第十八NMOS管M30、第十九NMOS管M32、第二十NMOS管M35、第二十一NMOS管M36、第二电容C2和第二电阻R2；其中，
第七PMOS管M18的源极接电源VCC，其栅极与漏极互连；第八PMOS管M19的源极接电源，其栅极接第七PMOS管M18的漏极；
第十NMOS管M20的漏极接第七PMOS管M18的漏极，第十NMOS管M20的栅极接第八PMOS管M19的漏极；第十一NMOS管M21的漏极和栅极接第八PMOS管M19的漏极；
第十二NMOS管M22的漏极接第十NMOS管M20的源极，第十二NMOS管M22的栅极接第十一NMOS管M21的源极，第十二NMOS管M22的源极通过第二电阻R2后接地；第十三NMOS管M23的漏极和栅极接第二NMOS管M4的源极，第十三NMOS管M23的源极接地；
第十四NMOS管M24的漏极通过第二电容C2后接电源VCC，其栅极接第八PMOS管M19的漏极；第十五NMOS管M25的漏极接第十四NMOS管M24的源极，第十五NMOS管M25的栅极接第十一NMOS管M21的源极，第十五NMOS管M25的源极接地；
第九PMOS管M16的源极接电源，第十六NMOS管M17的漏极接第九PMOS管M16的漏极，第十六NMOS管M17的源极接地；第九PMOS管M16和第十六NMOS管M17的栅极接外部输入信号Vin；
第十PMOS管M26的源极接电源，其栅极接第九PMOS管M16漏极与第十六NMOS管M17漏极的连接点，第十PMOS管M26的漏极接第二电容C2与第十四NMOS管M24漏极的连接点；
第十一PMOS管M27的源极接电源，其栅极接第二电容C2与第十四NMOS管M24漏极的连接点；第十七NMOS管M28的漏极接第十一PMOS管M27的漏极，第十七NMOS管M28的栅极接第二电容C2与第十四NMOS管M24漏极的连接点，第十七NMOS管M28的源极接地；
第十二PMOS管M29的源极接电源，第十八NMOS管M30的漏极接第十二PMOS管M29的漏极，第十八NMOS管M30的源极接地，第十二PMOS管M29和第十八NMOS管M30的栅极接第十一PMOS管M27漏极与第十七NMOS管M28的连接点；
第十三PMOS管M31的源极接电源，第十九NMOS管M32的漏极接第十三PMOS管M31的漏极，第十九NMOS管M32的源极接地，第十三PMOS管M31和第十九NMOS管M32的栅极接第十二PMOS管M29漏极与第十二PMOS管M29的连接点；
第十四PMOS管M33的源极接电源，其栅极接外部输入信号Vin，第十五PMOS管M34的源极接第十四PMOS管M33的漏极，第十五PMOS管M34的栅极接第十三PMOS管M31漏极与第十九NMOS管M32漏极的连接点；
第二十NMOS管M35的栅极接外部输入信号Vin，其源极接地；第二十一NMOS管M36的栅极接第十三PMOS管M31漏极与第十九NMOS管M32漏极的连接点，；第二十一NMOS管M36的源极接地；第二十NMOS管M35的漏极、第二十一NMOS管M36的漏极和第十五PMOS管M34的漏极的连接点为输出端输出目标信号V03。
上述延时电路是在脉宽变换电路的基础上提出的。
本发明的有益效果是：电路结构简单，能够精确对脉宽进行调整，同时能采用小电容实现精准的长延时。
附图说明
图1为本发明的脉宽变换电路原理框图；
图2为本发明的脉宽变换电路结构示意图；
图3为脉宽变换电路仿真示意图；
图4为本发明的延时电路结构示意图；
图5为延时电路仿真示意图；
图6为图4中Vo2与Vin进行“或非”运算得到Vo3的信号时序关系示意图；
图7为图4中Vo3与Vo1进行“或”运算得到Vo的原理示意图；
图8为图4中Vo3与Vo1进行“或”运算得到Vo的信号时序关系示意图；
图9为图4中Vo与Vin的时序延时示意图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明的基本原理是利用电容C1对电流源电路产生的恒定电流信号进行积分，采用需要进行脉宽变换的信号Vin控制与电容并联的PMOS管的栅极电压，以控制PMOS管的开启和关断；通过改变电容C1的大小和M7、M8晶体管的宽长比，从而控制在PMOS管关断时电压VC1的变化斜率，或者改变M10、M11晶体管的宽长比以改变反相器阈值电压，最终实现脉宽变换。
本发明的原理如图1所示，对照图2，其中晶体管M1-M6构成电流源产生电路，产生恒定的电流I1，当然该恒定电流产生电路可以用其他的电流源产生电路结构或采用双极型晶体管电流源产生电路代替；M7和M8构成电流镜，通过电流镜原理，可将电流I1按比例地镜像到I2，并通过电容C1对I2积分；采用需要进行脉宽变换的信号Vin控制与电容C1并联的晶体M9，M7和M8构成的反相器组成积分电压检测和波形变换电路，M12、M13和M14和M15构成的两个反相器组成信号整形输出电路。
本发明的工作原理是：
当采用需要进行脉宽变换的信号Vin为低电平时，PMOS管M9导通，Vc1的值为约VCC，Vo1输出为低电平；
当Vin为高电平时，M9关断，由于电容两端的电压不能突破，此时Vo1输出仍为低电平，同时恒定电流I2对电容进行积分，随着时间的推移，电容两端的电压会增加，Vc1的值会降低，当Vc1降低至反相器的阈值电压时，输出发生跳变，输出由低电平变为高电平。
脉宽变换电路的仿真结果如图3所示，从图中可以看出，需要进行脉宽变换的信号Vin(脉宽约10us)在经过该电路处理后，其输出信号Vo1脉宽发生了改变(脉宽约5us)，且脉冲的宽度，可以通过改变电流镜的电路的参数(M7和M8宽长比)，即I2的大小及电容值的大小来精确调整。
如图4所示，基于如图2所示的脉宽变换电路，本发明还提出一种新型延时电路。采用同样的电路结构，再将Vin经过M16和M17构成的反相器后用于控制C2，同样地在Vo2端得到一个脉宽变化后的信号Vo2。电路及仿真结果分别如图4和5所示。其中图4中的M33-M36为“或非”运算电路。再将所得到的Vo2与Vin采用图4中M33-M36构成的“或非”运算电路进行“或非”运算得到Vo3，图6给出了Vo3的仿真结果，并同时示出了与各信号的时序关系。通过观察Vo3、Vo1与Vin的关系，只需将Vo3与Vo1进行“或”运算，便可得到相对于Vin延时了的信号Vo，其中的“或”运算如图7所示。图9给出了Vo与Vin的时序延时关系，Vo与Vin相比，延时了5us。延时时间的大小以及Vo与Vin的脉宽是否完全一致，可以通过改变图2和图4中电流镜的电路的参数(M7与M8、M24与M25的宽长比)，即I2、I4的大小、电容C1和C2的大小、晶体管M10和M11以及M27和M28的宽长比来精确调整，电容C1和C2通常均为皮法(pF)量级，能集成于集成电路中而不用占用大面积。
最后应当说明的是，以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照较佳实施例对本发明进行了详细的说明，但所属领域的普通技术人员应当理解，依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (2)

1.一种脉宽变换电路，其特征在于，包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M9、第四PMOS管M10、第五PMOS管M12、第六PMOS管M14、第一NMOS管M3、第二NMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第六NMOS管M8、第七NMOS管M11、第八NMOS管M13、第九NMOS管M15、第一电容C1和第一电阻R1；其中，
第一PMOS管M1的源极接电源VCC，其栅极与漏极互连；第二PMOS管M2的源极接电源，其栅极接第一PMOS管M1的漏极；
第一NMOS管M3的漏极接第一PMOS管M1的漏极，第一NMOS管M3的栅极接第二PMOS管M2的漏极；第二NMOS管M4的漏极和栅极接第二PMOS管M2的漏极；
第三NMOS管M5的漏极接第一NMOS管M3的源极，第三NMOS管M5的栅极接第二NMOS管M4的源极，第三NMOS管M5的源极通过第一电阻R1后接地；第四NMOS管M6的漏极和栅极接第二NMOS管M4的源极，第四NMOS管M6的源极接地；
第三PMOS管M9的源极接电源VCC，其栅极接外部输入信号Vin，其漏极接第一电容C1的一端，第一电容C1的另一端接电源VCC；
第五NMOS管M7的漏极接第三PMOS管M9漏极与第一电容C1的连接点，第五NMOS管M7的栅极接第二PMOS管M2的漏极；第六NMOS管M8的漏极接第五NMOS管M7的源极，第六NMOS管M8的栅极接第二NMOS管M4的源极，第六NMOS管M8的源极接地；
第四PMOS管M10的源极接电源，其栅极接第三PMOS管M9的漏极；第七NMOS管M11的漏极接第四PMOS管M10的漏极，第七NMOS管M11的栅极接第三PMOS管M9的漏极，第七NMOS管M11的源极接地；
第五PMOS管M12的源极接电源，其栅极接第四PMOS管M10的漏极；第八NMOS管M13的漏极接第五PMOS管M12的漏极，第八NMOS管M13的栅极接第四PMOS管M10的漏极，第八NMOS管M13的源极接地；
第六PMOS管M14的源极接电源，其栅极接第五PMOS管M12的漏极；第九NMOS管M15的漏极接第六PMOS管M14的漏极，第九NMOS管M15的栅极接第五PMOS管M12的漏极，第九NMOS管M15的源极接电源；
第六PMOS管M14漏极与第九NMOS管M15漏极的连接点为输出端输出目标信号VO1。
2.一种延时电路，其特征在于，包括第七PMOS管M18、第八PMOS管M19、第九PMOS管M16、第十PMOS管M26、第十一PMOS管M27、第十二PMOS管M29、第十三PMOS管M31、第十四PMOS管M33、第十五PMOS管M34、第十NMOS管M20、第十一NMOS管M21、第十二NMOS管M22、第十三NMOS管M23、第十四NMOS管M24、第十五NMOS管M25、第十六NMOS管M17、第十七NMOS管M28、第十八NMOS管M30、第十九NMOS管M32、第二十NMOS管M35、第二十一NMOS管M36、第二电容C2和第二电阻R2；其中，
第七PMOS管M18的源极接电源VCC，其栅极与漏极互连；第八PMOS管M19的源极接电源，其栅极接第七PMOS管M18的漏极；
第十NMOS管M20的漏极接第七PMOS管M18的漏极，第十NMOS管M20的栅极接第八PMOS管M19的漏极；第十一NMOS管M21的漏极和栅极接第八PMOS管M19的漏极；
第十二NMOS管M22的漏极接第十NMOS管M20的源极，第十二NMOS管M22的栅极接第十一NMOS管M21的源极，第十二NMOS管M22的源极通过第二电阻R2后接地；第十三NMOS管M23的漏极和栅极接第二NMOS管M4的源极，第十三NMOS管M23的源极接地；
第十四NMOS管M24的漏极通过第二电容C2后接电源VCC，其栅极接第八PMOS管M19的漏极；第十五NMOS管M25的漏极接第十四NMOS管M24的源极，第十五NMOS管M25的栅极接第十一NMOS管M21的源极，第十五NMOS管M25的源极接地；
第九PMOS管M16的源极接电源，第十六NMOS管M17的漏极接第九PMOS管M16的漏极，第十六NMOS管M17的源极接地；第九PMOS管M16和第十六NMOS管M17的栅极接外部输入信号Vin；
第十PMOS管M26的源极接电源，其栅极接第九PMOS管M16漏极与第十六NMOS管M17漏极的连接点，第十PMOS管M26的漏极接第二电容C2与第十四NMOS管M24漏极的连接点；
第十一PMOS管M27的源极接电源，其栅极接第二电容C2与第十四NMOS管M24漏极的连接点；第十七NMOS管M28的漏极接第十一PMOS管M27的漏极，第十七NMOS管M28的栅极接第二电容C2与第十四NMOS管M24漏极的连接点，第十七NMOS管M28的源极接地；
第十二PMOS管M29的源极接电源，第十八NMOS管M30的漏极接第十二PMOS管M29的漏极，第十八NMOS管M30的源极接地，第十二PMOS管M29和第十八NMOS管M30的栅极接第十一PMOS管M27漏极与第十七NMOS管M28的连接点；
第十三PMOS管M31的源极接电源，第十九NMOS管M32的漏极接第十三PMOS管M31的漏极，第十九NMOS管M32的源极接地，第十三PMOS管M31和第十九NMOS管M32的栅极接第十二PMOS管M29漏极与第十二PMOS管M29的连接点；
第十四PMOS管M33的源极接电源，其栅极接外部输入信号Vin，第十五PMOS管M34的源极接第十四PMOS管M33的漏极，第十五PMOS管M34的栅极接第十三PMOS管M31漏极与第十九NMOS管M32漏极的连接点；
第二十NMOS管M35的栅极接外部输入信号Vin，其源极接地；第二十一NMOS管M36的栅极接第十三PMOS管M31漏极与第十九NMOS管M32漏极的连接点，；第二十一NMOS管M36的源极接地；第二十NMOS管M35的漏极、第二十一NMOS管M36的漏极和第十五PMOS管M34的漏极的连接点为输出端输出目标信号V03。
CN201710555722.7A 2017-07-10 2017-07-10 一种脉宽变换电路和延时电路 Active CN107346963B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710555722.7A CN107346963B (zh) 2017-07-10 2017-07-10 一种脉宽变换电路和延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710555722.7A CN107346963B (zh) 2017-07-10 2017-07-10 一种脉宽变换电路和延时电路

Publications (2)

Publication Number Publication Date
CN107346963A true CN107346963A (zh) 2017-11-14
CN107346963B CN107346963B (zh) 2019-06-04

Family

ID=60257642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710555722.7A Active CN107346963B (zh) 2017-07-10 2017-07-10 一种脉宽变换电路和延时电路

Country Status (1)

Country Link
CN (1) CN107346963B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010148289A (ja) * 2008-12-19 2010-07-01 Fujitsu Ten Ltd スイッチングレギュレータ回路
CN102369669A (zh) * 2009-04-02 2012-03-07 高通股份有限公司 用于非重叠时钟产生的技术
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路
CN105811923A (zh) * 2016-02-29 2016-07-27 中国电子科技集团公司第五十八研究所 一种时钟占空比调整电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010148289A (ja) * 2008-12-19 2010-07-01 Fujitsu Ten Ltd スイッチングレギュレータ回路
CN102369669A (zh) * 2009-04-02 2012-03-07 高通股份有限公司 用于非重叠时钟产生的技术
CN104270122A (zh) * 2014-09-16 2015-01-07 中国科学院微电子研究所 一种占空比校正电路
CN105811923A (zh) * 2016-02-29 2016-07-27 中国电子科技集团公司第五十八研究所 一种时钟占空比调整电路

Also Published As

Publication number Publication date
CN107346963B (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
CN103036538A (zh) 校准比较器失调电压的电路及其方法
CN104113041B (zh) 一种用于以太网供电的欠压保护电路
CN105897269A (zh) 一种基于忆阻器的模数转换电路及转换方法
CN108322199A (zh) 一种动态比较方法
CN106100293A (zh) 应用于压电整流器的电流检测电路及压电整流器
CN204886695U (zh) 一种电荷泵电路
CN108809145A (zh) 一种最大功率点跟踪控制压电能量获取电路
CN206684607U (zh) 脉冲发生器电路
CN203775300U (zh) 一种适用于摄像机的电流环控制电路
CN109672408A (zh) 一种低功耗快速起振可编程的晶体振荡器电路
CN107346963A (zh) 一种脉宽变换电路和延时电路
CN104993816B (zh) 倍压电路
CN203708204U (zh) 一种新型脉冲形成网络
CN207440170U (zh) 一种基于模拟乘法器用于交流电源的有效功率测量装置
CN203249633U (zh) 一种频率电压转换电路
CN106371495A (zh) 用于微能量获取的mppt控制电路及能量获取电路
CN102497125B (zh) 基于fpga的光伏逆变控制装置及无模型控制方法
CN208445478U (zh) 一种升压型dc-dc超低压冷启动电路
CN104485131B (zh) 电压产生电路和存储器
CN106849922A (zh) 一种可调延时电路
CN105790574B (zh) 一种电压倍增电路
CN203457106U (zh) 一种低功耗晶体振荡器整形电路
CN107612317A (zh) 一种电荷泵电路
CN204271895U (zh) 一种自举电路
CN203552172U (zh) 单片机及其片内上电复位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant