CN108322199A - 一种动态比较方法 - Google Patents

一种动态比较方法 Download PDF

Info

Publication number
CN108322199A
CN108322199A CN201810176369.6A CN201810176369A CN108322199A CN 108322199 A CN108322199 A CN 108322199A CN 201810176369 A CN201810176369 A CN 201810176369A CN 108322199 A CN108322199 A CN 108322199A
Authority
CN
China
Prior art keywords
switch
phase
dynamic
input
offset voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810176369.6A
Other languages
English (en)
Other versions
CN108322199B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Mengtao
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201810176369.6A priority Critical patent/CN108322199B/zh
Publication of CN108322199A publication Critical patent/CN108322199A/zh
Application granted granted Critical
Publication of CN108322199B publication Critical patent/CN108322199B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及集成电路设计领域，具体涉及一种动态比较方法；CAL＝1，动态差分比较电路的输入端输入共模电平，Von和Vop其中一端输出高电平另一端输出低电平；Von＝1，与门AND1的输出控制开关SW31打开，SW33相当于一个虚拟开关对SW31进行补偿，电流源对C31充电，M32栅极电位上升；每过一个时钟周期M32的栅极电位上升一个台阶；当M32栅极电位上升到一定程度时，M31和M32分别对动态差分比较电路的失调电压进行补偿，导致Von＝0，AND2的输出控制开关SW32打开，SW33对SW32进行补偿；C31通过电流源对地放电，M32栅极电位下降，节点CH处的电位稳定在这个跳变点附近；该方法具有较低的失调电压和功耗。

Description

一种动态比较方法
本申请是发明专利申请《一种具有失调补偿的动态比较器》的分案申请。
原案申请日：2016-01-20。
原案申请号：2016100365847。
原案发明名称：一种具有失调补偿的动态比较器。
技术领域
本发明涉及集成电路设计领域，具体涉及一种动态比较方法。
背景技术
随着无线通信技术的快速发展，采用便携电池工作的可穿戴式设备越来越多，因而不断研发高精度、低功耗的集成电路技术是便携式电子***的迫切需要。降低电源电压并减小工艺的特征尺寸是减小功耗的主要方式之一，但是电源电压的降低将导致电路各项性能指标的恶化，工艺角的相对变化量也随之不断增大。这些问题限制着模数转换器的转换精度和功耗的进一步提升。在模数转换器中比较器所消耗的功耗是比较大的。出于低功耗的需要，采用动态电路则能很好地解决功耗过大的问题，但是传统的动态比较器一般会加入前置预放大器，而不是全动态电路，失调电压较大，这样势必会消耗较大的功耗，对于整个模数转换器的精度有较大的影响。
发明内容
本发明所要解决的是传统动态比较器的失调电压较大，而对整个模数转换器的精度产生较大影响的问题，提供一种动态比较方法。
为解决上述问题，本发明是通过以下技术方案实现的：
一种具有失调补偿的动态比较器，包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路、时钟控制电路、第一开关SW11、第二开关SW121、第三开关SW13、第四开关SW14和第五开关SW15；
时钟控制电路的时钟输入端连接外部输入的时钟信号CLK；时钟控制电路的同相控制电位输出端输出同相控制电位信号CAL，时钟控制电路的反相控制电位输出端输出反相控制电位信号CAL；
基于逐次逼近逻辑的失调电压校正电路的时钟输入端连接外部输入的时钟信号CLK；基于逐次逼近逻辑的失调电压校正电路的控制电位输入端连接同相控制电位信号CAL；基于逐次逼近逻辑的失调电压校正电路的参考输入端连接参考电压Vb；基于逐次逼近逻辑的失调电压校正电路的同相输入端连接同相输出信号Von；基于逐次逼近逻辑的失调电压校正电路的反相输入端连接反相输出信号Vop；基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端输出同相补偿信号Din；基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端输出反相补偿信号Dip；
动态差分比较电路的时钟输入端连接外部输入的时钟信号CLK；动态差分比较电路的同相输入端同时连接第一开关SW11和第三开关SW13的其中一端，第一开关SW11的另一端连接外部输入的同相输入信号Vin，第三开关SW13的另一端连接外部输入的共模信号Vcm；动态差分比较电路的反相输入端同时连接第二开关SW12和第五开关SW15的其中一端，第二开关SW12的另一端连接外部输入的反相输入信号Vip，第五开关SW15的另一端连接外部输入的共模信号Vcm；第四开关SW14的一端连接动态差分比较电路的同相输入端，另一端连接动态差分比较电路的反相输入端；第一开关SW11和第二开关SW12的控制端连接反相控制电位信号CAL，第三开关SW13、第四开关SW14和第五开关SW15的控制端连接同相控制电位信号CAL；动态差分比较电路的同相补偿输入端连接同相补偿信号Din；动态差分比较电路的反相补偿输入端连接同相补偿信号Dip；动态差分比较电路的同相输出端输出同相输出信号Von；动态差分比较电路的反相输出端输出反相输出信号Vop。
上述方案中，动态差分比较电路包括动态比较器和锁存比较器；动态比较器的同相输入端和反相输入端分别形成动态差分比较电路的同相输入端和反相输入端；动态比较器的同相输出端和锁存比较器的同相输入端相连，并形成动态差分比较电路的同相补偿输入端；动态比较器的反相输出端和锁存比较器的反相输入端相连，并形成动态差分比较电路的反相补偿输入端；动态比较器的时钟输入端形成动态差分比较电路的时钟输入端；锁存比较器的同相输出端和反相输出端分别形成动态差分比较电路同相输出端和反相相输出端。
上述方案中，基于逐次逼近逻辑的失调电压校正电路包括第一晶体管M31、第二晶体管M32、第一电容C31、第六开关SW31、第七开关SW32、第八开关SW33、第一电流源Icp1、第二电流源Icp2、第一与门AND1、第二与门AND2和反相器NOT1；
第一晶体管M31的栅极形成基于逐次逼近逻辑的失调电压校正电路的参考输入端；第一晶体管M31的源极形成基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端；第一晶体管M31的漏极接地；第二晶体管M32的源极形成基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端；第二晶体管M32的漏极接地；第二晶体管M32的栅极连接第一电容C31的上极板、第六开关SW31的一端、第七开关SW32的一端和第八开关SW33的两端；第一电容C31的下极板接地；第六开关SW31的另一端连接第一电流源Icp1的一端，第一电流源Icp1的另一端接电源；第七开关SW32的另一端连接第二电流源Icp2的一端，第二电流源Icp2的另一端接地；
第六开关SW31的控制端连接第一与门AND1的输出端；第七开关SW32的控制端连接第二与门AND2输出端；第八开关SW33的控制端连接反相器NOT1的输出端；第一与门AND1的一个输入端和第二与门AND2的一个输入端共同形成基于逐次逼近逻辑的失调电压校正电路的控制电位输入端；第一与门AND1的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的同相输入端；第二与门AND2的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的反相输入端；反相器NOT1的输入端形成基于逐次逼近逻辑的失调电压校正电路的时钟输入端。
上述方案中，第六开关SW31的宽长比和第七开关SW32的宽长比相等，第八开关SW33的宽长比为第六开关SW31宽长比的二分之一。
动态比较方法如下：
当CAL＝1时，动态差分比较电路的输入端输入共模电平，基于逐次逼近逻辑的失调电压校正电路输出的失调电压经过动态差分比较电路后输出端Von和Vop其中一端输出高电平另一端输出低电平。
当Von＝1时，基于逐次逼近逻辑的失调电压校正电路的与门AND1的输出控制开关SW31打开，同时开关SW33相当于一个虚拟开关对SW31进行补偿，电流源对电容C31充电，晶体管M32栅极电位上升。每过一个时钟周期晶体管M32的栅极电位上升一个台阶。当晶体管M32栅极电位上升到一定程度的时候，因为晶体管M32和晶体管M31的栅极存在电压差，晶体管M31和晶体管M32分别对动态差分比较电路的失调电压进行补偿。从而会导致Von＝0，与门AND2的输出控制开关SW32打开，同时开关SW33相当于一个虚拟开关对SW32进行补偿。电容C31通过电流源对地放电，晶体管M32栅极电位下降。节点CH处的电位稳定在这个跳变点附近。基于逐次逼近逻辑的失调电压校正电路降低了动态差分比较电路的***失调电压，失调电压只由基于逐次逼近逻辑的失调电压校正电路的精度决定。电容C31充放电的速度决定基于逐次逼近逻辑的失调电压校正电路的精度，放电速度越慢晶体管M32栅极电位的上升和下降就越慢，从而检测出来的节点CH处的电位越准确。
与现有技术相比，本发明采用的失调校正技术，无须增加前置预放大器，使得整个电路的全部为动态电路，有效地减小了功耗；此外，通过失调电压校正电路的关键位置的开关增加虚拟开关进行补偿，能够有效降低失调电压，提高整个电路的精度。
附图说明
图1为一种具有失调补偿的动态比较器的原理图。
图2为图1中动态差分比较电路的原理图。
图3为图1中基于逐次逼近逻辑的失调电压校正电路的原理图。
具体实施方式
下面通过实施例，结合附图，对本发明的技术方案作进一步的具体说明。
一种具有失调补偿的动态比较器，如图1所示，其主要包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路和时钟控制电路。
动态差分比较电路同相输入端Vn用于连接开关SW11、SW13和SW14，反相输入端Vp用于连接开关SW12、SW14和SW15，开关SW11的另一端用于连接输入信号Vin，开关SW12的另一端用于连接Vip，开关SW13和开关SW15的另一端用于连接共模信号Vcm。开关SW11和开关SW12受控于控制信号CAL，开关SW13、SW14和SW15受控于控制信号CAL。
动态差分比较电路的时钟输入端用于连接时钟信号CLK，补偿信号输入端用于连接基于逐次逼近逻辑的失调电压校正电路输出信号Din和Dip。动态差分比较电路的输出端Von和Vop用于连接基于逐次逼近逻辑的失调电压校正电路输入端。在本发明优选实施例中，动态差分比较电路，如图2所示，动态比较器输入端分别用于连接Vn和Vp，控制端用于连接时钟信号CLK，输出端分别用于连接锁存比较器的输入端Din和Dip。锁存比较器的输入端用于连接动态比较器的输出端Din和Dip，输出端分别用于连接信号Von和Vop。
基于逐次逼近逻辑的失调电压校正电路的参考输入端用于连接参考电压Vb，时钟控制输入端用于连接输入信号CLK，控制电位输入端用于连接时钟控制电路输出端CAL。时钟输入端用于连接时钟信号CLK。时钟控制电路输入端用于连接时钟信号CLK，输出端CAL用于校正电路和开关SW13、SW14和SW15。输出端CAL用于连接开关SW11和SW12。在本发明优选实施例中，基于逐次逼近逻辑的失调电压校正电路，如图3所示，包括晶体管M31栅极用于连接共模电平Vb，源极用于连接Din，漏极接地。晶体管M32栅极用于连接电容C31上极板节点CH，源极用于连接Dip，漏极接地。电容C31上极板用于连接节点CH，下极板接地。开关SW31一端用于连接节点CH，另一端用于连接电流源Icp1，控制端用于连接与门AND1输出端。开关SW32一端用于连接节点CH，另一端用于连接电流源Icp2，控制端用于连接与门AND2输出端。开关SW33两端都用于连接节点CH，控制端用于连接反相器NOT1输出端。与门AND1输入端接控制信号CAL，另一输入端接第二级比较器输出端Von，输出端接开关SW31控制信号端。与门AND2输入端接控制信号CAL，另一输入端接第二级比较器输出端Vop，输出端接开关SW32控制信号端。反相器NOT1输入端接时钟信号CLK，输出端接开关SW33控制信号端。开关SW33作为虚拟开关对另外两个开关SW31和SW32进行补偿，减小了开关对于电容电荷注入效应，提高了校正电路的精度。在本发明优选实施例中，开关SW31的宽长比和开关SW32的宽长比尺寸一样，开关SW33的宽长比尺寸为开关SW31和开关SW32宽长比尺寸的一半。
本发明专利工作原理如下：
当CAL＝1时，动态差分比较电路的输入端输入共模电平，基于逐次逼近逻辑的失调电压校正电路输出的失调电压经过动态差分比较电路后输出端Von和Vop其中一端输出高电平另一端输出低电平。
当Von＝1时，基于逐次逼近逻辑的失调电压校正电路的与门AND1的输出控制开关SW31打开，同时开关SW33相当于一个虚拟开关对SW31进行补偿，电流源对电容C31充电，晶体管M32栅极电位上升。每过一个时钟周期晶体管M32的栅极电位上升一个台阶。当晶体管M32栅极电位上升到一定程度的时候，因为晶体管M32和晶体管M31的栅极存在电压差，晶体管M31和晶体管M32分别对动态差分比较电路的失调电压进行补偿。从而会导致Von＝0，与门AND2的输出控制开关SW32打开，同时开关SW33相当于一个虚拟开关对SW32进行补偿。电容C31通过电流源对地放电，晶体管M32栅极电位下降。节点CH处的电位稳定在这个跳变点附近。基于逐次逼近逻辑的失调电压校正电路降低了动态差分比较电路的***失调电压，失调电压只由基于逐次逼近逻辑的失调电压校正电路的精度决定。电容C31充放电的速度决定基于逐次逼近逻辑的失调电压校正电路的精度，放电速度越慢晶体管M32栅极电位的上升和下降就越慢，从而检测出来的节点CH处的电位越准确。
本发明由于全部采用动态结构所以电路功耗很小，经过失调电压校正之后失调电压可以达到1mV以内。可以广泛的引用于低功耗高精度应用场合。
本发明公开一种具有失调补偿的动态比较器，包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路和时钟控制电路三个部分组成。该动态比较器的比较过程分为失调电压检测、比较和复位三个步骤。本发明可以将动态比较器的失调电压大幅度的减小。基于逐次逼近逻辑的失调电压校正电路相较于传统的校正电路，不需要前置放大器，这样失调电压只由基于逐次逼近逻辑的失调电压校正电路的精度所决定,从而降低了比较器的***失调电压，并且大大的减少了***功耗。利用本发明可以实现较低的失调电压和功耗。
需要强调的是：以上仅是本发明专利的较佳实施例而已，并非对本发明专利作任何形式上的限制，凡是依据本发明专利的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明专利技术方案的范围内。

Claims (3)

1.一种动态比较方法，其在于，
当CAL＝1时，动态差分比较电路的输入端输入共模电平，基于逐次逼近逻辑的失调电压校正电路输出的失调电压经过动态差分比较电路后输出端Von和Vop其中一端输出高电平另一端输出低电平；
当Von＝1时，基于逐次逼近逻辑的失调电压校正电路的与门AND1的输出控制开关SW31打开，同时开关SW33相当于一个虚拟开关对SW31进行补偿，电流源对电容C31充电，晶体管M32栅极电位上升；每过一个时钟周期晶体管M32的栅极电位上升一个台阶；当晶体管M32栅极电位上升到一定程度的时候，因为晶体管M32和晶体管M31的栅极存在电压差，晶体管M31和晶体管M32分别对动态差分比较电路的失调电压进行补偿，从而会导致Von＝0，与门AND2的输出控制开关SW32打开，同时开关SW33相当于一个虚拟开关对SW32进行补偿；电容C31通过电流源对地放电，晶体管M32栅极电位下降，节点CH处的电位稳定在这个跳变点附近。
2.一种权利要求1所述的动态比较方法，其在于，在动态比较器上实现。
3.根据权利要求1或2所述的动态比较方法，其在于，所述的动态比较器包括动态差分比较电路、基于逐次逼近逻辑的失调电压校正电路、时钟控制电路、第一开关SW11、第二开关SW121、第三开关SW13、第四开关SW14和第五开关SW15；
时钟控制电路的时钟输入端连接外部输入的时钟信号CLK；时钟控制电路的同相控制电位输出端输出同相控制电位信号CAL，时钟控制电路的反相控制电位输出端输出反相控制电位信号CAL非；
基于逐次逼近逻辑的失调电压校正电路的时钟输入端连接外部输入的时钟信号CLK；基于逐次逼近逻辑的失调电压校正电路的控制电位输入端连接同相控制电位信号CAL；基于逐次逼近逻辑的失调电压校正电路的参考输入端连接参考电压Vb；基于逐次逼近逻辑的失调电压校正电路的同相输入端连接同相输出信号Von；基于逐次逼近逻辑的失调电压校正电路的反相输入端连接反相输出信号Vop；基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端输出同相补偿信号Din；基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端输出反相补偿信号Dip；
动态差分比较电路的时钟输入端连接外部输入的时钟信号CLK；动态差分比较电路的同相输入端同时连接第一开关SW11和第三开关SW13的其中一端，第一开关SW11的另一端连接外部输入的同相输入信号Vin，第三开关SW13的另一端连接外部输入的共模信号Vcm；动态差分比较电路的反相输入端同时连接第二开关SW12和第五开关SW15的其中一端，第二开关SW12的另一端连接外部输入的反相输入信号Vip，第五开关SW15的另一端连接外部输入的共模信号Vcm；第四开关SW14的一端连接动态差分比较电路的同相输入端，另一端连接动态差分比较电路的反相输入端；第一开关SW11和第二开关SW12的控制端连接反相控制电位信号第三开关SW13、第四开关SW14和第五开关SW15的控制端连接同相控制电位信号CAL；动态差分比较电路的同相补偿输入端连接同相补偿信号Din；动态差分比较电路的反相补偿输入端连接同相补偿信号Dip；动态差分比较电路的同相输出端输出同相输出信号Von；动态差分比较电路的反相输出端输出反相输出信号Vop；
所述基于逐次逼近逻辑的失调电压校正电路包括第一晶体管M31、第二晶体管M32、第一电容C31、第六开关SW31、第七开关SW32、第八开关SW33、第一电流源Icp1、第二电流源Icp2、第一与门AND1、第二与门AND2和反相器NOT1；
第一晶体管M31的栅极形成基于逐次逼近逻辑的失调电压校正电路的参考输入端；第一晶体管M31的源极形成基于逐次逼近逻辑的失调电压校正电路的同相补偿输出端；第一晶体管M31的漏极接地；第二晶体管M32的源极形成基于逐次逼近逻辑的失调电压校正电路的反相补偿输出端；第二晶体管M32的漏极接地；第二晶体管M32的栅极连接第一电容C31的上极板、第六开关SW31的一端、第七开关SW32的一端和第八开关SW33的两端；第一电容C31的下极板接地；第六开关SW31的另一端连接第一电流源Icp1的一端，第一电流源Icp1的另一端接电源；第七开关SW32的另一端连接第二电流源Icp2的一端，第二电流源Icp2的另一端接地；
第六开关SW31的控制端连接第一与门AND1的输出端；第七开关SW32的控制端连接第二与门AND2输出端；第八开关SW33的控制端连接反相器NOT1的输出端；第一与门AND1的一个输入端和第二与门AND2的一个输入端共同形成基于逐次逼近逻辑的失调电压校正电路的控制电位输入端；第一与门AND1的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的同相输入端；第二与门AND2的另一个输入端形成基于逐次逼近逻辑的失调电压校正电路的反相输入端；反相器NOT1的输入端形成基于逐次逼近逻辑的失调电压校正电路的时钟输入端；
所述动态差分比较电路包括动态比较器和锁存比较器；动态比较器的同相输入端和反相输入端分别形成动态差分比较电路的同相输入端和反相输入端；动态比较器的同相输出端和锁存比较器的同相输入端相连，并形成动态差分比较电路的同相补偿输入端；动态比较器的反相输出端和锁存比较器的反相输入端相连，并形成动态差分比较电路的反相补偿输入端；动态比较器的时钟输入端形成动态差分比较电路的时钟输入端；锁存比较器的同相输出端和反相输出端分别形成动态差分比较电路同相输出端和反相相输出端。
CN201810176369.6A 2016-01-20 2016-01-20 一种动态比较方法 Expired - Fee Related CN108322199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810176369.6A CN108322199B (zh) 2016-01-20 2016-01-20 一种动态比较方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810176369.6A CN108322199B (zh) 2016-01-20 2016-01-20 一种动态比较方法
CN201610036584.7A CN105720955B (zh) 2016-01-20 2016-01-20 一种具有失调补偿的动态比较器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610036584.7A Division CN105720955B (zh) 2016-01-20 2016-01-20 一种具有失调补偿的动态比较器

Publications (2)

Publication Number Publication Date
CN108322199A true CN108322199A (zh) 2018-07-24
CN108322199B CN108322199B (zh) 2021-08-13

Family

ID=56147772

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810176369.6A Expired - Fee Related CN108322199B (zh) 2016-01-20 2016-01-20 一种动态比较方法
CN201610036584.7A Active CN105720955B (zh) 2016-01-20 2016-01-20 一种具有失调补偿的动态比较器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610036584.7A Active CN105720955B (zh) 2016-01-20 2016-01-20 一种具有失调补偿的动态比较器

Country Status (1)

Country Link
CN (2) CN108322199B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106656124B (zh) * 2016-12-30 2019-07-19 北京华大九天软件有限公司 一种高速低失调动态比较器
CN107241098B (zh) * 2017-05-24 2020-10-16 东南大学 一种异步逐次逼近型模数转换器中比较器的失调校准电路
CN109245768B (zh) * 2018-09-19 2022-04-05 中国电子科技集团公司第二十四研究所 一种具有高精度采样开关的sar adc
CN109818604A (zh) * 2019-04-03 2019-05-28 江苏集萃微纳自动化***与装备技术研究所有限公司 一种高精度差分电容mems接口电路及mems器件
CN110474623B (zh) * 2019-07-08 2021-01-12 浙江大学 一种用于逐次逼近型模数转换器的失调自校正动态比较器
CN110855274B (zh) * 2019-10-23 2024-05-14 广西师范大学 一种低失调轨对轨动态锁存比较器
CN114371753A (zh) * 2021-01-08 2022-04-19 中国科学院微电子研究所 一种具有动态失调校准电路的比较器电路和电子设备

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681212A (zh) * 2004-04-09 2005-10-12 恩益禧电子股份有限公司 逐次逼近ad转换器
CN101282117A (zh) * 2007-04-05 2008-10-08 中国科学院微电子研究所 一种动态比较器
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
CN102332921A (zh) * 2011-07-28 2012-01-25 复旦大学 一种适用于自动增益控制环路的逐次逼近型模数转换器
US20120119790A1 (en) * 2010-11-17 2012-05-17 Industrial Technology Research Institute Dynamic comparator based comparison system
US20120306679A1 (en) * 2011-06-01 2012-12-06 University Of Macau N-bits successive approximation register analog-to-digital converting circuit
CN102843136A (zh) * 2012-09-15 2012-12-26 复旦大学 一种高速高精度大范围低功耗动态比较器失调校正方法
CN103023437A (zh) * 2012-12-17 2013-04-03 清华大学深圳研究生院 一种新型校正失调电压的动态比较器
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN103036512A (zh) * 2012-12-17 2013-04-10 清华大学深圳研究生院 一种具有大失调电压校正范围的动态比较器
CN203377849U (zh) * 2013-07-15 2014-01-01 中国电子科技集团公司第五十八研究所 高速失调补偿动态比较器
US20140300499A1 (en) * 2013-04-09 2014-10-09 Maxlinear, Inc. Successive approximation analog-to-digital converter (adc) with dynamic search algorithm
CN104320139A (zh) * 2014-09-29 2015-01-28 清华大学 基于电荷匹配的全对称四端动态比较器的失调校正方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205336242U (zh) * 2016-01-20 2016-06-22 桂林电子科技大学 一种具有失调补偿的动态比较器

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681212A (zh) * 2004-04-09 2005-10-12 恩益禧电子股份有限公司 逐次逼近ad转换器
CN101282117A (zh) * 2007-04-05 2008-10-08 中国科学院微电子研究所 一种动态比较器
US20120001781A1 (en) * 2010-06-30 2012-01-05 University Of Limerick Digital Background Calibration System and Method for Successive Approximation (SAR) Analogue to Digital Converter
US20120119790A1 (en) * 2010-11-17 2012-05-17 Industrial Technology Research Institute Dynamic comparator based comparison system
US20120306679A1 (en) * 2011-06-01 2012-12-06 University Of Macau N-bits successive approximation register analog-to-digital converting circuit
CN102332921A (zh) * 2011-07-28 2012-01-25 复旦大学 一种适用于自动增益控制环路的逐次逼近型模数转换器
CN102843136A (zh) * 2012-09-15 2012-12-26 复旦大学 一种高速高精度大范围低功耗动态比较器失调校正方法
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN103023437A (zh) * 2012-12-17 2013-04-03 清华大学深圳研究生院 一种新型校正失调电压的动态比较器
CN103036512A (zh) * 2012-12-17 2013-04-10 清华大学深圳研究生院 一种具有大失调电压校正范围的动态比较器
US20140300499A1 (en) * 2013-04-09 2014-10-09 Maxlinear, Inc. Successive approximation analog-to-digital converter (adc) with dynamic search algorithm
CN203377849U (zh) * 2013-07-15 2014-01-01 中国电子科技集团公司第五十八研究所 高速失调补偿动态比较器
CN104320139A (zh) * 2014-09-29 2015-01-28 清华大学 基于电荷匹配的全对称四端动态比较器的失调校正方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DENIS GUANGYIN CHEN等: ""A low-power dynamic comparator with digital calibration for reduced offset mismatch"", 《2012 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)》 *
RICKY YIU-KEE CHOI等: ""A novel offset cancellation technique for dynamic comparator latch"", 《2012 IEEE 55TH INTERNATIONAL MIDWEST SYMPOSIUM ON CIRCUITS AND SYSTEMS (MWSCAS)》 *
孙超等: ""14位20MS/s_CMOS流水线A/D转换器"", 《微电子学》 *
赵郁炜等: ""一种10位200_MHz流水线模数转换器的设计"", 《微电子学》 *

Also Published As

Publication number Publication date
CN105720955A (zh) 2016-06-29
CN105720955B (zh) 2018-06-08
CN108322199B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN105720955B (zh) 一种具有失调补偿的动态比较器
CN101807922B (zh) 采用补偿方式提高性能的采样保持电路
CN105958971A (zh) 一种时钟占空比校准电路
CN106959724A (zh) 参考电压电路
CN108768142A (zh) 一种自举电路
CN105530002B (zh) 一种高精度时钟产生装置
CN205336242U (zh) 一种具有失调补偿的动态比较器
CN209182729U (zh) 一种半周期电容比例可编程带隙基准电路
CN202075343U (zh) 一种三相电能表及三相电能校正***
CN208571909U (zh) 一种自举电路
CN107247190A (zh) 一种利用电荷缩放技术的电容检测电路
CN110113028A (zh) 片上有源rc滤波器的分压积分型时常数校准电路
CN107968642A (zh) 一种低电压应用的双自举采样开关电路
CN106026719B (zh) P-sshi有源整流电路及自供电电子设备
CN108462388A (zh) 自举电源的实现电路
CN105425008B (zh) 物联网高灵敏度磁性传感器采样电路
CN208782994U (zh) 用于NB-IoT通讯模块的低功耗供电电路
CN106374834A (zh) 一种太阳电池伏安特性测量电路和方法
CN109582073A (zh) 一种半周期电容比例可编程带隙基准电路
CN207133762U (zh) 一种无静态功耗的上电复位电路
CN205622624U (zh) 一种基于忆阻器的模数转换电路
CN108736834A (zh) 一种带电源抑制的高线性度时间放大器
CN204761416U (zh) 一种微位移测试***用ad转换电路
CN207853848U (zh) 一种多输入放大器及包括该放大器的双控制电路
CN209471391U (zh) 一种对电源电压不敏感的使能电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Peng Mengtao

Inventor after: Other inventor requests not to publish the name

Inventor before: Request for anonymity

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210714

Address after: 518100 room a1504, tianyuanju, Shasan Road, Shajing street, Bao'an District, Shenzhen City, Guangdong Province

Applicant after: Peng Mengtao

Address before: No. 118, Zhengfu West Street, Yuanzhou District, Guyuan City, Ningxia Hui Autonomous Region

Applicant before: Chen Xiaohui

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210813

Termination date: 20220120